JP2012119426A - 可変キャパシタとその製造方法 - Google Patents

Abstract

【課題】可変キャパシタとその製造方法において、可変キャパシタの容量値を大きくすること。
【解決手段】第１のレジストパターン１１をマスクにするエッチングで第２の犠牲膜９に開口９ａを形成する工程と、開口９ａ内と第１のレジストパターン１１の上に、第２の誘電体膜１３とキャパシタ電極１４とを順に形成する工程と、第１のレジストパターン１１を除去することにより、開口９ａ内に第２の誘電体膜１３とキャパシタ電極１４とを残す工程と、第２の犠牲膜９とキャパシタ電極１４の上に第３の犠牲膜１７を形成する工程と、第３の犠牲膜１７の上面１７ｂの凹部１７ｘに突起抵抗２１ａを形成する工程と、第３の犠牲膜１７と突起抵抗２１ａの上に可動上部電極２５を形成する工程と、可動上部電極２５を形成した後、第２の犠牲膜９と第３の犠牲膜１７とを除去する工程とを有する可変キャパシタ１００の製造方法による。
【選択図】図１

Description

本発明は、可変キャパシタとその製造方法に関する。

近年の微細加工技術の発達により、様々な技術分野においてMEMS(Micro Electro Mechanical Systems)技術が採用されつつある。MEMS技術で作製されるデバイスとしては、例えば可変キャパシタがある。

可変キャパシタは、静電力等によって極板同士の間隔を変えることにより容量値を変えるものであり、携帯電話等の電子機器において広く用いられている。可変キャパシタの高性能化を図るには、その容量値をなるべく大きくするのが好ましい。

特表２００９−５０５１６３号公報

可変キャパシタとその製造方法において、可変キャパシタの容量値を大きくすることを目的とする。

以下の開示の一観点によれば、基板の上にキャパシタの下部電極を形成する工程と、前記下部電極の上に第１の犠牲膜を形成する工程と、前記第１の犠牲膜の上に、窓を備えたレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記第１の犠牲膜をエッチングし、前記窓の下の前記第１の犠牲膜に開口を形成する工程と、前記開口内と前記レジストパターンの上に、前記キャパシタの誘電体膜を形成する工程と、前記誘電体膜の上にキャパシタ電極を形成する工程と、前記キャパシタ電極を形成した後、前記レジストパターンを除去することにより、前記開口内に前記誘電体膜と前記キャパシタ電極とを残す工程と、前記レジストパターンを除去した後、前記第１の犠牲膜と前記キャパシタ電極の上に第２の犠牲膜を形成する工程と、前記第２の犠牲膜の上面において、前記キャパシタ電極の上面の凹凸を反映して凹部が形成された部分に、突起抵抗を形成する工程と、前記第２の犠牲膜と前記突起抵抗の上に、前記キャパシタの可動上部電極を形成する工程と、前記可動上部電極を形成した後、前記第１の犠牲膜と前記第２の犠牲膜とを除去し、前記可動上部電極を前記下部電極に向けて弾性変形可能にする工程とを有する可変キャパシタの製造方法が提供される。

また、その開示の別の観点によれば、基板と、前記基板の上に形成されたキャパシタの下部電極と、前記下部電極の上に順に形成された第１の誘電体膜及びキャパシタ電極と、前記キャパシタ電極の上方に設けられ、該キャパシタ電極に近接可能な可動上部電極と、前記可動上部電極の下面に形成され、先端の形状が先鋭な突起抵抗とを備え、前記可動上部電極が前記キャパシタ電極に向けて弾性変形したときに、前記突起抵抗の前記先端が前記キャパシタ電極に当接する可変キャパシタが提供される。

以下の開示によれば、第２の犠牲膜の凹部を利用して突起抵抗を形成することで、当該突起抵抗の先端が先鋭になり、突起抵抗とキャパシタ電極との接触抵抗を大きくすることができる。これにより、上部可動電極と下部電極との間に高周波信号を印加しても、上記の接触抵抗を含む抵抗成分にその高周波信号が流れるのを抑制でき、高周波信号から見た可変キャパシタの容量値を大きくすることが可能となる。

図１は、本実施形態に係る可変キャパシタの断面図である。 図２（ａ）、（ｂ）は、本実施形態に係る可変キャパシタが備える突起抵抗とその周囲の拡大断面図である。 図３は、本実施形態に係る可変キャパシタの可変容量と抵抗成分との接続関係について示す回路図である。 図４（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その１）である。 図５（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その２）である。 図６（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その３）である。 図７（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その４）である。 図８（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その５）である。 図９（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その６）である。 図１０（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その７）である。 図１１（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その８）である。 図１２（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その９）である。 図１３（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その１０）である。 図１４（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの製造途中の断面図（その１１）である。 図１５は、本実施形態に係る可変キャパシタにおいて、第２の凹部の成長過程を模式的に表す断面図である。 図１６（ａ）、（ｂ）は、本実施形態に係る可変キャパシタにおいて得られる利点について説明するための断面図（その１）である。 図１７（ａ）、（ｂ）は、本実施形態に係る可変キャパシタにおいて得られる利点について説明するための断面図（その２）である。 図１８（ａ）、（ｂ）は、本願発明者が行った調査結果を示す図（その１）である。 図１９（ａ）、（ｂ）は、本願発明者が行った調査結果を示す図（その２）である。

以下に、本実施形態について添付図面を参照しながら詳細に説明する。

図１は、本実施形態に係る可変キャパシタの断面図である。

この可変キャパシタ１００は、絶縁性基板１と、その上に形成された固定電極２及び下部電極３を備える。

このうち、絶縁性基板１としては、ガラス基板や金属酸化物のセラミック基板やSOI(Silicon on Insulator)基板を好適に使用し得る。また、各電極２、３の材料は、例えばアルミニウムである。

固定電極２の上には、アルミナ（Al₂O₃）膜等の第１の誘電体膜６を介して、導電性の台座２０と可動上部電極２５がこの順に形成される。台座２０や可動上部電極２５の材料は特に限定されない。本実施形態では、台座２０の材料としてアルミニウムを使用し、可動上部電極２５の材料としてもアルミニウムを使用する。

可動上部電極２５は、可撓性を有しており、その両端が台座２０により支持された状態で基板１に向けて弾性変形可能である。

その可動上部電極２５の下面において、下部電極３に対向する部分には、複数の突起抵抗２１ａが設けられる。突起抵抗２１ａの材料は、絶縁性材料であれば特に限定されず、本実施形態ではアルミナを使用する。

そして、その各突起抵抗２１ａに対向するように、下部電極３の上には複数の第２の誘電体膜１３とキャパシタ電極１４とがこの順に積層される。このうち、第２の誘電体膜１３としては、アルミナ膜や窒化アルミニウム膜を形成し得る。また、キャパシタ電極１４としてはアルミニウム膜等の導電膜を形成し得る。

このような可変キャパシタにおいては、固定電極２と可動上部電極２５との間に第１の固定容量C₀が形成され、第１の誘電体膜６がその第１の固定容量C₀のキャパシタ誘電体膜となる。

また、下部電極３とキャパシタ電極１４との間には、第２の誘電体膜１３をキャパシタ誘電体膜とする第２の固定容量C_bが形成される。更に、上部電極２５とキャパシタ電極１４とが対向しているため、これらの間に可変容量C_vが形成される。

本実施形態では、各電極２、３を接地電位に維持し、可動上部電極２５に所定の正電位を印加することで、下部電極３と可動上部電極２５との間に静電力を生じさせる。その静電力によって可動上部電極２５が基板１側に引き付けられるため、可変容量C_vの極板間隔が減少し、可変容量C_vの容量値を増大させることができる。

ここで、突起電極２１は、可動上部電極２５が基板１側に引き付けられたときにキャパシタ電極１４に当接し、可動上部電極２５とキャパシタ電極１４との間隔を維持するように機能する。

これにより、可変容量C_vは、突起抵抗２１ａがキャパシタ電極１４に当接したときを最大の容量値とし、可動上部電極２５に正電位が印加されていないときを最小の容量値とするように、二値の容量値を示すキャパシタとして使用される。

なお、これら二値の容量値のうち、突起抵抗２１ａがキャパシタ電極１４に当接したときの容量をオン容量、突起抵抗２１ａがキャパシタ電極１４から離れたときの容量をオフ容量と呼ぶこともある。

また、第１の固定容量C₀は、可変容量C_vと直列又は並列に接続されることで、可変容量C_vだけでは不足する可変キャパシタ１００の全容量値を補うように機能する。なお、並列接続と直列接続のどちらを選ぶかは可変キャパシタ１００の仕様による。

図２（ａ）、（ｂ）は、突起抵抗２１ａとその周囲の拡大断面図である。これらのうち、図２（ａ）は突起抵抗２１ａがキャパシタ電極１４から離れている状態を示し、図２（ｂ）は突起抵抗２１ａがキャパシタ電極１４に当接している状態を示す。

図２（ａ）、（ｂ）に示すように、キャパシタ電極１４や突起抵抗２１ａの表面は、後述のプロセスを反映して湾曲する。

また、図２（ｂ）に示すように、突起抵抗２１ａによりキャパシタ電極膜１４と上部電極２５との間隔が維持され、これら電極膜１４と上部電極２５とが直接接触するのを防止できる。

ここで、キャパシタ電極１４を形成しない場合には、突起抵抗２１ａが第２の誘電体膜１３との当接を繰り返すうちに第２の誘電体膜１３がチャージアップし、第２の誘電体膜１３に電荷が蓄積されてしまう。

こうなると、可動上部電極２５に印加する正電位を取り払っても上記の電荷が原因で突起抵抗２１ａと誘電体膜１３との間に静電引力が残るため、基板１側に可動上部電極２５を引き付けるために当該可動上部電極２５に印加すべき正電位の大きさが変動してしまう。更に、最悪の場合には、上記の電荷によって突起抵抗２１ａが誘電体膜１３から離れなくなってしまう。そのような現象はスティクションとも呼ばれ、可変キャパシタ１００の動作特性を劣化させる一因となる。

本実施形態において形成するキャパシタ電極１４は導電性を有するため、誘電体と比較してチャージアップし難く、上記したスティクション等を防止するのに有用である。

ところで、図２（ｂ）のように突起抵抗２１ａがキャパシタ電極１４に当接すると、キャパシタ電極１４と可動上部電極２５との間に、突起抵抗２１ａが原因の抵抗成分Rmが現れる。その抵抗成分Rmは、主に、突起抵抗２１ａとキャパシタ電極１４との接触抵抗と、突起抵抗２１ａ自身の抵抗とに由来する。

図３は、可変容量C_vと抵抗成分Rmとの接続関係について示す回路図である。

図３に示されるように、抵抗成分Rmは可変容量C_vと並列に接続される。

本実施形態に係る可変キャパシタ１００を高周波回路に使用する場合、上記の抵抗成分Rmと可変容量C_vとの並列回路のQ値を高めるべく、高周波信号から見て可変容量C_vがなるべく大きな容量として機能するのが好ましい。

但し、抵抗成分Rmが小さいと、高周波信号が可変容量C_vよりも抵抗成分の方に流れてしまうため、高周波信号から見た可変容量C_vの容量値が小さくなり、回路のQ値が低くなってしまう。

そこで、本実施形態では、図２（ａ）、（ｂ）のように突起抵抗２１ａの先端２１ｘの形状を先鋭にすることで、突起抵抗２１ａとキャパシタ電極１４との接触抵抗を可能な限り大きくし、抵抗成分Rmの抵抗値を数kΩの大きな値とする。これにより、高周波信号から見た可変容量C_vの容量値を大きくすることができ、図３に示した回路のQ値を高めることができる。

また、可変容量C_vのオン容量を大きくするには、キャパシタ電極１４に突起抵抗２１ａが当接している状態における各電極１４、２５の間隔dを狭めるのも有用である。

図２（ｂ）のように、キャパシタ電極１４の上面は上に凸な形状である。そのため、突起抵抗２１ａの先端２１ｘとキャパシタ電極１４の端部１４ｅとの間隔Bを狭めることで、先端２１ｘとキャパシタ電極１４との当接位置が下部電極３寄りになり、間隔dを狭めることができる。

以下に、上記のように先端が先鋭な突起電極２１ａを備え、かつ、上記の間隔Bを狭めることが可能な可変キャパシタの製造方法について説明する。

図４〜図１４は、本実施形態に係る可変キャパシタの製造途中の断面図である。

まず、図４（ａ）に示すように、セラミック基板等の絶縁性基板１の上にスパッタ法等でアルミニウム膜を５００nm〜２５００nm程度の厚さに形成し、それをパターニングして固定電極２と下部電極３とを形成する。

アルミニウム膜のパターニング方法は特に限定されない。フォトリソグラフィとドライエッチングによりアルミニウム膜をパターニングしてもよい。なお、ドライエッチングに代えてウエットエッチングを行ってもよい。或いは、レジストパターンを用いたリフトオフ法によりアルミニウムをパターニングしてもよい。

次いで、図４（ｂ）に示すように、レジストパターンを使用するリフトオフ法により、固定電極２の上とその周囲にのみ第１の誘電体膜６として厚さが５０nm〜２００nm程度のアルミナ膜を形成する。

続いて、図５（ａ）に示すように、各電極２、３の間の絶縁性基板１の上に第１の犠牲膜７としてスパッタ法やCVD(Chemical Vapor Deposition)法でシリコン膜を形成し、各電極２、３の間のスペースを第１の犠牲膜７で埋め込む。

本工程は、各電極２、３の上に不図示のレジストパターンを形成し、リフトオフ法により各電極２、３の横にのみ第１の犠牲膜７を形成するため、各電極２、３の上には第１の犠牲膜７は形成されない。

次いで、図５（ｂ）に示すように、下部電極３、第１の誘電体膜６、及び第１の犠牲膜７の各々の上にスパッタ法又はCVD法でシリコン膜を形成し、そのシリコン膜を第２の犠牲膜９とする。

第２の犠牲膜９の厚さは限定されないが、本実施形態では５０nm〜２５０nm程度の厚さに第２の犠牲膜９を形成する。

次に、図６（ａ）、（ｂ）に示す断面構造を得るまでの工程について説明する。

なお、図６（ｂ）は図６（ａ）のＡ部の拡大断面図であり、これについては以下の図７〜図１４でも同様である。

まず、図６（ａ）に示すように、第２の犠牲膜９の上にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン１１を形成する。その第１のレジストパターン１１は、下部電極３の上に複数の窓１１ａを備える。

そして、第１のレジストパターン１１をマスクにし、SF₆ガスをエッチングガスとするRIE(Reactive Ion Etching)により第２の犠牲膜９をドライエッチングし、第２の犠牲膜９に複数の第１の開口９ａを形成する。

RIEは異方性エッチングであり、基板表面に垂直な方向のエッチング速度が基板横方向のエッチング速度より速くなるようにエッチングが進行するが、基板横方向のエッチングを完全に防止することはできない。

そのため、図６（ｂ）に示されるように、第１の開口９ａの側面が窓１１ａの側面よりも距離Δdだけ後退し、第１の開口９ａの上方に第１のレジストパターン１１のオーバーハング部１１ｘが形成される。

次いで、図７（ａ）、（ｂ）に示すように、上記の第１のレジストパターン１１を除去せずに、第１のレジストパターン１１上と各開口９ａ内に、第２の誘電体膜１３としてアルミナ膜をスパッタ法で形成する。なお、アルミナ膜に代えて窒化アルミニウム膜を第２の誘電体膜１３として形成してもよい。

更に、第２の誘電体膜１３の上にキャパシタ電極１４としてスパッタ法でアルミニウム膜等の導電膜を形成する。

ここで、図７（ｂ）に示すように、上記のように第１のレジストパターン１１にオーバーハング部１１ｘが形成されているため、オーバーハング部１１ｘの下では第１のレジストパターン１１が影となって各膜１３、１４の成長が阻害される。その結果、窓１１ａの側面の下では、キャパシタ電極１４の上面に、各膜１３、１４の合計膜厚が他の部分よりも薄い第１の凹部１４ｘが形成される。

一方、窓１１ａの中央付近では各膜１３、１４の成長が阻害されないため、キャパシタ電極１４の上面に凸部１４ｙが形成される。また、各膜１３、１４をスパッタ法で形成する際、スパッタ粒子の中には基板１の上面の法線方向n0に対して斜めの方向から開口９ａ内に入射するものがあり、それによっても凸部１４ｙの成長が助長される。

このようにキャパシタ電極１４の上面には凹凸が形成されるが、各膜１３、１４の合計膜厚は、凸部１４ｙにおいて最大値Tを呈する。

そして、本実施形態では、各膜１３、１４の合計膜厚の最大値Tよりも第２の犠牲膜９の膜厚の方が薄くなるように各膜１３、１４の膜厚を設定する。例えば、第２の犠牲膜９の膜厚が１６０nmの場合には，第２の誘電体膜１３の膜厚を１００nm程度とし、キャパシタ電極１４の膜厚も100nm程度とするのが好ましい。

その後に、図８（ａ）、（ｂ）に示すように、第１のレジストパターン１１を除去し、第１の開口９ａ内にのみ第２の誘電体膜１３とキャパシタ電極１４とを残す。

続いて、図９（ａ）、（ｂ）に示すように、第２の犠牲膜９とキャパシタ電極１４の上にスパッタ法又はCVD法でシリコン膜を１０００nm〜３５００nm程度の厚さに形成して、そのシリコン膜を第３の犠牲膜１７とする。

ここで、図９（ｂ）に示すように、第３の犠牲膜１７の下地であるキャパシタ電極１４には、既述のように第１の凹部１４ｘが形成されている。そして、その第１の凹部１４ｘを反映して、第３の犠牲膜１７の上面１７ｂには第２の凹部１７ｘが形成される。

図１５は、第２の凹部１７ｘの成長過程を模式的に表す断面図である。

図１５に示すように、キャパシタ電極１４の上面には、凹部１４ｘに向けて傾斜する第１の斜面１４ｃと第２の斜面１４ｄが形成されており、第３の犠牲膜１７の上面１７ｂはこれらの斜面１４ｃ、１４ｄの法線方向n1、n2に垂直な状態で成長していく。

そして、第３の犠牲膜１７の成長が進むにつれて上面１７ｂには凹部１４ｘを反映した第２の凹部１７ｘが形成されるが、各斜面１４ｃ、１４ｄの法線方向n1、n2が凹部１４ｘの内側に向いているため、第２の凹部１７ｘの最深部１７ｙは次第に先鋭な形状となる。

次に、図１０（ａ）、（ｂ）に示す断面構造を得るまでの工程について説明する。

まず、不図示のレジストパターンをマスクにして第３の犠牲膜１７をドライエッチングすることにより、固定電極２の上方の第３の犠牲膜１７に第２の開口１７ａを形成し、当該第２の開口１７ａに第１の誘電体膜６を露出させる。

そして、第３の犠牲膜１７の上にフォトレジストを塗布し、それを露光、現像することで、第２の開口１７ａの上に窓１８ａを備えた第２のレジストパターン１８を形成する。

次いで、絶縁性基板１の上側全面に台座２０としてアルミニウム膜を形成し、そのアルミニウム膜で第２の開口１７ａを完全に埋め込む。

その後、第２のレジストパターン１８を除去することにより、第２の開口１７ａ内にのみ台座２０を残す。

次いで、図１１（ａ）、（ｂ）に示すように、第３の犠牲膜１７と台座２０の上にフォトレジストを塗布し、それを露光、現像して第４のレジストパターン２７を形成する。

図１１（ｂ）に示すように、第４のレジストパターン２７は、第３の犠牲膜１７の複数の第２の凹部１７ｘの各々の上方に窓２７ａを備える。

そして、その第４のレジストパターン２７と窓２７ａ内に、抵抗膜２１としてアルミナ膜をスパッタ法で５nm〜３０nm程度の厚さに形成する。そのようにして形成された抵抗膜２１のうち、第２の凹部１７ｘ内に形成されたものは、突起抵抗２１ａとして供される。

その突起抵抗２１ａの下面は、第２の凹部１７ｘの表面を反映した形状となる。そして、図１５を参照して説明したように、第２の凹部１７ｘの最深部１７ｙの形状が先鋭であるため、その最深部１７ｙに形成される突起抵抗２１ａの先端２１ｘの形状も先鋭となる。

その後に、図１２（ａ）、（ｂ）に示すように、第４のレジストパターン２７を除去することで、リフトオフ法により第２の凹部１７ｘ内にのみ突起抵抗２１ａを残す。

このように第２の凹部１７ｘの形状を利用して突起抵抗２１ａを形成することで、外形が安定した突起抵抗２１ａを簡単に形成できる。

そして、図１３（ａ）、（ｂ）に示すように、第３の犠牲膜１７の上に可動上部電極２５として５００nm〜２５００nm程度の厚さのアルミニウム膜をスパッタ法で形成する。そのアルミニウム膜は、リフトオフ法によりパターニングされ、台座２０と各突起抵抗２１ａとを覆うように残される。

その後、図１４（ａ）、（ｂ）に示すように、SF₆ガスを使用するRIEにより第１〜第３の犠牲膜７、９、１７をエッチングして除去し、可動上部電極２５をキャパシタ電極１４に向けて弾性変形可能にする。

以上により、本実施形態に係る可変キャパシタ１００の基本構造が完成する。

図１４（ｂ）に示すように、このようにして製造された可変キャパシタ１００では、既述のようにキャパシタ電極１４に第１の凹部１４ｘが形成され、各電極３、２５間に静電力が働いていない状態ではその凹部１４ｘの上方に突起抵抗２１ａが位置するようになる。

以上説明した本実施形態によれば、図１５のようにして最深部１７ｙが先鋭な第２の凹部１７ｘを形成し、図１１（ｂ）のようにその第２の凹部１７ｘに抵抗膜２１を埋め込むことで先端２１ｘの形状が先鋭な突起抵抗２１ａを形成することができる。

このように先端２１ｘを先鋭にすることで、抵抗突起２１ａとキャパシタ電極１４との接触面積を低減でき、抵抗突起２１ａとキャパシタ電極１４との接触抵抗を高めることができる。その結果、図３に示した抵抗成分Rmを増大させることができるので、高周波信号から見たときに可変容量C_vが大きな容量として機能し、図３の回路のQ値を高めることが可能となる。

更に、本実施形態では、図７（ｂ）を参照して説明したように、第２の犠牲膜９の膜厚を第２の誘電体膜１３とキャパシタ電極１４との合計膜厚の最大値Ｔよりも薄くした。

図１６（ａ）、（ｂ）は、これにより得られる利点について説明するための断面図である。

これらのうち、図１６（ａ）は、本実施形態のように第２の犠牲膜９の膜厚を各膜１３、１４の合計膜厚の最大値Tよりも薄くした場合の断面図である。

一方、図１６（ｂ）は、本実施形態とは異なり、第２の犠牲膜９の膜厚を上記の最大値Tよりも厚くした比較例の断面図である。

なお、図１６（ａ）、（ｂ）において、図１５で説明したのと同じ要素には図１５と同じ符号を付し、以下ではその説明を省略する。

図１６（ａ）に示すように、本実施形態のように第２の犠牲膜９の膜厚を薄くすると、キャパシタ電極１４の第２の斜面１４ｄの法線方向n2が、基板１の上面の法線方向n0から傾き難くなる。これは、第２の犠牲膜９の膜厚を薄くすると、図６（ｂ）の工程において第２の犠牲膜９のエッチングに要する時間を短くできるため、第１の開口９ａの後退量Δdを減らすことができるからである。そして、このように後退量Δdが減ると、図７（ｂ）の工程における第１のレジストパターン１１のシャドーイング効果が低減され、凹部１４ｘが浅くなるためである。

このように第２の斜面１４ｄの法線方向n2が基板１の法線方向n0から傾き難くなると、第２の凹部１７ｘが第１の凹部１４ｘの上方に形成され、第２の凹部１７ｘの最深部１７ｙと第１の開口９ａの側面との間隔Bを可能な限り小さくできる。

一方、図１６（ｂ）の比較例のように、第２の犠牲膜９の膜厚を上記の最大値Tよりも厚くすると、図７（ｂ）の工程での第１のレジストパターン１１のシャドーイング効果が増大し、本実施形態よりも第１の凹部１４ｘが深くなる。その結果、第２の斜面１４ｄの法線方向n2が、基板１の上面の法線方向n0から大きく傾くようになり、第２の凹部１７ｘと第１の開口９ａの側面との間隔Bが本実施形態におけるよりも大きくなる。

図１７（ａ）、（ｂ）は、上記の図１６（ａ）、（ｂ）で説明した本実施形態と比較例の各々において、更に突起抵抗２１ａを形成した場合の断面図である。

図１７（ａ）に示すように、本実施形態では、上記のように間隔Bが小さくなることから、突起抵抗２１ａが凹部１４ｘの深い部位に当接し、突起抵抗２１ａとキャパシタ電極１４との当接位置が下部電極３寄りになる。そのため、キャパシタ電極１４と上部電極２５との間隔dを狭めることができ、可変容量C_vのオン容量を大きくすることができる。

一方、図１７（ｂ）の比較例では、本実施形態と比較して上記の間隔Bが広まるため、突起抵抗２１ａが凹部１４ｘの浅い部位に当接する。その結果、突起抵抗２１ａとキャパシタ電極１４との当接位置が可動上部電極２５寄りになり、本実施形態よりも各電極１４、２５の間隔dが広がって可変容量C_vのオン容量が小さくなってしまう。

このように、本実施形態では、第２の犠牲膜９の膜厚を各膜１３、１４の合計膜厚の最大値Tよりも薄くすることで、可変キャパシタ１００のオン容量を大きくすることが可能となる。

次に、本願発明者が行った調査について説明する。

図１８〜図１９は、その調査により得られた図である。この調査では、各膜１３、１４の合計膜厚の最大値Tを２００nmに固定しながら、第２の犠牲膜９の厚さを１００nm〜２００nmの間で変えた。

そして、第２の犠牲膜９の膜厚が１００nm、１３０nm、１６０nm、２００nmの各場合について、キャパシタ電極１４の上面の形状と、可動上部電極２５と突起抵抗２１ａの各々の下面の形状とを調査した。

これらの図において、図１８（ａ）は第２の犠牲膜９の膜厚が２００nmの場合、図１８（ｂ）は当該膜厚が１６０nmの場合の調査結果を示す。また、図１９（ａ）は第２の犠牲膜９の膜厚が１３０nmの場合、図１９（ｂ）は当該膜厚が１００nmの場合を示す。

また、図１８〜図１９の各グラフにおいて、横軸は基板１の横方向に沿った長さを示す。また、これらのグラフの縦軸は、下部電極３の上面から測ったキャパシタ電極１４の上面と、下部電極２５と突起電極２１ａの各々の下面の高さを示す。

図１８〜図１９に示されるように、第２の犠牲膜９が薄くなるにつれ、キャパシタ電極１４の上面が上部電極２５の下面に近づく。

但し、キャパシタ電極１４と可動上部電極２５とが近づきすぎると、これらが直接接触して可変容量C_vが形成されなくなってしまう。そのため、実際にデバイスを設計する際には、キャパシタ電極１４と可動上部電極２５とが直接接触しないように、各膜１３、１４の合計膜厚の最大値Tを設定するのが好ましい。

図１９（ｂ）の例のように、各膜１３、１４の合計膜厚の最大値Tが２００nmのときに、第２の犠牲膜９の膜厚を１００nmにすると、キャパシタ電極１４に可動上部電極２５がかなり接近する。よって、この例では、第２の犠牲膜９の膜厚を、各膜１３、１４の合計膜厚の最大値Tの５０％以上にすればよいことが分かる。

但し、第２の犠牲膜９の膜厚を厚くしすぎると、図１７（ｂ）で説明したようにキャパシタ電極１４と可動上部電極２５との間隔ｄが広くなってしまう。そのため、第２の犠牲膜９の膜厚は、各膜１３、１４の合計膜厚の最大値Tの８５％以下にするのが好ましい。

上記で説明した各実施形態に関し、更に以下の付記を開示する。

（付記１） 基板の上にキャパシタの下部電極を形成する工程と、
前記下部電極の上に第１の犠牲膜を形成する工程と、
前記第１の犠牲膜の上に、窓を備えたレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記第１の犠牲膜をエッチングし、前記窓の下の前記第１の犠牲膜に開口を形成する工程と、
前記開口内と前記レジストパターンの上に、前記キャパシタの誘電体膜を形成する工程と、
前記誘電体膜の上にキャパシタ電極を形成する工程と、
前記キャパシタ電極を形成した後、前記レジストパターンを除去することにより、前記開口内に前記誘電体膜と前記キャパシタ電極とを残す工程と、
前記レジストパターンを除去した後、前記第１の犠牲膜と前記キャパシタ電極の上に第２の犠牲膜を形成する工程と、
前記第２の犠牲膜の上面において、前記キャパシタ電極の上面の凹凸を反映して凹部が形成された部分に、突起抵抗を形成する工程と、
前記第２の犠牲膜と前記突起抵抗の上に、前記キャパシタの可動上部電極を形成する工程と、
前記可動上部電極を形成した後、前記第１の犠牲膜と前記第２の犠牲膜とを除去し、前記可動上部電極を前記キャパシタ電極に向けて弾性変形可能にする工程と、
を有することを特徴とする可変キャパシタの製造方法。

（付記２） 前記第１の犠牲膜の厚さを、前記誘電体膜と前記キャパシタ電極との合計膜厚の最大値よりも薄くすることを特徴とする付記１に記載の可変キャパシタの製造方法。

（付記３） 前記第１の犠牲膜に前記開口を形成する工程において、該開口の側面を前記窓の側面から後退させることにより、前記開口の上方に前記レジストパターンのオーバーハング部を形成することを特徴とする付記１又は付記２に記載の可変キャパシタの製造方法。

（付記４） 前記第１の犠牲膜としてシリコン膜を形成し、
前記第１の犠牲膜に前記開口を形成する工程において、前記第１の犠牲膜のエッチングを、SF₆ガスをエッチングガスとするドライエッチングにより行うことを特徴とする付記３に記載の可変キャパシタの製造方法。

（付記５） 前記突起抵抗を形成する工程は、前記第２の犠牲膜の前記凹部に抵抗膜を埋め込むことにより行われることを特徴とする付記１〜４のいずれかに記載の可変キャパシタの製造方法。

（付記６） 前記抵抗膜としてアルミナ膜を形成することを特徴とする付記５に記載の可変キャパシタの製造方法。

（付記７） 基板と、
前記基板の上に形成されたキャパシタの下部電極と、
前記下部電極の上に順に形成された第１の誘電体膜及びキャパシタ電極と、
前記キャパシタ電極の上方に設けられ、該キャパシタ電極に近接可能な可動上部電極と、
前記可動上部電極の下面に形成され、先端の形状が先鋭な突起抵抗とを備え、
前記可動上部電極が前記キャパシタ電極に向けて弾性変形したときに、前記突起抵抗の前記先端が前記キャパシタ電極に当接することを特徴とする可変キャパシタ。

（付記８） 前記キャパシタ電極に凹部が形成され、該凹部の上方に前記突起抵抗の前記先端が位置することを特徴とする付記７に記載の可変キャパシタ。

（付記９） 前記基板の上に形成された固定電極と、
前記固定電極の上に形成された第２の誘電体膜と、
前記第２の誘電体膜の上に形成された導電性の台座とを更に有し、
前記可動上部電極の一部が、前記台座に固定されたことを特徴とする付記７又は付記８に記載の可変キャパシタ。

（付記１０） 前記突起抵抗の材料はアルミナであることを特徴とする付記７〜９のいずれかに記載の可変キャパシタ。

１…絶縁性基板、２…固定電極、３…下部電極、６…第１の誘電体膜、７…第１の犠牲膜、９…第２の犠牲膜、９ａ…第１の開口、１１…第１のレジストパターン、１１ａ…窓、１１ｘ…オーバーハング部、１３…第２の誘電体膜、１４…キャパシタ電極、１４ｃ…第１の斜面、１４ｄ…第２の斜面、１４ｘ…第１の凹部、１４ｙ…凸部、１７…第３の犠牲膜、１７ａ…第２の開口、１７ｂ…上面、１７ｘ…第２の凹部、１７ｙ…第２の凹部の最深部、１８…第２のレジストパターン、１８ａ…窓、２０…台座、２１…抵抗膜、２１ａ…突起抵抗、２１ｘ…突起抵抗の先端、２５…上部電極、１００…可変キャパシタ。

Claims (5)

1. 基板の上にキャパシタの下部電極を形成する工程と、
   前記下部電極の上に第１の犠牲膜を形成する工程と、
   前記第１の犠牲膜の上に、窓を備えたレジストパターンを形成する工程と、
   前記レジストパターンをマスクにして前記第１の犠牲膜をエッチングし、前記窓の下の前記第１の犠牲膜に開口を形成する工程と、
   前記開口内と前記レジストパターンの上に、前記キャパシタの誘電体膜を形成する工程と、
   前記誘電体膜の上にキャパシタ電極を形成する工程と、
   前記キャパシタ電極を形成した後、前記レジストパターンを除去することにより、前記開口内に前記誘電体膜と前記キャパシタ電極とを残す工程と、
   前記レジストパターンを除去した後、前記第１の犠牲膜と前記キャパシタ電極の上に第２の犠牲膜を形成する工程と、
   前記第２の犠牲膜の上面において、前記キャパシタ電極の上面の凹凸を反映して凹部が形成された部分に、突起抵抗を形成する工程と、
   前記第２の犠牲膜と前記突起抵抗の上に、前記キャパシタの可動上部電極を形成する工程と、
   前記可動上部電極を形成した後、前記第１の犠牲膜と前記第２の犠牲膜とを除去し、前記可動上部電極を前記キャパシタ電極に向けて弾性変形可能にする工程と、
   を有することを特徴とする可変キャパシタの製造方法。
2. 前記第１の犠牲膜の厚さを、前記誘電体膜と前記キャパシタ電極との合計膜厚の最大値よりも薄くすることを特徴とする請求項１に記載の可変キャパシタの製造方法。
3. 前記第１の犠牲膜に前記開口を形成する工程において、該開口の側面を前記窓の側面から後退させることにより、前記開口の上方に前記レジストパターンのオーバーハング部を形成することを特徴とする請求項１又は請求項２に記載の可変キャパシタの製造方法。
4. 前記突起抵抗を形成する工程は、前記第２の犠牲膜の前記凹部に抵抗膜を埋め込むことにより行われることを特徴とする請求項１〜３のいずれか１項に記載の可変キャパシタの製造方法。
5. 基板と、
   前記基板の上に形成されたキャパシタの下部電極と、
   前記下部電極の上に順に形成された第１の誘電体膜及びキャパシタ電極と、
   前記キャパシタ電極の上方に設けられ、該キャパシタ電極に近接可能な可動上部電極と、
   前記可動上部電極の下面に形成され、先端の形状が先鋭な突起抵抗とを備え、
   前記可動上部電極が前記キャパシタ電極に向けて弾性変形したときに、前記突起抵抗の前記先端が前記キャパシタ電極に当接することを特徴とする可変キャパシタ。

Images