JP2006266873A - 加速度センサおよびその製造方法 - Google Patents

Abstract

【課題】 垂直変位型の加速度センサにおいて、可動電極および固定電極の安定した出来映えを実現する。
【解決手段】 支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を備え、シリコン半導体層１２に対して第１の方向Ｚにトレンチエッチングを行うことにより、可動電極２０と、可動電極２０に対して第２の方向Ｘにて検出間隔４０を有して対向する固定電極３０とがパターニングされており、可動電極２０の第１の方向Ｚへの変位による両電極２０、３０間の容量変化に基づいて加速度検出するようになっており、トレンチ１５を介して、両電極２０、３０の底部をサイドエッチングすることによって可動電極２０が支持基板１４からリリースされており、可動電極２０の第２の方向Ｘに沿った幅が固定電極３０のそれよりも小さく、可動電極２０の第１の方向Ｚに沿った厚さが固定電極３０のそれよりも小さい。
【選択図】 図１

Description

本発明は、支持基板上に積層されたシリコン半導体層に、トレンチエッチングにより可動電極および固定電極をパターニング形成し、基板垂直方向に加速度が印加されたときの可動電極と固定電極との容量変化に基づいて加速度検出を行うようにした垂直変位型の加速度センサおよびその製造方法に関する。

従来より、この種の加速度センサとしては、支持基板上にシリコン半導体層を積層してなる半導体基板を備え、シリコン半導体層に対して半導体基板の基板面と垂直な第１の方向（つまり、基板垂直方向）にトレンチエッチングを行うことにより、このシリコン半導体層に、可動電極と、可動電極に対して半導体基板の基板面と平行な第２の方向にて検出間隔を有して対向する固定電極とがパターニングされているものが提案されている（たとえば、特許文献１参照）。

そして、この加速度センサにおいては、第１の方向に沿った加速度が印加されたときに可動電極がこの第１の方向に変位し、この変位に伴う可動電極と固定電極との間の容量変化に基づいて加速度を検出するようにしている。

つまり、第１の方向に沿った加速度の印加に伴う可動電極の第１の方向への変位によって、対向する可動電極と固定電極との対向面積が変化するため、これら両電極間の静電容量も変化し、それによって加速度検出が可能となっている。このように、この種の加速度センサは、上記第１の方向すなわち基板垂直方向への可動電極の変位に基づいて同方向への加速度を検出する垂直変位型の加速度センサとなっている。

さらに、この加速度センサでは、対向する可動電極と固定電極との垂直方向長さ、すなわち、可動電極における第１の方向に沿った厚さと、固定電極における第１の方向に沿った厚さとが相異なるものとなっている。

これは、基板面平行方向にて対向する可動電極と固定電極とで、互いの基板垂直方向の厚さが異なるものとすることにより、基板垂直方向の加速度印加時の可動電極の変位による可動電極と固定電極との対向面積の変化度合が、基板垂直方向に沿った一方向と他方向とで異なることになるためである。それによって、印加された加速度の基板垂直方向に沿った向きを適切に検出することができる。

もし、基板面平行方向にて対向する可動電極と固定電極とで、互いの基板垂直方向の厚さが同じであると、基板垂直方向の加速度印加時の可動電極の変位による可動電極と固定電極との対向面積の変化度合が、基板垂直方向に沿った一方向と他方向とで同じになるため、印加された加速度の基板垂直方向に沿った向きを適切に検出することができず、加速度センサとして好ましくない。
特開２００３−１４７７８号公報

ところで、上記特許文献１にも記載されているように、この加速度センサにおいては、シリコン半導体層に対して基板垂直方向にトレンチエッチングを行うことにより可動電極および固定電極をパターニングするようにしている。

そして、このエッチングにおいて、上記特許文献１においては、可動電極と固定電極との間の対向間隔すなわちエッチングによる除去部の幅を広くしたり狭くしたりすることで、基板垂直方向へのエッチングレートを異ならせ、それによって、可動電極および固定電極をパターニングするとともに、対向する可動電極と固定電極との基板垂直方向の厚さを相異ならせていた。

しかしながら、従来では、可動電極と固定電極とのトレンチエッチングによるパターニングの際に、エッチングレートの差いわゆるＲＩＥラグを利用するため、エッチングの再現性のばらつきが大きい。

その結果、可動電極と固定電極とで基板垂直方向の厚さの出来映えがばらつくため、可動電極と固定電極との対向面積のばらつきが大きくなり、センサ特性のばらつきにつながっていた。

本発明は、上記問題に鑑みてなされたものであり、支持基板上に積層されたシリコン半導体層に、トレンチエッチングにより可動電極および固定電極をパターニング形成し、基板垂直方向に加速度が印加されたときの可動電極と固定電極との容量変化に基づいて加速度検出を行うようにした垂直変位型の加速度センサにおいて、可動電極および固定電極の安定した出来映えを実現することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、支持基板（１４）上にシリコン半導体層（１２）を積層してなる半導体基板（１０）を備え、シリコン半導体層（１２）に対して半導体基板（１０）の基板面と垂直な第１の方向（Ｚ）にトレンチエッチングを行うことにより、シリコン半導体層（１２）には、可動電極（２０）と、可動電極（２０）に対して半導体基板（１０）の基板面と平行な第２の方向（Ｘ）にて検出間隔（４０）を有して対向する固定電極（３０）とがパターニングされており、第１の方向（Ｚ）に沿った加速度が印加されたときに可動電極（２０）が第１の方向（Ｚ）に変位し、この変位に伴う可動電極（２０）と固定電極（３０）との間の容量変化に基づいて加速度を検出するようにした加速度センサにおいて、次のような点を特徴としている。

すなわち、本発明の加速度センサにおいては、トレンチエッチングにより形成されたトレンチ（１５）を介して、可動電極（２０）および固定電極（３０）における支持基板（１４）側の底部をサイドエッチングすることによって、少なくとも可動電極（２０）が支持基板（１４）からリリースされており、可動電極（２０）における第２の方向（Ｘ）に沿った幅が、固定電極（３０）における第２の方向（Ｘ）に沿った幅よりも小さく、可動電極（２０）における第１の方向（Ｚ）に沿った厚さが、固定電極（３０）における第１の方向（Ｚ）に沿った厚さよりも小さいことを特徴としている。

上述したように、従来では、可動電極と固定電極とのトレンチエッチングによるパターニングの際にＲＩＥラグを利用するため、可動電極と固定電極とで基板垂直方向の厚さの出来映えがばらついていた。

それに対して、本発明では、エッチングにより残る残り部の幅を、可動電極（２０）と固定電極（３０）とで変えることにより、可動電極（２０）および固定電極（３０）のトレンチエッチングによるパターニングおよび引き続くサイドエッチングによる可動電極（２０）のリリースを行うことができる。

エッチングでは、上記残り部の幅が狭ければ、当該残り部を下地からリリースするための底部のサイドエッチングが早く完了し、上記残り部が広ければ、その底部のサイドエッチングの完了は遅くなる。このことは、エッチング対象物の物理的な大小により決まってくるため、エッチングレートの差いわゆるＲＩＥラグを利用した場合に比べて制御性に優れる。

つまり、本発明では、第２の方向（Ｘ）すなわち基板面平行方向に沿った幅を、可動電極（２０）の方が固定電極（３０）よりも小さくするように、可動電極（２０）および固定電極（３０）のトレンチエッチングによるパターニングを行い、引き続いて、両電極（２０、３０）の底部のサイドエッチングを行い、少なくとも可動電極（２０）をリリースする。

このサイドエッチングのとき、残り部としては、可動電極（２０）の方が固定電極（３０）よりも幅が狭いため、幅の狭い可動電極（２０）の方が、幅の広い固定電極（３０）よりも下地である支持基板（１４）からのリリースが早く完了する。その結果、第１の方向（Ｚ）に沿った厚さすなわち基板垂直方向の厚さを、可動電極（２０）の方が固定電極（３０）よりも小さい構成を実現することができる。

このように、本発明では、このサイドエッチングの出来映えが残り部の幅によって制御される結果、可動電極（２０）と固定電極（３０）とで第１の方向（Ｚ）すなわち基板垂直方向の厚さが異なる構成について、再現性のばらつきが少なく安定した出来映えを実現することができる。

以上のように、本発明によれば、支持基板（１４）上に積層されたシリコン半導体層（１２）に、トレンチエッチングにより可動電極（２０）および固定電極（３０）をパターニング形成し、基板垂直方向加速度が印加されたときの可動電極と固定電極との容量変化に基づいて加速度検出を行うようにした垂直変位型の加速度センサにおいて、可動電極（２０）および固定電極（３０）の安定した出来映えを実現することができる。

ここで、請求項２に記載の発明のように、請求項１に記載の加速度センサにおいては、検出間隔（４０）では、可動電極（２０）は支持基板（１４）から離間しており、固定電極（３０）は支持基板（１４）に接して支持されているものにできる。

また、請求項３に記載の発明のように、請求項１または請求項２に記載の加速度センサにおいては、半導体基板は、第１のシリコン半導体層（１１）の上に絶縁層（１３）を介して第２のシリコン半導体層（１２）が積層されてなるＳＯＩ（シリコンオンインシュレータ）基板（１０）として構成されているものにでき、このようなＳＯＩ基板（１０）においては、第１のシリコン半導体層（１１）および絶縁層（１３）が支持基板（１４）として構成され、第２のシリコン半導体層（１２）がシリコン半導体層として構成されているものにできる。

また、請求項４に記載の発明のように、請求項１〜請求項３に記載の加速度センサにおいては、可動電極（２０）と固定電極（３０）とは、互いにかみ合うように形成された櫛歯形状をなしており、この櫛歯における隙間が検出間隔（４０）として構成されているものにできる。

さらに、請求項５に記載の発明のように、請求項１〜請求項４に記載の加速度センサにおいては、可動電極（２０）における支持基板（１４）側の底部は、支持基板（１４）へ向かって狭くなるようなテーパ形状もしくはラウンド形状となっているものにできる。

可動電極（２０）が第１の方向（Ｚ）へ変位するときに、可動電極（２０）とその下地の支持基板（１４）との間でダンピングが生じる可能性があるが、本発明のようにすれば、可動電極（２０）の底部の空気流れを良くして空気抵抗を小さくできるため、ダンピングを抑制できる。

また、支持基板（１４）に対向する可動電極（２０）の底部の対向面積を小さくできるため、可動電極（２０）が第１の方向（Ｚ）へ変位して可動電極（２０）の底部と支持基板（１４）とが付着すること、いわゆるスティッキングを極力抑制することができ、好ましい。

また、請求項６に記載の発明では、請求項１〜請求項５に記載の加速度センサにおいて、可動電極（２０）は複数個のものからなり、複数個の可動電極（２０）を連結する連結部（２１）が設けられており、連結部（２１）は支持基板（１４）に対してバネ性を有する梁部（２２）を介して支持されており、複数個の可動電極（２０）のうち梁部（２２）を中心にして梁部（２２）の一方側に位置するものを第１の可動電極（２０ａ）、他方側に位置するものを第２の可動電極（２０ｂ）としたとき、複数個の可動電極（２０）は、梁部（２２）のバネ性により第１の方向（Ｚ）に沿って第１の可動電極（２０ａ）と第２の可動電極（２０ｂ）とが互いに反対向きに変位するシーソー状の変位を行うものであり、この変位に伴う第１の可動電極（２０ａ）と固定電極（３０）との間の容量と、第２の可動電極（２０ｂ）と固定電極（３０）との容量との容量差の変化に基づいて加速度の検出を行うことを特徴としている。

それによれば、加速度と上記容量差（Ｃ２−Ｃ１）との間で直線性が良く、感度の良好なセンサ特性を得ることができる。

さらに、請求項７に記載の発明では、請求項６に記載の加速度センサにおいて、連結部（２１）のうち梁部（２２）を中心としてどちらか一方側の部位には、前記シーソー状の変位を行うための錘部（２３）が設けられていることを特徴としている。

それによれば、錘部（２３）の重さによって、上記シーソー状の変位を適切に実現することができる。

また、このようなシーソー状の変位を行う構成の場合、連結部（２１）における梁部（２２）の一方側に錘部（２３）を設けると、この錘部（２３）とその周囲の固定電極（３０）との間で静電容量が形成される場合がある。

すると、この錘部（２３）により形成された静電容量分、梁部（２２）を中心として一方側と他方側、すなわち第１の可動電極（２０ａ）側と第２の可動電極（２０ｂ）側とで、静電容量のアンバランスが生じる。

そこで、請求項８に記載の発明のように、請求項７に記載の加速度センサにおいて、連結部（２１）のうち梁部（２２）を中心として錘部（２３）が設けられている方の部位とは反対側の部位には、錘部（２３）により形成された静電容量分を補償するための容量補償部（５０）が形成されているものにすれば、この静電容量のアンバランスを補正することができ、好ましい。

また、請求項９に記載の発明のように、請求項１〜請求項８に記載の加速度センサにおいては、シリコン半導体層（１２）は、単結晶シリコンまたはエピタキシャル成長ポリシリコンからなるものにできる。

また、請求項１０に記載の発明のように、請求項１〜請求項９に記載の加速度センサにおいては、支持基板（１４）は、単結晶シリコンまたはエピタキシャル成長ポリシリコンからなるものにできる。

請求項１１に記載の発明では、支持基板（１４）上にシリコン半導体層（１２）を積層してなる半導体基板（１０）を用意し、シリコン半導体層（１２）に対して半導体基板（１０）の基板面と垂直な第１の方向（Ｚ）にトレンチエッチングを行うことにより、シリコン半導体層（１２）に、可動電極（２０）と、可動電極（２０）に対して半導体基板（１０）の基板面と平行な第２の方向（Ｘ）にて検出間隔（４０）を有して対向する固定電極（３０）とのパターンを形成するトレンチ形成工程と、その後トレンチエッチングにより形成されたトレンチ（１５）を介して、可動電極（２０）および固定電極（３０）における支持基板（１４）側の底部をサイドエッチングすることによって、少なくとも可動電極（２０）を支持基板（１４）からリリースするリリース工程と、を備え、トレンチ形成工程では、可動電極（２０）における第２の方向（Ｘ）に沿った幅が固定電極（３０）における第２の方向（Ｘ）に沿った幅よりも小さくなるように、可動電極（２０）と固定電極（３０）とのパターンを形成することを特徴としている。

このような特徴を有する本発明の加速度センサの製造方法によれば、トレンチ形成工程にて、第２の方向（Ｘ）すなわち基板面平行方向に沿った幅を、可動電極（２０）の方が固定電極（３０）よりも小さくするように、可動電極（２０）および固定電極（３０）のトレンチエッチングによるパターニングを行い、引き続いて、リリース工程にて、両電極（２０、３０）の底部のサイドエッチングを行い、少なくとも可動電極（２０）をリリースする。

このサイドエッチングのとき、可動電極（２０）の方が固定電極（３０）よりも幅が狭いため、幅の狭い可動電極（２０）の方が、幅の広い固定電極（３０）よりも下地である支持基板（１４）からのリリースが早く完了する。その結果、第１の方向（Ｚ）に沿った厚さすなわち基板垂直方向の厚さを、可動電極（２０）の方が固定電極（３０）よりも小さい構成を実現することができる。

ここで、上述したように、トレンチエッチングによる残り部として幅が狭い部位である可動電極（２０）の方が、幅が広い部位である固定電極（３０）よりも、リリースが早く完了することは、エッチング対象物の物理的な大小により決まってくることであるため、ＲＩＥラグを利用した場合に比べて制御性に優れる。

そのため、本発明の製造方法によれば、上記請求項１に記載の加速度センサを適切に製造することができ、垂直変位型の加速度センサにおいて、可動電極（２０）および固定電極（３０）の安定した出来映えを実現することができる。

また、請求項１２に記載の発明では、請求項１１に記載の加速度センサの製造方法において、リリース工程では、検出間隔（４０）において、可動電極（２０）は支持基板（１４）からリリースさせるとともに、固定電極（３０）は支持基板（１４）からリリースさせないように、前記サイドエッチングを完了させることを特徴としている。

それによれば、できあがった加速度センサにおいて、検出間隔（４０）では可動電極（２０）は支持基板（１４）から離間し、固定電極（３０）は支持基板（１４）に接して支持されている状態となる。つまり、本発明によれば、上記請求項２に記載の加速度センサを適切に製造可能な製造方法を提供することができる。

また、請求項１３に記載の発明では、請求項１１または請求項１２に記載の加速度センサの製造方法において、半導体基板として、第１のシリコン半導体層（１１）の上に絶縁層（１３）を介して第２のシリコン半導体層（１２）が積層されてなり、第１のシリコン半導体層（１１）および絶縁層（１３）が支持基板（１４）として構成され、第２のシリコン半導体層（１２）がシリコン半導体層として構成されているＳＯＩ基板（１０）を用いることを特徴としている。

それによれば、上記ＳＯＩ基板（１０）を半導体基板として用いた上記請求項３に記載の加速度センサを適切に製造可能な製造方法を提供することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係る加速度センサ１００の概略構成を示す図であり、（ａ）は加速度センサ１００の概略平面図、（ｂ）は（ａ）中のＡ−Ａ一点鎖線に沿った概略断面図である。

［構成等］
図１（ｂ）に示されるように、本加速度センサ１００は、支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を備えている。

本実施形態では、半導体基板１０は、第１のシリコン半導体層１１の上に絶縁層１３を介して第２のシリコン半導体層１２が積層されてなるＳＯＩ（シリコンオンインシュレータ）基板１０として構成されている。

そして、この半導体基板１０において、第１のシリコン半導体層１１および絶縁層１３が支持基板１４として構成され、第２のシリコン半導体層１２がシリコン半導体層１２として構成されている。

ここで、第１のシリコン半導体層１１および第２のシリコン半導体層１２は、単結晶シリコンまたはエピタキシャル成長ポリシリコンなどからなるものであり、絶縁層１３は、シリコン酸化膜などからなる。

また、図１に示されるように、第２のシリコン半導体層１２に対して半導体基板１０の基板面と垂直な第１の方向Ｚにトレンチエッチングを行うことにより、第２のシリコン半導体層１２にはトレンチ１５が形成されている。

そして、第２のシリコン半導体層１２には、このトレンチ１５によって区画された可動電極２０、固定電極３０がパターニング形成されている。固定電極３０は、可動電極２０に対して半導体基板１０の基板面と平行な第２の方向Ｘにて検出間隔４０を有して対向している。

なお、半導体基板１０の基板面とは、半導体基板１０の主面またはこれに平行な面であり、図１（ａ）中の紙面に相当する。さらに言うならば、第１の方向Ｚはいわゆる基板垂直方向、基板１０の厚さ方向であり、第２の方向Ｘは基板面平行方向、基板１０の厚さ方向と直交する方向である。

本実施形態では、図１（ａ）に示されるように、可動電極２０と固定電極３０とは、互いにかみ合うように形成された櫛歯形状をなしており、この櫛歯における両電極２０、３０間の隙間が検出間隔４０として構成されている。

そして、この検出間隔４０においては、可動電極２０は支持基板１４すなわち絶縁層１３から離間しており、固定電極３０は支持基板１４すなわち絶縁層１３に接して支持されている。

具体的には、可動電極２０は櫛歯形状に配列された複数個のものからなる。そして、図１（ａ）に示されるように、複数個の可動電極２０は連結部２１によって一体的に連結されている。ここでは、連結部２１は、可動電極２０の配列方向に沿って延びる柱状をなすものであり、可動電極２０と同様に、支持基板１４から離間している。

そして、この連結部２１は、支持基板１４に対してバネ性を有する梁部２２を介して支持されている。この梁部２２も可動電極２０と同様に、支持基板１４から離間しているが、一部はアンカー部２４を介して支持基板１４に支持されている。

本例では、梁部２１は、その一端部が柱状の連結部２１の中間部に一体的に連結されており、他端部がアンカー部２４を介して支持基板１４に支持されている。アンカー部２４は、固定電極３０と同様に、第２のシリコン層１２のうち支持基板１４に接して固定された部分である。

ここで、複数個の可動電極２０のうち梁部２２を中心にして梁部２２の一方側（図１中の右側）に位置するものを第１の可動電極２０ａ、他方側（図１中の左側）に位置するものを第２の可動電極２０ｂとする。

さらに、連結部２１のうち梁部２２を中心として第１の可動電極２０ａ側の端部には、可動電極２０の変位を行うための錘部２３が一体的に設けられている。この錘部２３も、可動電極２０と同様に、支持基板１４から離間している。

つまり、これら可動電極２０、連結部２１、梁部２２および錘部２３は一体化しており、これら一体化した各部２０〜２３は、上記トレンチ１５により第２のシリコン半導体層１２に区画形成された可動構造体２０〜２３として構成されている。

そして、この可動構造体２０〜２３は、梁部２２において上記アンカー部２４に連結され、このアンカー部２４を介して支持基板１４から離間してリリースされた状態となっている。

このように支持基板１４からリリースされた可動構造体２０〜２３は、トレンチエッチングにより形成されたトレンチ１５を介して、可動構造体２０〜２３のパターンを形成した後、可動電極２０を含む可動構造体２０〜２３における支持基板１４側の底部をサイドエッチングすることによって、形成することができる。これらエッチングについての詳細は後述する。

なお、本実施形態では、固定電極３０についても、支持基板１４側の底部がサイドエッチングされるものの、固定電極３０が支持基板１４からリリースされる前にサイドエッチングを終了することにより、図１（ｂ）に示されるように、固定電極３０は支持基板１４に接して支持されている。

また、本実施形態では、図１（ｂ）に示されるように、可動電極２０における支持基板１４側の底部は、支持基板１４へ向かって狭くなるようなテーパ形状となっている。このような可動電極２０のテーパ形状は、後述するサイドエッチングによって形成することができる。

なお、当該サイドエッチングによって、支持基板１４に接している固定電極３０の底部もテーパ形状をなしている。また、このような可動電極２０の底部は、このような鋭角的なテーパ形状以外にも、当該底部が支持基板１４に向かって凸となった曲面形状すなわちラウンド形状となっていてもよい。

そして、このように支持基板１４からリリースされた複数個の可動電極２０は、可動構造体２０〜２３全体として、図１（ｂ）中の両矢印に示されるように、梁部２２のバネ性により変位可能となっている。

つまり、可動電極２０は、第１の方向Ｚに沿った加速度が印加されたときに、この第１の方向Ｚに変位できるようになっており、この変位によって、検出間隔４０において対向する可動電極２０と固定電極３０との対向面積が変化する。

より具体的に、本実施形態では、第１の方向Ｚに沿って連結部２１の一端と他端とが互いに反対向きに変位する、言い換えれば、第１の可動電極２０ａと第２の可動電極２０ｂとが互いに反対向きに変位するシーソー状の変位を行うものである。なお、梁部２２は、このようなシーソー状の変位を行うようなバネ性を有するものであればよく、その形状は特に限定されるものではない。

ここにおいて、本実施形態の加速度センサ１００においては、図１（ｂ）に示されるように、可動電極２０における第２の方向Ｘに沿った幅が、固定電極３０における第２の方向Ｘに沿った幅よりも小さく、可動電極２０における第１の方向Ｚに沿った厚さが、固定電極３０における第１の方向Ｚに沿った厚さよりも小さくなっている。

つまり、本実施形態では、基板面平行方向である第２の方向Ｘに沿った幅すなわち電極幅をみた場合、可動電極２０の方が固定電極３０よりも狭くなっており、第１の方向Ｚに沿った厚さすなわち基板垂直方向の電極厚さをみた場合、可動電極２０の方が固定電極３０よりも薄くなっている。

また、本実施形態では、複数個の可動電極２０に応じて固定電極３０も複数個存在するが、図１（ａ）に示されるように、各固定電極３０は、第１の可動電極２０ａおよび第２の可動電極２０ｂ毎、あるいは、連結部２１の上側と下側とで、それぞれ、固定電極用の連結部３１によりまとめられている。

そして、図示しないが、各固定電極用の連結部３１および可動構造体２０〜２３からは、それぞれ配線部が引き出されており、当該配線部の適所に設けられたパッドを介して、外部との電気的な接続が可能となっている。たとえば、当該パッドにワイヤボンディングを行うことにより、本加速度センサ１００と外部回路との導通がなされる。

［作動等］
次に、上記加速度センサ１００の作動について述べる。

図２は、本加速度センサ１００の第１の方向Ｚに沿った加速度の印加時における可動電極２０の変位の様子を示すための概略断面図である。なお、図２中の破線は、可動電極２０が変位する前すなわち加速度０の状態を示している。

本実施形態の加速度センサ１００は、基本的には、第１の方向Ｚに沿った加速度が印加されたときに可動電極２０が第１の方向Ｚに変位し、この変位に伴う可動電極２０と固定電極３０との間の容量変化に基づいて加速度を検出するものである。

上述したが、本実施形態では、上記加速度印加時に、梁部２２のバネ性により第１の方向Ｚに沿って第１の可動電極２０ａと第２の可動電極２０ｂとが互いに反対向きに変位するシーソー状の変位を行う。

図２においては、第１の方向Ｚに沿って上向きに加速度が印加され錘部２３が加速度０のときよりも下がった状態、すなわち梁部２２を基準として第１の可動電極２０ａの方が支持基板１４に近づき、第２の可動電極２０ｂの方が支持基板１４から遠のいた状態を示している。以下、この状態を「錘の下方変位状態」という。

もちろん、図２中にて、第１の方向Ｚに沿って下向きに加速度が印加された場合には、図示の状態とは反対に、錘部２３が加速度０のときよりも上がった状態、すなわち梁部２２を基準として第１の可動電極２０ａの方が支持基板１４から遠のき、第２の可動電極２０ｂの方が支持基板１４に近づいた状態となる。以下、この状態を「錘の上方変位状態」という。

ここで、図２に示されるように、第１の可動電極２０ａと固定電極３０との検出間隔１５にて形成されている静電容量を第１の容量Ｃ１とし、第２の可動電極２０ｂと固定電極３０との検出間隔１５にて形成されている静電容量を第２の容量Ｃ２とする。

上述したように、第１の方向Ｚに沿った加速度が印加されたときに、この第１の方向Ｚに沿って可動電極２０が変位し、検出間隔１５にて可動電極２０と固定電極３０との対向面積が変化するため、それに伴って、上記した第１の容量Ｃ１および第２の容量Ｃ１が変化する。このことについて、図３を参照して具体的に述べる。

図３は、加速度と可動電極２０の変位に伴う静電容量との関係を示す図である。この図３では、横軸に加速度、縦軸に静電容量を示している。

ここで、加速度は中央を０として、図３中の左側は、「錘の下方変位状態」となる加速度の向き、すなわち上記図２中の第１の方向Ｚに沿って上向きの加速度であり、図３中の右側は、「錘の上方変位状態」となる加速度の向き、すなわち上記図２中の第１の方向Ｚに沿って下向きの加速度である。

そして、図３において、加速度は、０から左側に行くほど当該下向きの加速度が大きくなることを示しており、０から右側に行くほど当該上向きの加速度が大きくなることを示している。

図３に示されるように、本実施形態では、可動電極２０の変位に伴い、各静電容量Ｃ１、Ｃ２は非線形に変化する。これは、主として、第１の方向Ｚに沿った電極厚さにおいて可動電極２０の方が固定電極３０よりも薄くなっているため、可動電極２０が支持基板１４に近づく方向に変位しても、対向面積はさほど変化せず、遠ざかる方向に変位すると対向面積が減少することによる。

そして、本加速度センサ１００では、可動電極２０の変位に伴うこれら各容量Ｃ１、Ｃ２の容量差（Ｃ２−Ｃ１）の変化に基づいて加速度の検出を行うようにしている。

図３に示されるように、各静電容量Ｃ１、Ｃ２は非線形に変化するが、差分（Ｃ２−Ｃ１）はほぼ直線性を持つ。そのため、本実施形態では、この容量差（Ｃ２−Ｃ１）を計測することにより、直線性のよい感度が得られる。以上が、本実施形態における加速度検出動作である。

［製造方法等］
次に、本実施形態の加速度センサ１００の製造方法について、図４（ａ）〜（ｅ）、図５（ａ）〜（ｃ）を参照して述べる。図４は、本製造方法におけるトレンチ形成工程を示す断面図であり、図５はリリース工程を示す断面図である。

まず、支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を用意する。本実施形態では、半導体基板１０として、第１のシリコン半導体層１１の上に絶縁層１３を介して第２のシリコン半導体層１２が積層され、第１のシリコン半導体層１１および絶縁層１３が支持基板１４、第２のシリコン半導体層１２がシリコン半導体層として構成されているＳＯＩ基板１０を用意する。

次に、図４（ａ）に示されるように、第２のシリコン半導体層１２の表面側に所定パターンのマスクＭ１を形成する（マスク形成工程）。このマスクＭ１は、光硬化型樹脂や熱硬化型樹脂等からなるレジスト材料を用い、フォトリソグラフ技術等を駆使することにより形成することができる。

そして、このマスクＭ１は、上記トレンチ１５となる部位に開口部を有するパターンのマスクＭ１として形成される。つまり、第２のシリコン半導体層１２のうちマスクＭ１でマスキングされた部位は、可動構造体２０〜２３、アンカー部２４および固定電極３０のパターンとなっている。

次に行うトレンチ形成工程およびリリース工程は、真空チャンバー内にＳＯＩ基板１０を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、ＲＩＥ）によって行われ、しかも、エッチングと同時もしくは時間切り替えにより、トレンチ１５の側壁に当該側壁を保護する側壁保護膜を形成する工程として行うものである。

図４に示されるトレンチ形成工程は、エッチング性ガスのプラズマにより第２のシリコン半導体層１２をエッチングするエッチングステップと、堆積性ガスのプラズマにより側壁保護膜１５ａを形成する保護膜形成ステップとを、切り替えながら交互に繰り返すことによってなされるものである。

まず、図４（ａ）では、最初のエッチングステップが示されている。まず、真空チャンバー内に、上記マスクＭ１が形成されたＳＯＩ基板１０を設置する。そして、この真空チャンバー内に、エッチング性ガスとしてシリコンエッチングを行うためのＳＦ₆ガスを、所定時間（例えば、７秒間程度）導入する。

これにより、第２のシリコン半導体層１２がエッチングされ、第２のシリコン半導体層１２の表面から絶縁層１３に到達するトレンチ１５が部分的に形成される。このとき、ＳＦ₆ガスは電界中にてプラズマとなって、エッチングに寄与する。図４（ａ）では、ＳＦ₆ガスはプラスイオンの形で表されている。

そして、ＳＯＩ基板１０にはバイアス電力（バイアスパワー）を印加することにより、このイオンをＳＯＩ基板１０の方向に引きつけ、ＳＯＩ基板１０の基板面と垂直な第１の方向Ｚへの異方性のトレンチエッチングを実行するようにしている。

次に、図４（ｂ）に示されるように、最初の保護膜形成ステップを行う。すなわち、エッチング性ガスであるＳＦ₆ガスの導入を停止し、真空チャンバー内に、堆積性ガスとしてＣ₄Ｆ₈ガスを所定時間（例えば、５秒間程度）導入する。

この保護膜形成ステップにおいては、ＳＯＩ基板１０には、バイアス電力を印加しない。それにより、トレンチ１５の側壁および底部に均一に側壁保護膜１５ａが形成される。ここでＣ₄Ｆ₈ガス等のフッ素系ガスを採用した場合には、側壁保護膜１５ａはフッ化物ポリマーからなるものになる。

続いて、図４（ｃ）、（ｄ）に示されるように、エッチングステップと保護膜形成ステップとを、切り替えながら交互に繰り返して行う。ここで、１回のエッチングステップによるエッチング深さは、例えば、０．１〜０．５μｍ程度にできる。

そして、最終的に、図４（ｅ）に示されるように、第２のシリコン半導体層１２の表面から絶縁層１３に到達するトレンチ１５が完成する。ここまでが、トレンチ形成工程である。

このように、トレンチ形成工程では、第２のシリコン半導体層１２に対してＳＯＩ基板１０の基板面と垂直な第１の方向Ｚにトレンチエッチングを行うことにより、第２のシリコン半導体層１２に、可動電極２０を含む上記可動構造体２０〜２３、アンカー部２４および固定電極３０のパターンを形成する。

ここまでが、本実施形態のトレンチ形成工程の概要であるが、ここで、本実施形態では、可動電極２０における第２の方向Ｘに沿った電極幅が固定電極３０における第２の方向Ｘに沿った電極幅よりも小さくなるように、可動電極２０と固定電極３０とのパターンを形成する。

このことは、上記のマスク形成工程におけるマスクＭ１のマスクパターンにより用意に実現できる。そして、このようにしてトレンチ形成工程を行った後、続いて、図５に示されるリリース工程を行う。

このリリース工程は、たとえば、上述したトレンチ形成工程と同一のエッチング条件によって、エッチングを継続することにより、行うことができる。つまり、本実施形態でも、上記のエッチングステップと保護膜形成ステップとの繰り返しを行うことにより、リリース工程を行うことができる。

図５（ａ）に示されるように、トレンチ１５の形成後に継続して導入されるエッチング性ガスのプラスイオンによって、本例ではシリコン酸化膜からなる絶縁層１３は、プラスの状態に帯電している。

そこへ、さらに、エッチング性ガスのプラスイオンが導入されるが、図５（ａ）に示されるように、トレンチ１５の底部において、このプラスイオンは、プラスに帯電した絶縁層１３と反発しあって、横方向へ拡散する。

すると、図５（ａ）に示されるように、トレンチ１５の底部において、第２のシリコン半導体層１２における支持基板１４側の底部が横方向にエッチングされ、すなわちサイドエッチングされ、第２のシリコン半導体層１２にノッチ１５ｂが形成される。

ここで、この横方向のエッチングすなわちサイドエッチングにおいては、エッチング性ガスは、保護膜形成ステップにて形成された側壁保護膜１５ａを、エッチングもしくは物理的にスパッタなどによって除去しながら、第２のシリコン半導体層１２をエッチングしていく。

そして、このサイドエッチングを継続していくことによって、図５（ｂ）に示されるように、ノッチ１５ｂが拡大していき、やがて、図５（ｃ）に示されるように、第２のシリコン半導体層１２が絶縁層１３からリリースされた部分としての可動構造体２０〜２３ができあがる。

図５（ｃ）に示される例では、２つのノッチ１５ｂ同士が連通するとともに、ノッチ１５ｂの形状の一部が、可動電極２０の底部に残ることにより、上記したテーパ形状をなす可動電極２０の底部を実現することができる。

ここで、本実施形態では、サイドエッチングのとき、可動電極２０の方が固定電極３０よりも電極幅が狭いため、電極幅の狭い可動電極２０の方が、電極幅の広い固定電極３０よりも下地である支持基板１４からのリリースが早く完了する。

そのため、固定電極３０が支持基板１４からリリースされる前であって、かつに可動電極２０における支持基板１４側の底部が上記テーパ形状となったときに、サイドエッチングを終了することができる。そして、その結果、第１の方向Ｚに沿った電極厚さを、可動電極２０の方が固定電極３０よりも小さい構成となる。

このように、リリース工程では、トレンチエッチングにより形成されたトレンチ１５を介して、可動電極２０および固定電極３０における支持基板１４側の底部をサイドエッチングすることによって、可動電極２０を支持基板１４からリリースする。こうして、本実施形態の加速度センサ１００が完成する。

［効果等］
以上述べてきたように、本実施形態における加速度センサ１００は、支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を備え、シリコン半導体層１２に対して半導体基板１０の基板面と垂直な第１の方向Ｚにトレンチエッチングを行うことにより、シリコン半導体層１２には、可動電極２０と、可動電極２０に対して半導体基板１０の基板面と平行な第２の方向Ｘにて検出間隔４０を有して対向する固定電極３０とがパターニングされており、第１の方向Ｚに沿った加速度が印加されたときに可動電極２０が第１の方向Ｚに変位し、この変位に伴う可動電極２０と固定電極３０との間の容量変化に基づいて加速度を検出するようにした垂直変位型の加速度センサであることを基本構成としている。

そして、このような基本構成を有する本加速度センサ１００は、次のような独自の特徴点を有する。

・トレンチエッチングにより形成されたトレンチ１５を介して、可動電極２０および固定電極３０における支持基板１４側の底部をサイドエッチングすることによって、可動電極２０が支持基板１４からリリースされていること。

・可動電極２０における第２の方向Ｘに沿った幅が、固定電極３０における第２の方向Ｘに沿った幅よりも小さく、可動電極２０における第１の方向Ｚに沿った厚さが、固定電極３０における第１の方向Ｚに沿った厚さよりも小さいこと。本実施形態によれば、このような特徴点を有する垂直変位型の加速度センサ１００が提供される。

上述したように、従来では、可動電極と固定電極とのトレンチエッチングによるパターニングの際にＲＩＥラグを利用するため、可動電極と固定電極とで基板垂直方向の厚さの出来映えがばらついていた。

それに対して、本実施形態では、エッチングにより残る残り部の幅を、可動電極２０と固定電極３０とで変えることにより、可動電極２０および固定電極３０のトレンチエッチングによるパターニングおよび引き続くサイドエッチングによる可動電極２０のリリースを行うことができる。

エッチングでは、上記残り部の幅が狭ければ、当該残り部を下地からリリースするための底部のサイドエッチングが早く完了し、上記残り部が広ければ、その底部のサイドエッチングの完了は遅くなる。このことは、エッチング対象物の物理的な大小により決まってくることであるため、エッチングレートの差いわゆるＲＩＥラグを利用した場合に比べて制御性に優れる。

つまり、本実施形態では、上述したように、第２の方向Ｘすなわち基板面平行方向に沿った幅を、可動電極２０の方が固定電極３０よりも小さくするように、可動電極２０および固定電極３０のトレンチエッチングによるパターニングを行い、引き続いて、両電極２０、３０の底部のサイドエッチングを行い、可動電極２０をリリースする。

そして、このサイドエッチングのとき、残り部としては、可動電極２０の方が固定電極３０よりも幅が狭くなっているため、幅の狭い可動電極２０の方が、幅の広い固定電極３０よりも下地である支持基板１４からのリリースが早く完了する。その結果、第１の方向Ｚに沿った厚さすなわち基板垂直方向の厚さを、可動電極２０の方が固定電極３０よりも小さい構成を実現することができる。

このように、本実施形態では、このサイドエッチングの出来映えが残り部の幅によって制御される結果、可動電極２０と固定電極３０とで第１の方向Ｚすなわち基板垂直方向の厚さが異なる構成について、再現性のばらつきが少なく安定した出来映えを実現することができる。

したがって、本実施形態によれば、支持基板１４上に積層されたシリコン半導体層１２に、トレンチエッチングにより可動電極２０および固定電極３０をパターニング形成し、基板垂直方向に加速度が印加されたときの可動電極２０と固定電極３０との容量変化に基づいて加速度検出を行うようにした垂直変位型の加速度センサ１００において、可動電極２０および固定電極３０の安定した出来映えを実現することができる。

ここで、トレンチエッチングによる残り部としての可動電極２０や固定電極３０の電極幅を変えることにより、引き続き行うサイドエッチングによって、可動電極２０や固定電極３０の電極厚さを精度良く制御できることについて、より具体的に述べておく。

図６は、電極幅および電極厚さの異なる複数個の電極構造体Ｄがトレンチ１５を介して配列された構成を示す概略断面図である。この図６では、各電極構造体Ｄは、本加速度センサ１００における可動電極２０や固定電極３０に相当するものである。

そして、図６では、隣り合う電極構造体Ｄにおける第２の方向Ｘに沿った電極間隔ＷＳを一定とし、各電極構造体Ｄにおける第２の方向Ｘに沿った電極幅ＷＬを左側のものから右側のものにいくほど広いものとしている。

そして、この図６に示される構成は、上記製造方法に準じたトレンチエッチングを行うことにより、このように電極幅ＷＬの異なる複数個の電極構造体Ｄのパターンを形成した後、上記同様のトレンチ１５を介したサイドエッチングを行った結果として、得られたものである。

図６に示されるように、このサイドエッチングのとき、複数個の電極構造体Ｄにおいて、電極幅の狭いものほど、支持基板１４からのリリースが早く完了するため、第１の方向Ｚに沿った電極厚さが薄くなっている。図６では、電極構造体Ｄの底部と支持基板１４との距離をギャップｈとして示してあるが、電極幅の狭い電極構造体Ｄほど、このギャップｈが高くなっている。

そして、この電極構造体Ｄの電極厚さを反映する上記ギャップｈを利用して、上記電極間隔ＷＳを一定としたときの上記電極幅ＷＬとギャップｈとの関係を調査した。その結果を図７に示す。

図７に示されるように、電極間隔ＷＳを一定として電極幅ＷＬを増加させていくと、ギャップｈは単調減少する傾向にあることが確認された。逆に言えば、電極間隔ＷＳを一定として電極幅ＷＬを増加させていくと、電極厚さは単調増加する傾向にあることがわかった。

つまり、電極幅ＷＬとギャップｈとの関係、すなわち、電極幅ＷＬと電極厚さとの関係は、ほぼ直線的な比例関係にあることがわかった。それゆえ、可動電極２０において、電極幅ＷＬを変えてやれば、サイドエッチングによって狙いの電極厚さを実現することは容易である。

たとえば、図７において、電極幅ＷＬがＷ１のものとそれよりも広いＷ２のものとにおいて、サイドエッチング後のギャップｈは、前者がｈ１、後者がそれよりも大きいｈ２であり、両者の底部側における段差は（ｈ２−ｈ１）となる。このことを可動電極２０と固定電極３０とに応用してやれば、両電極２０、３０の電極幅ＷＬを調整することで、両電極２０、３０の電極厚さにおいて所望の値を得ることができる。

このように、可動電極２０や固定電極３０の電極幅を変えることによってサイドエッチングによる電極厚さを制御することは、従来のような電極間隔を変えＲＩＥラグを利用することによって電極厚さを制御する場合に比べて、再現性よく行うことができ、ばらつきが少ないものとなる。

また、本実施形態の加速度センサ１００においては、検出間隔４０では、可動電極２０は支持基板１４から離間しているが、固定電極３０は支持基板１４に接して支持されていることも特徴のひとつである。

また、本実施形態の加速度センサ１００では、半導体基板１０として、第１のシリコン半導体層１１の上に絶縁層１３が積層されてなる支持基板１４の上に、シリコン半導体層としての第２のシリコン半導体層１２が積層されてなるＳＯＩ基板１０を採用したことも、特徴のひとつである。

また、本実施形態では、可動電極２０と固定電極３０とは、互いにかみ合うように形成された櫛歯形状をなしており、この櫛歯における隙間が検出間隔４０として構成されていることも特徴のひとつである。

さらに、本実施形態の加速度センサ１００においては、可動電極２０における支持基板１４側の底部は、支持基板１４へ向かって狭くなるようなテーパ形状もしくはラウンド形状となっていることも特徴のひとつである。

可動電極２０が第１の方向Ｚへ変位するときに、可動電極２０とその下地の支持基板１４との間でダンピングが生じる可能性があるが、このようにすれば、可動電極２０の底部の空気流れを良くして空気抵抗を小さくできるため、ダンピングを適切に抑制することができる。その結果、高い周波数領域の加速度であっても、感度を十分に確保できるという利点がある。

また、過大な衝撃が加わったとき可動電極２０が第１の方向Ｚへ大きく変位して可動電極２０の底部と支持基板１４とが接触して付着すること、いわゆるスティッキングが発生する可能性があるが、支持基板１４に対向する可動電極２０の底部の対向面積を小さくできるため、そのようなスティッキングを極力抑制でき、好ましい。

また、本実施形態では、複数個の可動電極２０を連結する連結部２１は、支持基板１４に対してバネ性を有する梁部２２を介して支持されており、複数個の可動電極２０においては、梁部２２を中心にして一方側の第１の可動電極２０ａと他方側の第２の可動電極２０ｂとが、梁部２２のバネ性により第１の方向Ｚに沿って互いに反対向きに変位するシーソー状の変位を行うものとなっていることも特徴のひとつである。

それによれば、このシーソー状変位に伴う第１の可動電極２０ａと固定電極３０との間の容量Ｃ１と、第２の可動電極２０ｂと固定電極３０との容量Ｃ２との容量差（Ｃ２−Ｃ１）の変化に基づいて加速度の検出を行うことができ、上記図３に示されるように、直線性のよい感度を得ることができる。

さらに、本実施形態の加速度センサ１００によれば、連結部２１のうち梁部２２を中心として一方側の部位に、シーソー状の変位を行うための錘部２３が設けられていることも特徴のひとつである。そして、それによれば、錘部２３の重さによって、上記シーソー状の変位を適切に実現することができる。

また、本実施形態の加速度センサ１００においては、シリコン半導体層１２および支持基板１４が、単結晶シリコンまたはエピタキシャル成長ポリシリコンからなるものであることも特徴のひとつである。

また、本実施形態によれば、上記図１に示される本加速度センサ１００を適切に製造することの可能な加速度センサの製造方法として、次のような特徴点を有する製造方法が提供される。

・支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を用意し、シリコン半導体層１２に対して半導体基板１０の基板面と垂直な第１の方向Ｚにトレンチエッチングを行うことにより、シリコン半導体層１２に、可動電極２０と、可動電極２０に対して半導体基板１０の基板面と平行な第２の方向Ｘにて検出間隔４０を有して対向する固定電極３０とのパターンを形成するトレンチ形成工程を備えること。

・前記トレンチ形成工程では、可動電極２０における第２の方向Ｘに沿った幅が固定電極３０における第２の方向Ｘに沿った幅よりも小さくなるように、可動電極２０と固定電極３０とのパターンを形成すること。

・上記トレンチエッチングにより形成されたトレンチ１５を介して、可動電極２０および固定電極３０における支持基板１４側の底部をサイドエッチングすることによって、可動電極２０を支持基板１４からリリースするリリース工程を備えること。

これらの点を特徴とする本実施形態の加速度センサの製造方法によれば、上述したように、トレンチ形成工程にて、第２の方向Ｘすなわち基板面平行方向に沿った幅を、可動電極２０の方が固定電極３０よりも小さくするように、可動電極２０および固定電極３０のトレンチエッチングによるパターニングを行い、引き続いて、リリース工程にて、両電極２０、３０の底部のサイドエッチングを行い、可動電極２０をリリースすることで、本加速度センサ１００を製造できる。

そして、このサイドエッチングのとき、電極幅の狭い可動電極２０の方が、電極幅の広い固定電極３０よりも下地である支持基板１４からのリリースが早く完了するため、基板垂直方向である第１の方向Ｚに沿った電極厚さを、可動電極２０の方が固定電極３０よりも小さい構成とすることができる。

ここで、上述したように、トレンチエッチングによる残り部として幅が狭い部位である可動電極２０の方が、幅が広い部位である固定電極３０よりも、リリースが早く完了することは、エッチング対象物の物理的な大小により決まってくることであるため、ＲＩＥラグを利用した場合に比べて制御性に優れる。

そのため、本実施形態の製造方法によっても、垂直変位型の加速度センサ１００において、可動電極２０および固定電極３０の安定した出来映えを実現することができる。

ここで、本実施形態の製造方法においては、リリース工程は、検出間隔４０において、可動電極２０は支持基板１４からリリースさせるとともに、固定電極３０は支持基板１４からリリースさせないように、サイドエッチングを完了させるものであることも特徴のひとつである。

それによれば、できあがった加速度センサにおいて、検出間隔４０では可動電極２０は支持基板１４から離間し、固定電極３０は支持基板１４に接して支持されている状態を適切に形成することができる。

（第２実施形態）
図８は、本発明の第２実施形態に係る加速度センサ２００の概略構成を示す図であり、（ａ）は加速度センサ２００の概略平面図、（ｂ）は（ａ）中のＢ−Ｂ一点鎖線に沿った概略断面図である。

図８に示されるように、本実施形態における加速度センサ２００も、支持基板１４上にシリコン半導体層１２を積層してなる半導体基板１０を備え、シリコン半導体層１２に対して第１の方向Ｚにトレンチエッチングを行うことにより、シリコン半導体層１２には、可動電極２０と固定電極３０とがパターニングされており、第１の方向Ｚに沿った加速度が印加されたときに可動電極２０が第１の方向Ｚに変位し、この変位に伴う両電極２０と３０との間の容量変化に基づいて加速度を検出するようにした垂直変位型の加速度センサであることを基本構成としている。

そして、本加速度センサ２００も、上記実施形態と同様、トレンチ１５を介した上記サイドエッチングによって可動電極２０が支持基板１４からリリースされていること、および、可動電極２０における第２の方向Ｘに沿った幅および第１の方向Ｚに沿った厚さが、固定電極３０におけるそれらよりも小さいことを特徴としている。

そのため、上記実施形態と同様、本実施形態によっても、支持基板１４上に積層されたシリコン半導体層１２に、トレンチエッチングにより可動電極２０および固定電極３０をパターニング形成し、基板垂直方向に加速度が印加されたときの可動電極２０と固定電極３０との容量変化に基づいて加速度検出を行うようにした垂直変位型の加速度センサ２００において、可動電極２０および固定電極３０の安定した出来映えを実現することができる。

また、本実施形態の加速度センサ２００においても、複数個の可動電極２０を連結する連結部２１は、支持基板１４に梁部２２を介して支持されており、複数個の可動電極２０においては、梁部２２を中心にして一方側の第１の可動電極２０ａと他方側の第２の可動電極２０ｂとが、梁部２２のバネ性により第１の方向Ｚに沿って互いに反対向きに変位するシーソー状の変位を行うものとなっており、上記容量差（Ｃ２−Ｃ１）の変化に基づいて加速度の検出を行うようになっている。

このようなシーソー状の変位を行う構成の場合、連結部２１における梁部２２の一方側に錘部２３を設けると、この錘部２３とその周囲の固定電極３０との間で静電容量が形成される場合がある。

すると、この錘部２３により形成された静電容量分、梁部２２を中心として一方側と他方側、すなわち第１の可動電極２０ａ側と第２の可動電極２０ｂ側とで、静電容量のアンバランスが生じる。

たとえば、上記図１に示される加速度センサ１００の場合、第１の可動電極２０ａ側に設けられた錘部２３と、その隣の固定電極３０との間で静電容量部が形成されるため、梁部２２を中心として第１の可動電極２０ａ側の方が反対側の第２の可動電極２０ｂ側よりも、錘部２３の静電容量部の分、静電容量部の数が多くなる。ただし、錘部２３とその隣の固定電極３０との間隔は、図１からもわかるように、可動電極２０と固定電極３０との検出間隔４０よりも少し広めにとってある。

そのため、加速度検出時において、上記容量差（Ｃ２−Ｃ１）をとるとき、回路側の処理が複雑になるなど、好ましくない。つまり、シーソー状の変位を行う垂直変位型の加速度センサの場合、第１の可動電極２０ａ側の静電容量部と第２の可動電極２０ｂ側の静電容量部とは、同数であることが好ましい。

このような問題に対して、図８に示されるように、本実施形態の加速度センサ２００においては、連結部２１のうち梁部２２を中心として錘部２３が設けられている方の部位とは反対側の部位、すなわち連結部２１における第２の可動電極側の端部には、錘部２３により形成された静電容量分を補償するための容量補償部５０が形成されている。

ここで、容量補償部５０は、可動構造体２０〜２３の一部としてこれと一体的に形成されたものであるが、錘部２３よりも大幅に軽いものであり錘部２３による変位を実質的に阻害しないような質量のものとする。

また、この容量補償部５０とその隣の固定電極３０との間隔は、上記した錘部２３とその隣の固定電極３０との間隔と同程度とし、この容量補償部５０による静電容量が、錘部２３による静電容量と同程度になるようにする。

このように容量補償部５０を設けることにより、この容量補償部５０とその隣の固定電極３０との間で静電容量部が形成されるため、梁部２２を中心として第１の可動電極２０ａ側と第２の可動電極２０ｂ側とで、静電容量部の数を同じにできる。

このように、本実施形態によれば、シーソー状の変位を行う加速度センサ２００において、錘部２３に起因する第１の可動電極２０ａ側と第２の可動電極２０ｂ側との間の静電容量のアンバランスを補正することができるため、加速度検出時において、上記容量差（Ｃ２−Ｃ１）による検出が容易になる。

以上、本実施形態では、上記第１実施形態の加速度センサに対して容量補償部５０を付与したものであり、それ以外の部分は同一である。そのため、本実施形態にて改めて述べたこと以外にも、本実施形態の加速度センサ２００によれば、上記第１実施形態と同様の作用効果を奏することはもちろんである。

（他の実施形態）
なお、上記実施形態においては、可動電極２０における支持基板１４側の底部は、支持基板１４へ向かって狭くなるようなテーパ形状もしくはラウンド形状となっていたが、当該底部は、そのようなテーパもしくはラウンド形状でなくてもよく、たとえば、図９に示されるように、ストレート形状であってもよい。

また、図１０は、もうひとつの他の実施形態としての加速度センサの概略断面図である。上記実施形態の加速度センサにおいては、検出間隔４０では、可動電極２０は支持基板１４から離間しているが、固定電極３０は支持基板１４に接して支持されていた。

それに対して、図１０に示されるように、固定電極３０も支持基板からリリースされ離間していてもよい。なお、これら図９、図１０に示される加速度センサの構成は、各電極２０、３０の電極幅やサイドエッチングのタイミングを調整することにより、形成することができる。

また、上記実施形態では、可動電極２０は、連結部２１の中間部に梁部２２が連結されているため、上記したシーソー状の変位を行うものであったが、可動電極の変位形態はこれに限定されない。たとえば梁部のバネ特性を変更してすべての可動電極２０が第１の方向Ｚに平行に変位するものであってもよい。

また、半導体基板としては、上記ＳＯＩ基板に限定されるものではなく、支持基板上にシリコン半導体層を積層してなるものであればよい。

また、半導体基板のシリコン半導体層に形成される可動電極や固定電極の構成は、上記櫛歯形状に限定されるものではない。つまり、可動電極は、半導体基板の支持基板からリリースされており、半導体基板の基板面と垂直な第１の方向Ｚに沿った加速度が印加されたときに、この第１の方向Ｚに変位するものであればよい。

また、固定電極は、可動電極に対して半導体基板の基板面と平行な第２の方向Ｘにて検出間隔を有して対向するものであって、上記加速度印加時に変位せず支持基板に固定されたものであればよい。

要するに、本発明は、支持基板上にシリコン半導体層を積層してなる半導体基板を備え、シリコン半導体層に対して基板垂直方向である第１の方向にトレンチエッチングを行うことにより、シリコン半導体層には、可動電極と、可動電極に対して基板面平行方向である第２の方向にて検出間隔を有して対向する固定電極とがパターニングされており、加速度印加時における可動電極の第１の方向への変位に伴う可動電極と固定電極との間の容量変化に基づいて加速度を検出するようにした垂直変位型の加速度センサであるならば、適用可能なものである。

そして、本発明は、このような加速度センサにおいて、トレンチエッチングにより形成されたトレンチを介して、可動電極および固定電極における支持基板側の底部をサイドエッチングすることによって、可動電極が支持基板からリリースしているとともに、可動電極２０における第２の方向Ｘに沿った幅が固定電極３０における同幅よりも小さく、可動電極２０における第１の方向Ｚに沿った厚さが固定電極３０における同厚さよりも小さいことを要部とし、さらには、そのような加速度センサを適切に製造する上記製造方法を提供するものである。

また、本発明の垂直変位型の加速度センサと同一チップ上に本発明で述べた製造方法を用いて、平行変位型の加速度センサを配置することも当然可能であるため、３軸の加速度センサを容易に実現可能である。

本発明の第１実施形態に係る加速度センサの概略構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。 図１に示される加速度センサの第１の方向に沿った加速度印加時における可動電極の変位の様子を示す概略断面図である。 加速度と可動電極の変位に伴う静電容量との関係を示す図である。 上記第１実施形態に係る加速度センサの製造方法におけるトレンチ形成工程を示す断面図である。 上記第１実施形態に係る加速度センサの製造方法におけるリリース工程を示す断面図である。 電極幅および電極厚さの異なる複数個の電極構造体がトレンチを介して配列された構成を示す概略断面図である。 電極間隔を一定としたときの電極幅とギャップとの関係を示す図である。 本発明の第２実施形態に係る加速度センサの概略構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＢ−Ｂ概略断面図である。 他の実施形態としての加速度センサの概略断面図である。 他の実施形態としてのもうひとつの加速度センサの概略断面図である。

符号の説明

１０…半導体基板としてのＳＯＩ（シリコンオンインシュレータ）基板、
１１…第１のシリコン半導体層、１２…第２のシリコン半導体層、１３…絶縁層、
１４…支持基板、１５…トレンチ、２０…可動電極、２０ａ…第１の可動電極、
２０ｂ…第２の可動電極、２１…連結部、２２…梁部、２３…錘部、
３０…固定電極、４０…検出間隔、５０…容量補償部、
Ｘ…第２の方向、Ｚ…第１の方向。

Claims (13)

1. 支持基板（１４）上にシリコン半導体層（１２）を積層してなる半導体基板（１０）を備え、
   前記シリコン半導体層（１２）に対して前記半導体基板（１０）の基板面と垂直な第１の方向（Ｚ）にトレンチエッチングを行うことにより、前記シリコン半導体層（１２）には、可動電極（２０）と、前記可動電極（２０）に対して前記半導体基板（１０）の基板面と平行な第２の方向（Ｘ）にて検出間隔（４０）を有して対向する固定電極（３０）とがパターニングされており、
   前記第１の方向（Ｚ）に沿った加速度が印加されたときに前記可動電極（２０）が前記第１の方向（Ｚ）に変位し、この変位に伴う前記可動電極（２０）と前記固定電極（３０）との間の容量変化に基づいて前記加速度を検出するようにした加速度センサにおいて、
   前記トレンチエッチングにより形成されたトレンチ（１５）を介して、前記可動電極（２０）および前記固定電極（３０）における前記支持基板（１４）側の底部をサイドエッチングすることによって、少なくとも前記可動電極（２０）が前記支持基板（１４）からリリースされており、
   前記可動電極（２０）における前記第２の方向（Ｘ）に沿った幅が、前記固定電極（３０）における前記第２の方向（Ｘ）に沿った幅よりも小さく、
   前記可動電極（２０）における前記第１の方向（Ｚ）に沿った厚さが、前記固定電極（３０）における前記第１の方向（Ｚ）に沿った厚さよりも小さいことを特徴とする加速度センサ。
2. 前記検出間隔（４０）では、前記可動電極（２０）は前記支持基板（１４）から離間しており、
   前記固定電極（３０）は前記支持基板（１４）に接して支持されていることを特徴とする請求項１に記載の加速度センサ。
3. 前記半導体基板は、第１のシリコン半導体層（１１）の上に絶縁層（１３）を介して第２のシリコン半導体層（１２）が積層されてなるＳＯＩ基板（１０）として構成されており、
   前記第１のシリコン半導体層（１１）および前記絶縁層（１３）が前記支持基板（１４）として構成され、前記第２のシリコン半導体層（１２）が前記シリコン半導体層として構成されていることを特徴とする請求項１または２に記載の加速度センサ。
4. 前記可動電極（２０）と前記固定電極（３０）とは、互いにかみ合うように形成された櫛歯形状をなしており、この櫛歯における隙間が前記検出間隔（４０）として構成されていることを特徴とする請求項１ないし３のいずれか１つに記載の加速度センサ。
5. 前記可動電極（２０）における前記支持基板（１４）側の底部は、前記支持基板（１４）へ向かって狭くなるようなテーパ形状もしくはラウンド形状となっていることを特徴とする請求項１ないし４のいずれか１つに記載の加速度センサ。
6. 前記可動電極（２０）は複数個のものからなり、
   前記複数個の可動電極（２０）を連結する連結部（２１）が設けられており、
   前記連結部（２１）は、前記支持基板（１４）に対してバネ性を有する梁部（２２）を介して支持されており、
   前記複数個の可動電極（２０）のうち前記梁部（２２）を中心にして前記梁部（２２）の一方側に位置するものを第１の可動電極（２０ａ）、他方側に位置するものを第２の可動電極（２０ｂ）としたとき、前記複数個の可動電極（２０）は、前記梁部（２２）のバネ性により前記第１の方向（Ｚ）に沿って前記第１の可動電極（２０ａ）と前記第２の可動電極（２０ｂ）とが互いに反対向きに変位するシーソー状の変位を行うものであり、
   この変位に伴う前記第１の可動電極（２０ａ）と前記固定電極（３０）との間の容量と、前記第２の可動電極（２０ｂ）と前記固定電極（３０）との容量との容量差の変化に基づいて前記加速度の検出を行うことを特徴とする請求項１ないし５のいずれか１つに記載の加速度センサ。
7. 前記連結部（２１）のうち前記梁部（２２）を中心としてどちらか一方側の部位には、前記シーソー状の変位を行うための錘部（２３）が設けられていることを特徴とする請求項６に記載の加速度センサ。
8. 前記連結部（２１）のうち前記梁部（２２）を中心として前記錘部（２３）が設けられている方の部位とは反対側の部位には、前記錘部（２３）により形成された静電容量分を補償するための容量補償部（５０）が形成されていることを特徴とする請求項７に記載の加速度センサ。
9. 前記シリコン半導体層（１２）は、単結晶シリコンまたはエピタキシャル成長ポリシリコンからなることを特徴とする請求項１ないし８のいずれか１つに記載の加速度センサ。
10. 前記支持基板（１４）は、単結晶シリコンまたはエピタキシャル成長ポリシリコンからなることを特徴とする請求項１ないし９のいずれか１つに記載の加速度センサ。
11. 支持基板（１４）上にシリコン半導体層（１２）を積層してなる半導体基板（１０）を用意し、
    前記シリコン半導体層（１２）に対して前記半導体基板（１０）の基板面と垂直な第１の方向（Ｚ）にトレンチエッチングを行うことにより、前記シリコン半導体層（１２）に、可動電極（２０）と、前記可動電極（２０）に対して前記半導体基板（１０）の基板面と平行な第２の方向（Ｘ）にて検出間隔（４０）を有して対向する固定電極（３０）とのパターンを形成するトレンチ形成工程と、
    前記トレンチエッチングにより形成されたトレンチ（１５）を介して、前記可動電極（２０）および前記固定電極（３０）における前記支持基板（１４）側の底部をサイドエッチングすることによって、少なくとも前記可動電極（２０）を前記支持基板（１４）からリリースするリリース工程と、を備え、
    前記トレンチ形成工程では、前記可動電極（２０）における前記第２の方向（Ｘ）に沿った幅が前記固定電極（３０）における前記第２の方向（Ｘ）に沿った幅よりも小さくなるように、前記可動電極（２０）と前記固定電極（３０）とのパターンを形成することを特徴とする加速度センサの製造方法。
12. 前記リリース工程では、前記検出間隔（４０）において、前記可動電極（２０）は前記支持基板（１４）からリリースさせるとともに、前記固定電極（３０）は前記支持基板（１４）からリリースさせないように、前記サイドエッチングを完了させることを特徴とする請求項１１に記載の加速度センサの製造方法。
13. 前記半導体基板として、第１のシリコン半導体層（１１）の上に絶縁層（１３）を介して第２のシリコン半導体層（１２）が積層されてなり、前記第１のシリコン半導体層（１１）および前記絶縁層（１３）が前記支持基板（１４）として構成され、前記第２のシリコン半導体層（１２）が前記シリコン半導体層として構成されているＳＯＩ基板（１０）を用いることを特徴とする請求項１１または１２に記載の加速度センサの製造方法。
    

Images