JP2010129957A - 光半導体集積化装置及びその製造方法 - Google Patents

光半導体集積化装置及びその製造方法 Download PDF

Info

Publication number
JP2010129957A
JP2010129957A JP2008306222A JP2008306222A JP2010129957A JP 2010129957 A JP2010129957 A JP 2010129957A JP 2008306222 A JP2008306222 A JP 2008306222A JP 2008306222 A JP2008306222 A JP 2008306222A JP 2010129957 A JP2010129957 A JP 2010129957A
Authority
JP
Japan
Prior art keywords
optical
semiconductor element
mask
optical semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008306222A
Other languages
English (en)
Other versions
JP5293125B2 (ja
Inventor
Shuichi Tomabechi
秀一 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008306222A priority Critical patent/JP5293125B2/ja
Publication of JP2010129957A publication Critical patent/JP2010129957A/ja
Application granted granted Critical
Publication of JP5293125B2 publication Critical patent/JP5293125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 平行に配置される複数の光半導体素子と光導波路の接合面が光の進行方向に対して傾いていても、バットジョイント成長によって形成可能な光半導体素子集積化装置を提供すること。
【解決手段】 半導体基板と、前記半導体基板の上に平行に配置された複数の光半導体素子と、前記光半導体素子の夫々に突合せ接合されている複数の光導波路とを具備し、前記光半導体素子と前記光導波路の接合面が前記半導体基板に交わる境界線が、光の進行方向に対して傾いており、且つ、前記境界線が傾く方向が、隣接する他の前記境界線で反対になっていること。
【選択図】 図8

Description

本発明は、光半導体集積化装置及びその製造方法に関する。
近年の通信需要の飛躍的な増大に対応するため、波長の異なる複数の信号光を合波して、一本の光ファイバで伝送する波長多重通信システムの開発が進んでいる。
波長多重通信システムの柔軟な構築を可能とする装置として、広い波長範囲に亘って、波長の異なる複数の信号光を個別に増幅する光増幅装置の実現が望まれている。
このような光増幅装置としては、複数の半導体光増幅器(Semiconductor Optical. Amplifier; SOA)を同一基板上に平行に配置した、アレイ集積型の半導体光増幅装置(以下、アレイ集積型SOAと呼ぶ)がある。アレイ集積型SOAは、異なる波長の光信号を複数のSOAによって個別に増幅し、同一基板上に設けられた光合波器によって合波して出力する半導体光増幅装置である。
特開2001−189523号
複数の光半導体素子(例えば、SOAや合波器)が集積された光半導体集積化装置では、各光半導体素子は光導波路によって接続されている。しかし、光半導体素子の等価屈折率と光導波路の等価屈折率は、通常、一致しない。このため、光半導体素子と光導波路の接合面で、信号光が反射され戻り光となって、光半導体素子の動作を不安定にする。
信号光の反射を回避するためには、光半導体素子と光導波路の接合面を、光の進行方向に対して傾けることが有効である。このような構造は、反射光の影響を受けやすいSOAを集積化したアレイ集積型SOAで特に重要である。
ところで、光半導体素子を形成する光導波層(例えば、量子井戸活性層)は、通常、光導波路を形成する光導波層(例えば、4元混晶半導体製のコア層)とは異なった組成及び構造を持っている。このため、光半導体素子と光導波路の接合面では、異なった組成及び構造の半導体層が、接合することになる。
異なった構造の半導体層を接合するには、通常、設計自由度の高いバットジョイント(Butt-joint)成長が適している。
バットジョイント成長では、まず、光半導体素子となる半導体層を成長する。次に、光導波路となる領域で、この半導体層をエッチングし除去する。その後、光半導体素子となる半導体層を除去した領域に、光導波路となる半導体層を再成長する。この時、異なった構造等を有する、光半導体素子及び光導波路の光導波層が接合する。
ところで、バットジョイント成長によって、光の進行方向に対して傾いた接合面を形成するためには、光半導体素子となる半導体層をエッチングする際に用いるマスクを縦長の台形にして、その斜辺によって接合面を画定する必要がある。
しかし、このようなマスクでは、台形の底辺と斜辺がなす角が鋭角になる。マスクに鋭角が存在すると、マスクの下側で半導体層を側面からエッチングするサイドエッチングが急激に進行して、マスクの下側にエッチングされた領域が広範囲に形成される。このため、バットジョイント成長が困難になる。
そこで、本発明の目的は、平行に配置される光半導体素子と光導波路の接合面が光の進行方向に対して傾いていても、バットジョイント成長によって形成可能な光半導体素子集積化装置及びその製造方法を提供することである。
上記の目的を達成するために、本光半導体素子集積化装置は、半導体基板と、前記半導体基板の上に平行に配置された複数の光半導体素子と、前記光半導体素子の夫々に突合せ接合されている複数の光導波路とを具備する。
そして、本光半導体素子集積化装置では、前記光半導体素子と前記光導波路の境界が、光の進行方向に対して傾いており、且つ、前記境界が傾く方向が、隣接する他の半導体素子と光導波路との境界で反対になっている。
本光半導体素子集積化装置は、平行に配置される光半導体素子と光導波路の接合面が光の進行方向に対して傾いているにも拘わらず、バットジョイント成長によって形成可能である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
まず、光半導体素子と光導波路の接合面を光の進行方向に対して傾けると、何故、光半導体素子と光導波路のバットジョイント(突合せ接合)が困難になるか、その理由について説明する。
図1は、SOAと光導波路の接合面が傾いたアレイ集積型SOAを製作する際に使用する、バットジョイント成長用のマスク2の構成を説明する平面図である。尚、以後の図面では、対応する部分には同一符号を付し、その説明は省略する。
図1には、SOAの形成が予定されている領域4と、光導波路の形成が予定されている領域6が、夫々破線で示されている(下記図3、5、6等においても、同じ)。尚、図1の中央に記載した破線は、製造工程の最終段階で、基板をヘキ開するヘキ開線8を表している。
図2は、バットジョイント成長の手順を説明する工程断面図である。
アレイ集積型SOAでは、SOAの活性層と光導波路のコア層が、突き合わされた状態で接合される。以下、図2に従って、突き合わせ接合(バットジョイント)を形成する工程を説明する。
まず、光半導体素子(例えば、SOA)となる半導体層16を成長する。
次に、光半導体素子となる領域18(例えば、SOA形成予定領域4)を覆う、誘電体製のマスク2を形成する(図2(a)参照)。
次に、このマスク2をエッチングマスクとして、光導波路の形成予定領域6に形成された半導体層16を、エッチングして除去する(図2(b)参照)。この際、光半導体素子の光導波層(例えば、SOAの活性層)となる半導体層17を、少しサイドエッチングして、マスク2の下に空間を作る。
その後、エッチングされた領域20に、光導波路となる半導体層22を再成長する(図2(c)参照)。この際、サイドエッチングによって形成した空間が、マスク2の上から流出してくる構成元素を吸収して、バットジョイント接合近傍の異常成長を抑制する。
ところで、図1に示すよう台形状のマスク2では、底辺12と斜辺14が鋭角26を形成する(図1参照)。
図3は、この台形状のマスク2を用いて、光半導体素子(例えば、SOA)となる半導体層16をエッチングした後の状態を説明する平面図である。図4は、図3のA−A線における断面を説明する図である。
光半導体素子となる半導体層16をエッチングすると、鋭角26の頂点からサイドエッチングが急速に進み、半導体層16(特に、光導波層28)が広範囲に亘って浸食される(図3及び図4(a)参照)。その結果、過剰にサイドエッチングされた領域24は、容易に、光半導体素子の形成予定領域18(例えば、SOAの形成予定領域4)に及ぶ。
その結果、光導波層28が、異常成長の抑制に必要な深さを超えて過度に、サイドエッチングされた空間が発生する。このため、半導体層16をエッチングした領域20に、光導波路となる半導体層22を再成長しても、この空間は完全には埋まらない。その結果、空洞32が、光半導体素子の光導波層28(例えば、SOAの活性層)と光導波路のコア層30の間に形成される(図4(b)参照)。
このような接合部に光導波層28を出射した光が入射すると、出射光は、空洞32によって散乱される。このため、光導波路のコア層30に到達することができない光が、大量に発生する。従って、図1に示すような台形状のマスクを用いた場合、光半導体素子(例えば、SOA)と光導波路の間に、良好な光結合を形成することが困難になる。
ところで、同様の問題は、程度の差はあるが、矩形のマスクを用いた場合にも発生する。図5は、矩形のマスク34を用いて、SOAとなる半導体層をエッチングした後の状態を説明する図である。
このようなマスクを用いた場合、マスクの四隅で、サイドエッチングが促進される。但し、四隅の角度が鋭角ではないので、通常は、過剰にサイドエッチングされた領域24が、SOAの形成予定領域4を侵食することはない。
しかし、SOAアレイの密度を上げるため、SOAの形成予定領域4の間隔と共にマスク34の幅を狭くした場合、過剰にサイドエッチングされた領域24が、SOAの形成予定領域4に及ぶことがある。
図6は、本発明者が、このような現象を回避するために使用している、マスク36の構成を説明する平面図である。
このマスク36では、矩形のマスクの短辺が、帯状の領域38によって連結されている。図6に示すように、マスク36には四隅が存在しないので、過剰なサイドエッチングが発生することはない。尚、SOAの形成領域4の間をマスクで完全に埋めてしまうと、バットジョイント近傍に構成元素が過剰に供給されて、異常成長が起きてしまう。そこで、矩形マスクの短辺を、帯状の領域38で連結している。
同様に、台形状のマスク2の斜辺を帯状の領域で連結すれば、過剰なサイドエッチングを回避できると考えられる。図7は、このようなマスク40の構成を説明する平面図である。
台形状のマスク2の斜辺を帯状の領域38で連結すると、扇状のマスク40になる(図7参照)。このようなマスク40では、扇の要(図7では、左端)から遠ざかるに従って、SOAの形成予定領域4が長くなる。一方、アレイ集積型SOAでは、SOAの長さは一定である。故に、このような扇形のマスクを用いて、アレイ集積型SOAを製造することはできない。
図7のような扇状のマスク40は、SOAと光導波路の接合面が、一方向に傾いている場合に必要になる。
図8は、本実施の形態のアレイ集積型SOAにおける、SOA44と光導波路46の接合面近傍を拡大した平面図である。
図8に示すように、本アレイ集積型SOAでは、SOA44と光導波路46の接合面が半導体基板と交わる境界線48が傾く方向が、(SOAを導波する)光の進行方向10に対して傾いている。且つ、境界線48が傾く方向が、隣接する他の境界線48で反対になっている。更に、接合面(境界線48)の位置は、光の進行方向10に対して垂直な線49上に整列している。
尚、SOA44と光導波路46の接合面とは、夫々の光導波層が接している境界面のことである。このような境界面は、通常は、半導体基板に対して垂直である。しかし、SOA44と光導波路46の接合面は、半導体基板に対して傾いていてもよい。但し、このような場合にも、接合面が半導体基板と交わる境界線48が、光の進行方向10に傾いていることが好ましい。
図9は、本アレイ集積型SOAの製造に用いるマスク50の構成を説明する平面図である。
図9に示すように、本マスク50の外周51は、SOA44(光半導体素子)の端部に対応する位置52で、光の進行方向10に対して傾いており、且つ、上記外周51が傾く方向が隣接する他の上記位置53で反対になっている。
更に、本マスク50では、上記位置52で一旦傾いた外周51が、光の進行方向10に対する傾斜角度θを垂直にした後(又は垂直に近づけた後)、反対方向に傾いてから隣接する他の位置53に達する。例えば、傾斜角度θが、外周51に沿って、・・・45°→90°→ ―45°→90°→ 45°→90°・・・と変化する(図9参照)。
図9を参照すれば明らかなように、本マスク50によって形成されるSOA44(光半導体素子)の長さは、等しくなる。
更に、本マスク50には、鋭角が存在しない。従って、本マスク50を用いてアレイ集積型SOA(光半導体素子集積化装置)を製造すれば、過剰なサイドエッチングが発生することはない。
故に、本マスク50を用いれば、SOA(光半導体素子)と光導波路の接合面が光の進行方向に対して傾いたアレイ集積型SOA(光半導体素子集積化装置)を、バットジョイント成長によって形成することができる。
(1)構 成
図10は、実施例1の光半導体素子集積化装置54の構成を説明する平面図である。
本光半導体素子集積化装置54は、半導体基板56の上に平行に配置された複数の光半導体素子58を具備している(図10参照)。ここで、光半導体素子58は、半導体基板56に平行な光導波層を有し、この光導波層に沿って光を伝搬させる、導波路型の光半導体素子である。このような光半導体素子としては、SOA、半導体レーザ、及び光変調器等がある。尚、本実施例の光半導体素子58は、SOAである。
また、本光半導体素子集積化装置54は、光半導体素子(SOA)58の夫々に、突合せ接合されている複数の光導波路46を具備している。従って、光半導体素子(SOA)58の光導波層(例えば、活性層)と光導波路46の光導波層(コア層)が、突き合わされた状態で接合している。
また、本光半導体素子集積化装置54は、複数の入力口を有し、各入力口に光導波路46が接続された、光合波器60(例えば、FFC;Field Flattened Coupler)を具備している。
また、本光半導体素子集積化装置54は、光合波器60の出力口に接続された光導波路62と、この光導波路62に接続された出力側SOA64を具備している。
すなわち、本光半導体素子集積化装置54は、所謂、アレイ集積型SOAである。
尚、本光半導体素子集積化装置54の端面には、反射防止膜59が形成されている。
上述した図8は、本光半導体素子集積化装置54に於ける、光半導体素子(SOA44)と光導波路46の接合面近傍を拡大した図である。
図8に示すように、本光半導体素子集積化装置54では、光半導体素子(SOA)58と光導波路46の接合面が半導体基板に交わる境界線48が、光の進行方向10に対して傾いており、且つ、境界線48が光の進行方向10に対して傾く方向が、隣接する他の境界線48で反対になっている。例えば、ある境界線48が、光の進行方向10に対して45°傾いている場合、隣の境界線48は−45°傾いている。すなわち、本光半導体素子集積化装置54では、光半導体素子58と光導波路46の第1の境界が、光の進行方向10に対して傾いており、且つ、前記第1の境界が傾く方向が、隣接する他の、半導体素子58と光導波路46との第2の境界と反対になっている。
更に、光半導体素子(SOA)58の端部に対応する位置52が、光の進行方向10に垂直な線49の上に一列に並んでいる。
尚、一部の上記位置52が、他の上記位置52が配列された直線(線49)の外に配置されてもよい。
(2)製造方法
次に、本光半導体素子集積化装置54の構成を、その製造方法に従って、詳しく説明する。
図11乃至図14は、本光半導体素子集積化装置54の製造手順を説明する工程断面図である。
図11及び図12は、バットジョイント成長の過程を説明する工程断面図である。また、図11及び図12は、光の進行方向10に沿った工程断面図である。
まず、n型InP製の半導体基板56の上に、MQW(multi-quantum well)構造の活性層28と、活性層28を上下から挟むSCH層(separate confinement heterostructure;図示せず)を成長する。更に、これらの半導体層の上に、p型InP製の第1のクラッド層66を成長する(図11(a)参照)。活性層28、SCH層、h及び第1のクラッド層66は、SOA44になる。尚、特に言及しないが、以後、活性層28は、SCH層を含むものとする。
ここで、活性層28及びSCH層は、共に、InGaAsP製である。また、活性層28、SCH層、及び第1のクラッド層66の成長は、有機金属化学気相成長法によって行われる。尚、以下の工程で説明する各半導体層の成長も、有機金属化学気相成長法によって行われる。
次に、第1のクラッド層66の上に、SiO膜を成膜する。このSiO膜を、リソグラフィー技術により、SOA44の形成予定領域4を覆うマスク50に成形する(図11(b)参照)。尚、SOA44の形成予定領域4は、[0,-1,-1]方向に延在させる。
ここで、マスク50は、図9を参照して説明したマスクである。上述したように、マスク50の外周51は、SOA44の端部に対応する位置52で、光の進行方向10に対して45°傾いており、且つ、外周51が傾く方向が隣接する他の前記位置では反対(−45°)になっている。更に、上記位置52で一旦傾いた外周51は、光の進行方向10に対する傾斜角度θを垂直にした後、反対方向(―45°)に傾いてから隣接する位置53に達する。
尚、上記傾斜角度θは、必ずしも、垂直でなくてもよい。上記傾斜角度θは、外周51が方向を転換した時に、鋭角を形成しない角度であればよい。例えば、80°でもよい。また、マスク50は、SiO以外の他の誘電体、例えばSiN等で形成してもよい。
次に、マスク50をエッチングマスクとして、第1のクラッド層66及び活性層28を、ドライエッチングにより、活性層28の途中まで除去する(図11(c)参照)。
次に、残存させた活性層28を、塩酸と過酸化水素酸と水の混合液によって除去する(図12(a)参照)。この時、活性層28が、サイドエッチングされる。
ドライエッチングに際に残存させる活性層28が厚過ぎると、サイドエッチングが過剰に進行して、空洞発生の原因となる。一方、残存させる活性層28が薄すぎる場合には、サイドエッチングが過小になり、再成長の際、マスク近傍で異常成長が起きてしまう。従って、残存させる活性層28の厚さは、再成長する半導体層の厚さを考慮して、適宜調整する必要がある。
次に、InGaAsP製の光導波層(コア層)68及びp型InP製の第2のクラッド層70を、マスク50を選択成長マスクとして、順次再成長する(図12(b)参照)。この時、活性層28と光導波層(コア層)68は、突き合わされた状態で接合する。この光導波層(コア層)68及び第2のクラッド層70が、光導波路46となる。
ところで、マスク50は、SOA44に対応する領域(すなわち、SOA形成予定領域4)の間で切り取られている部分69を有している。従って、光導波層(コア層)68及び第2のクラッド層70の再成長に際して、マスク50から構成元素が過剰に供給されて、バットジョイント接合近傍で異常成長が起きることはない。尚、図9に示す例では、マスク50が切り取られている部分69の形状は、隣接する他の切り取られている部分69の形状と異なっている。
次に、マスク50を除去し、p型InP製の第3のクラッド層72、p型InGaAs製のコンタクト層74を成長する(図12(c)参照)。
図13及び図14は、埋め込み層及び電極の形成過程を説明する工程断面図である。また、図13及び図14は、光の導波方向10に垂直な断面の変化を、製造工程に従って表した図である。断面の位置は、SOA44の形成予定領域4である。
埋め込み層及び電極の形成は、以下の手順に従って行われる。
まず、コンタクト層74の上にSiO膜を成膜し、リソグラフィー技術により、図10を参照して説明した光半導体素子集積化装置54の構成に対応するエッチングマスク76を成形する(図13(a)参照)。
次に、このエッチングマスク76を用いて、半導体基板56の上に成長した半導体層をドライエッチングして、メサ78に加工する(図13(b)参照)。
次に、メサ78の両脇に、半絶縁性のInP層80を成長する(図14(a)参照)。
次に、エッチングマスク76を除去する。更に、光導波路46,62及び光合波器60となる部分に形成されたコンタクト層72を除去する。その後、コンタクト層74の上に、p側電極82を形成する。また、半導体基板56の裏面側に、n側電極84を形成する(図14(b)参照)。
次に、ヘキ開線8に沿って、半導体基板56をヘキ開する。最後に、ヘキ開面に反射防止膜59を形成すると、光半導体素子集積化装置54が完成する。
以上の説明から明らかなように、本製造方法の要部は、以下の通りである。
本製造方法では、まず、平行に配置された複数の光半導体素子(例えば、SOA44)となる第1の半導体層(例えば、活性層28及び第1のクラッド層66)を、半導体基板56の上に形成する(図11(a)参照)。
次に、本製造方法では、光半導体素子(例えば、SOA44)が平行に配置される領域を誘電体製のマスク50で覆う(図11(b)参照)。
次に、マスク50をエッチングマスクとして、第1の半導体層(例えば、活性層28及び第1のクラッド層66)をエッチングする(図11(c)及び図12(a)参照)。
次に、第1の半導体層(例えば、活性層28及び第1のクラッド層66)をエッチングした領域に、光半導体素子(例えば、SOA44)に接合する光導波路46となる第2の半導体層(例えば、光導波層68及び第2のクラッド層70)を形成する。
ここで、マスク50の外周51は、光半導体素子(例えば、SOA44)の端部に対応する位置52で、光の進行方向10に対して傾いており、且つ、外周51が傾く方向が、隣接する他の上記位置53では反対になっている。
更に、上記位置で一旦傾いた外周51は、光の進行方向10に対する傾斜角度θを垂直にした後(又は垂直に近づけた後)、反対方向に傾いてから他の隣接する上記位置53に達する。
従って、マスク50には、鋭角が存在しない(図9参照)。更に、光半導体素子(SOA44)の端部に対応する位置52も、光の進行方向10に垂直な線上に一列に並んでいる。
故に、本製造方法によれば、平行に配列された光半導体素子(例えば、SOA44)と光導波路46の接合面が、光の進行方向10に対して傾いている光半導体素子集積化装置54を、バットジョイント成長によって容易に形成することができる。
(3)動 作
最後に、本光半導体素子集積化装置(アレイ集積型SOA)54の動作を簡単に説明する。
図10に示すように、本光半導体素子集積化装置54は、複数の入力口(CH1〜CH8)を有している。この入力口の夫々に対向して、発振波長が少しずつ異なる分布帰還型半導体レーザ(図示せず)と、この分布帰還型半導体レーザの出力を各入力口に集光する複数のレンズ(図示せず)が配置される。
分布帰還型半導体レーザから出力された信号光は、各SOA44に入射する。信号光は、各SOA44によって増幅された後、光導波路46に入射する。この時、SOA44と光導波路46の接合面が、光の進行方向10に対して45°傾いているので、反射光は殆ど発生しない。従って、SOA44の光利得を高くしても、SOA44は安定に動作する。
光導波路46に入射した信号光は、光結合器60に導かれる。光結合器60は、信号光を合波し光導波路62に送出する。光導波路62は、合波された信号光を出力側のSOA64に導く。出力側のSOA64は、合波された信号光を再度増幅し、光ファイバ(図示せず)に送出する。
図15は、本実施例で使用するマスク88の構成を説明する平面図である。
本実施例では、図10を参照して説明した光半導体素子集積化装置(アレイ集積型SOA)54を、このマスク88を使用して製造する。製造手順は、実施例1の製造方法と同じである。
実施例1で使用するマスク50では、切り取られている部分69が、光の進行方向10に対する傾斜角度θが垂直になった外周部分90より広くなっている。
一方、本実施例のマスク88では、切り取られている部分69が、上記外周部分90より狭くなっている。このようなマスクを用いても、複数のSOA44と光導波路46の接合面が、光の進行方向10に対して傾いたアレイ集積型SOAを、バットジョイント成長によって容易に形成することができる。
図16は、本実施例で使用するマスク92の構成を説明する平面図である。
本実施例では、図10を参照して説明した光半導体素子集積化装置(アレイ集積型SOA)54を、このマスク92を使用して製造する。製造手順は、実施例1の製造方法と同じである。
本マスク92の外周は、光半導体素子(SOA)の端部に対応する位置52で、光の進行方向10に対して傾いており、且つ、光半導体素子となる領域18の両側に突出している。
本マスク92には、鋭角26が存在する。従って、この鋭角26からサイドエッチングが進行する。しかし、突出した部分93を十分に長くすれば、光半導体素子の端部に対応する位置52にサイドエッチングが及ぶことはない。
従って、本マスク92を用いても、複数のSOA44と光導波路46の接合面が、光の進行方向10に対して傾いたアレイ集積型SOAを、バットジョイント成長によって容易に形成することができる。
尚、本製造方法の要部は、以下の通りである。
本製造方法では、まず、平行に配置された複数の光半導体素子(例えば、SOA44)となる第1の半導体層(例えば、活性層28及び第1のクラッド層66)を、半導体基板56の上に形成する(図11(a)参照)。
次に、本製造方法では、光半導体素子(例えば、SOA44)が平行に配置される領域を、個別に、複数の誘電体製のマスク50で覆う(図11(b)及び図16参照)。
次に、マスク92をエッチングマスクとして、第1の半導体層(例えば、活性層28及び第1のクラッド層66)をエッチングする(図11(c)及び図12(a)参照)。
次に、第1の半導体層(例えば、活性層28及び第1のクラッド層66)をエッチングした領域に、光半導体素子(例えば、SOA44)に接合する光導波路46となる第2の半導体層(例えば、光導波層68及び第2のクラッド層70)を形成する。
(変形例)
図9を参照して説明したマスク50では、切り取られた部分69の形状が2通りある。このうちの一方が、突出部94を有している。図17に示すような突出部94を有しないマスク96を使用してよい。
また、以上の例の光半導体素子集積化装置は、アレイ集積型SOAである。しかし、本発明は、他の半導体素子集積化装置、例えば発振波長が少しずつ異なる分布帰還型半導体レーザが集積された可変波長レーザに適用することもできる。また分布帰還型半導体レーザと電界吸収型変調器をアレイ化した半導体集積素子にも適用可能である。
アレイ集積型SOAの製造に使用するマスクの構成を説明する平面図である。 バットジョイント成長の手順を説明する工程断面図である。 台形状のマスクを用いて、光半導体素子となる半導体層をエッチングした後の状態を説明する図である。 図3のA−A線における断面を説明する図である 矩形のマスクを用いて、SOAとなる半導体層をエッチングした後の状態を説明する図である。 帯状の領域によって、短辺が連結されたマスクの構成を説明する平面図である。 台形状のマスクの斜辺を帯状の領域で連結した、マスクの構成を説明する平面図である。 実施の形態のアレイ集積型SOAにおける、SOAと光導波路の接合面近傍を拡大した平面図である。 実施の形態のアレイ集積型SOAの製造に用いるマスクの構成を説明する平面図である。 実施例1の光半導体素子集積化装置の構成を説明する平面図である。 実施例1の光半導体素子集積化装置の製造手順を説明する工程断面図である(その1)。 実施例1の光半導体素子集積化装置の製造手順を説明する工程断面図である(その2)。 実施例1の光半導体素子集積化装置の製造手順を説明する工程断面図である(その3)。 実施例1の光半導体素子集積化装置の製造手順を説明する工程断面図である(その4)。 光半導体素子集積化装置の製造に用いるマスクの構成を説明する平面図である(実施例2)。 光半導体素子集積化装置の製造に用いるマスクの構成を説明する平面図である(実施例3)。 光半導体素子集積化装置の製造に用いるマスクの構成を説明する平面図である(変形例)。
符号の説明
2・・・マスク 4・・・SOAの形成予定領域
6・・・光導波路の形成予定領域 8・・・ヘキ開線
10・・・光の進行方向 12・・・底辺
14・・・斜辺 16・・・光半導体素子となる半導体層
17・・・(光半導体素子の)光導波層となる半導体層
18・・・光半導体素子となる領域
20・・・エッチングされた領域 22・・・光導波路となる半導体層
24・・・過剰にサイドエッチングされた領域
26・・・鋭角 28・・・光導波層
30・・・コア層 32・・・空洞
34・・・矩形のマスク 36・・・マスク
38・・・帯状の領域 40・・・マスク
44・・・SOA 46・・・光導波路
48・・・境界線 49・・・光の進行方向に垂直な線
50・・・・マスク(実施の形態) 51・・・(マスクの)外周
52,53・・・SOAの端部に対応する位置
54・・・光半導体素子集積化装置(実施例1)
56・・・半導体基板 58・・・光半導体素子(SOA)
59・・・反射防止膜
60・・・光合波器 62・・・光導波路
64・・・出力側SOA 66・・・第1のクラッド層
68・・・光導波層(コア層) 70・・・第2のクラッド層
72・・・第3のクラッド層 74・・・コンタクト層
76・・・エッチングマスク
78・・・メサ 80・・・半絶縁性のInP層
82・・・p側電極 84・・・n側電極
88・・・マスク(実施例2)
90・・・傾斜角度が垂直になった外周部分
92・・・・・・マスク(実施例3) 93・・・突出した部分
94・・・突出部

Claims (8)

  1. 半導体基板と、
    前記半導体基板の上に平行に配置された複数の光半導体素子と、
    前記光半導体素子の夫々に突合せ接合されている複数の光導波路とを具備し、
    前記光半導体素子と前記光導波路の境界が、光の進行方向に対して傾いており、且つ、前記境界が傾く方向が、隣接する他の半導体素子と光導波路との境界と反対になっている、
    光半導体素子集積化装置。
  2. 平行に配置された複数の光半導体素子となる第1の半導体層を、半導体基板上に形成する第1の工程と、
    前記光半導体素子が平行に配置される領域をマスクで覆う第2の工程と、
    前記マスクをエッチングマスクとして、前記第1の半導体層をエッチングする第3の工程と、
    前記第1の半導体層をエッチングした領域に、前記光半導体素子に接合する光導波路となる第2の半導体層を形成する第4の工程を具備し、
    前記マスクの外周が前記光半導体素子の端部に対応する位置で、光の進行方向に対して傾いており、且つ、前記外周が傾く方向が、隣接する他の前記位置では反対であり、
    更に、前記位置で一旦傾いた前記外周が、前記光の進行方向に対する傾斜角度を垂直にした後又は垂直に近づけた後、反対方向に傾いてから隣接する他の前記位置に達する、
    光半導体素子集積化装置の製造方法。
  3. 請求項2に記載の光半導体素子集積化装置の製造方法において、
    前記マスクが、前記光半導体素子に対応する領域の間で切り取られている部分を有することを、
    特徴とする光半導体素子集積化装置の製造方法。
  4. 請求項3に記載の光半導体素子集積化装置の製造方法において、
    前記部分の幅が、前記傾斜角度が垂直になった外周部分又は垂直に近づいた外周部分より広いことを、
    特徴とする光半導体素子集積化装置の製造方法。
  5. 請求項3に記載の光半導体素子集積化装置の製造方法において、
    前記部分の幅が、前記傾斜角度が垂直になった外周部分又は垂直に近づいた外周部分より狭いことを、
    特徴とする光半導体素子集積化装置の製造方法。
  6. 請求項3に記載の光半導体素子集積化装置の製造方法において、
    前記部分の形状が、前記マスクが前記光半導体素子に対応する領域の間で切り取られ且つ前記部分に隣接する他の部分の形状と異なっていることを特徴とする光半導体素子集積化装置の製造方法。
  7. 請求項3に記載の光半導体素子集積化装置の製造方法において、
    一部の前記位置が、他の前記位置が配列された直線の外に配置されていることを特徴とする光半導体素子集積化装置の製造方法。
  8. 平行に配置された複数の光半導体素子となる第1の半導体層を、半導体基板上に形成する第1の工程と、
    前記光半導体素子が平行に配置される領域を、個別に、複数のマスクで覆う第2の工程と、
    前記マスクで覆われていない領域に形成した前記第1の半導体層をエッチングする第3の工程と、
    前記第1の半導体層をエッチングした領域に、前記光半導体素子に接合する光導波路となる第2の半導体層を形成する第4の工程を具備し、
    前記マスクの外周が前記光半導体素子の端部に対応する位置で、光の進行方向に対して傾いており、且つ、前記光半導体素子の両側に突出している、
    光半導体素子集積化装置の製造方法。
JP2008306222A 2008-12-01 2008-12-01 光半導体集積化装置及びその製造方法 Active JP5293125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306222A JP5293125B2 (ja) 2008-12-01 2008-12-01 光半導体集積化装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306222A JP5293125B2 (ja) 2008-12-01 2008-12-01 光半導体集積化装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010129957A true JP2010129957A (ja) 2010-06-10
JP5293125B2 JP5293125B2 (ja) 2013-09-18

Family

ID=42330119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306222A Active JP5293125B2 (ja) 2008-12-01 2008-12-01 光半導体集積化装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5293125B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109030A (ja) * 2009-11-20 2011-06-02 Fujitsu Ltd 光半導体集積素子の製造方法
JP2012204622A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体集積素子を作製する方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268765A (ja) * 1991-02-25 1992-09-24 Nec Corp 光集積回路の製造方法
JPH07202342A (ja) * 1993-12-28 1995-08-04 Anritsu Corp 半導体発光素子
JPH1187844A (ja) * 1997-07-08 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体光結合回路及びその製造方法
JP2000208862A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体光集積素子及びその製造方法
JP2001127378A (ja) * 1999-10-29 2001-05-11 Furukawa Electric Co Ltd:The 半導体集積素子とその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268765A (ja) * 1991-02-25 1992-09-24 Nec Corp 光集積回路の製造方法
JPH07202342A (ja) * 1993-12-28 1995-08-04 Anritsu Corp 半導体発光素子
JPH1187844A (ja) * 1997-07-08 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体光結合回路及びその製造方法
JP2000208862A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体光集積素子及びその製造方法
JP2001127378A (ja) * 1999-10-29 2001-05-11 Furukawa Electric Co Ltd:The 半導体集積素子とその製造方法
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109030A (ja) * 2009-11-20 2011-06-02 Fujitsu Ltd 光半導体集積素子の製造方法
JP2012204622A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体集積素子を作製する方法

Also Published As

Publication number Publication date
JP5293125B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
US10534131B2 (en) Semiconductor optical integrated device having buried hetero structure waveguide and deep ridge waveguide
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
US8792756B2 (en) Optical semiconductor device
JP3284994B2 (ja) 半導体光集積素子及びその製造方法
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP4058245B2 (ja) 半導体光集積素子の製造方法
EP1959278A1 (en) Semiconductor integrated optical element
JP5718007B2 (ja) 半導体光導波路素子の製造方法
JP2010224280A (ja) 光集積回路
JP5293125B2 (ja) 光半導体集積化装置及びその製造方法
JP2000269600A (ja) 高出力広帯域光源及び光増幅デバイス
JP5370096B2 (ja) 光半導体集積素子の製造方法
JP2009094410A (ja) 半導体光集積素子及びその作製方法
JP7244784B2 (ja) 半導体光源素子および光半導体導波路窓構造の製造方法
CN111937259A (zh) 半导体光元件、半导体光集成元件、及半导体光元件的制造方法
JP2008205113A (ja) 光半導体集積素子及びその製造方法
JP2001127378A (ja) 半導体集積素子とその製造方法
CN112072461A (zh) 电吸收调制激光器及其制作方法
JP3450210B2 (ja) 半導体光素子及びその製造方法
WO2018198193A1 (ja) 半導体装置および半導体装置の製造方法
JP2000183443A (ja) スポットサイズ変換器付き半導体レーザ装置、及びその製造方法
JP4971235B2 (ja) 半導体光集積素子
JP5957855B2 (ja) 半導体集積素子
WO2023233525A1 (ja) 光送信器
JP2014045135A (ja) 集積型光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150