JPH0851256A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH0851256A JPH0851256A JP18528495A JP18528495A JPH0851256A JP H0851256 A JPH0851256 A JP H0851256A JP 18528495 A JP18528495 A JP 18528495A JP 18528495 A JP18528495 A JP 18528495A JP H0851256 A JPH0851256 A JP H0851256A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main surface
- surface side
- active region
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ワイヤボンディングのための電極領域を失な
うことなく、素子の静電容量の低下を図り、超高速度調
に適した半導体レーザを提供する。 【構成】 半導体結晶１４の主面側には、活性領域１１
を励起するための電極層の幅を活性領域幅の１５倍以下
に抑えた上部電極１２を設け、上部電極１２からリード
を取出すためのリード電極１６と、ワイヤボンディング
専用の領域となるボンディングパッド１７を設け、リー
ドワイヤ１５をボンディングしている。さらに、半導体
結晶１１の主面側に部分的に設けられた絶縁膜層２０上
に、リード電極１６とボンディングパッド１７が設けら
れている。 【効果】 主面側に設けられた電極による静電容量を、
従来の数分の１に低減することができる。
うことなく、素子の静電容量の低下を図り、超高速度調
に適した半導体レーザを提供する。 【構成】 半導体結晶１４の主面側には、活性領域１１
を励起するための電極層の幅を活性領域幅の１５倍以下
に抑えた上部電極１２を設け、上部電極１２からリード
を取出すためのリード電極１６と、ワイヤボンディング
専用の領域となるボンディングパッド１７を設け、リー
ドワイヤ１５をボンディングしている。さらに、半導体
結晶１１の主面側に部分的に設けられた絶縁膜層２０上
に、リード電極１６とボンディングパッド１７が設けら
れている。 【効果】 主面側に設けられた電極による静電容量を、
従来の数分の１に低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザの電極構
造に関する。
造に関する。
【０００２】
【従来の技術】図１は、従来の電極構造をもつ半導体レ
ーザチップの斜視図である。通常、半導体結晶４に設け
た二つの電極の内、一方の電極（例えば、本例の下部電
極３）を放熱体に接続し、他方の電極（例えば、本例の
上部電極２）には、リードワイヤ５をワイヤボンディン
グにより接続していた。
ーザチップの斜視図である。通常、半導体結晶４に設け
た二つの電極の内、一方の電極（例えば、本例の下部電
極３）を放熱体に接続し、他方の電極（例えば、本例の
上部電極２）には、リードワイヤ５をワイヤボンディン
グにより接続していた。
【０００３】また、通常、同図に示すように、レーザ発
振の生じる活性領域１に近い主面側には、ウェーハから
チップに分割する際の切断位置合わせや、切断時の加工
性の向上、発光スポット位置を示す目安とする、などの
目的で、部分的に電極を設けていた。このような手法は
既によく知られているが、例えば特開昭５９−２３５７
６号公報にも、類似の記載がみられる。
振の生じる活性領域１に近い主面側には、ウェーハから
チップに分割する際の切断位置合わせや、切断時の加工
性の向上、発光スポット位置を示す目安とする、などの
目的で、部分的に電極を設けていた。このような手法は
既によく知られているが、例えば特開昭５９−２３５７
６号公報にも、類似の記載がみられる。
【０００４】
【発明が解決しようとする課題】一方、半導体レーザで
は、駆動電流を変化させることにより、レーザ出力光の
直接変調を行うことが可能である。高速変調のために
は、電極面積をできる限り狭くして、素子の静電容量を
減少させることが必要である。しかし、部分的に設けた
電極であっても、前記のようにワイヤボンディングを行
うための面積が必要であり、大幅に電極面積を低減する
ことは不可能であった。
は、駆動電流を変化させることにより、レーザ出力光の
直接変調を行うことが可能である。高速変調のために
は、電極面積をできる限り狭くして、素子の静電容量を
減少させることが必要である。しかし、部分的に設けた
電極であっても、前記のようにワイヤボンディングを行
うための面積が必要であり、大幅に電極面積を低減する
ことは不可能であった。
【０００５】本発明の目的は、ワイヤボンディングのた
めの電極領域を失なうことなく、素子の静電容量の低下
を図り、超高速度変調に適した半導体レーザを提供する
ことにある。
めの電極領域を失なうことなく、素子の静電容量の低下
を図り、超高速度変調に適した半導体レーザを提供する
ことにある。
【０００６】
【課題を解決するための手段】図２は、本発明の構造を
示す斜視図である。半導体結晶１４の主面側には、活性
領域１１を励起するための電極層の幅を活性領域幅の１
５倍以下に抑えた上部電極１２を設け、素子の静電容量
を大幅に低減した。
示す斜視図である。半導体結晶１４の主面側には、活性
領域１１を励起するための電極層の幅を活性領域幅の１
５倍以下に抑えた上部電極１２を設け、素子の静電容量
を大幅に低減した。
【０００７】また、上部電極１２からリードを取出する
ためのリード電極１６と、ワイヤボンディング専用の領
域となるボンディングパッド１７を設け、リードワイヤ
１５をボンディングしている。
ためのリード電極１６と、ワイヤボンディング専用の領
域となるボンディングパッド１７を設け、リードワイヤ
１５をボンディングしている。
【０００８】さらに半導体結晶１１の主面側に部分的に
設けられた絶縁膜層２０上に、リード電極１６とボンデ
ィングパッド１７が設けられている。
設けられた絶縁膜層２０上に、リード電極１６とボンデ
ィングパッド１７が設けられている。
【０００９】
【作用】したがって、リード電極とボンディングパッド
に起因する静電容量は、結晶内部に存在するｐｎ接合容
量と絶縁膜の部分に形成される静電容量の直列接続とな
る。このため、半導体結晶１１上に直接リード電極とボ
ンディングパッドを形成した場合に比較して、これらの
電極に起因する静電容量を数分の１に低減することがで
きる。
に起因する静電容量は、結晶内部に存在するｐｎ接合容
量と絶縁膜の部分に形成される静電容量の直列接続とな
る。このため、半導体結晶１１上に直接リード電極とボ
ンディングパッドを形成した場合に比較して、これらの
電極に起因する静電容量を数分の１に低減することがで
きる。
【００１０】以上のような電極構成を採ることにより、
主面側に設けられた電極による静電容量を、従来の数分
の１に低減することができる。
主面側に設けられた電極による静電容量を、従来の数分
の１に低減することができる。
【００１１】
【実施例】以上、本発明の実施例を図３，図４，図５，
図６，図７により説明する。
図６，図７により説明する。
【００１２】（実施例１）図３は、本発明の一実施例を
示す平面図、図４は図３のＡ−Ａ′断面図、図５は図３
のＢ−Ｂ′断面図である。
示す平面図、図４は図３のＡ−Ａ′断面図、図５は図３
のＢ−Ｂ′断面図である。
【００１３】図３に、ＩｎＰ系ダブルヘテロＢＨ構造を
有する分布帰還型半導体レーザ（以下ＤＦＧ型レーザと
略称する）の主面側に、本発明による電極構造を適用し
た一例を示す。結晶の主面上には、ＳｉＯ2からなる絶
縁膜層３０を全面に被着したのち、活性層領域４２の直
上部に幅約１０μｍの溝状窓３１が設けられている。次
に、全面にＣｒ，Ａｕを連続蒸着して電極層を形成し、
ついで、ホトレジスト技術を用いて金属層を選択的にエ
ッチング除去し、小面積のストライプ状（幅１５μｍ）
オーミック電極３２，リード電極３３，３４，ボンディ
ングパッド（８０μｍ×８０μｍ）３５，３６を形成し
た。
有する分布帰還型半導体レーザ（以下ＤＦＧ型レーザと
略称する）の主面側に、本発明による電極構造を適用し
た一例を示す。結晶の主面上には、ＳｉＯ2からなる絶
縁膜層３０を全面に被着したのち、活性層領域４２の直
上部に幅約１０μｍの溝状窓３１が設けられている。次
に、全面にＣｒ，Ａｕを連続蒸着して電極層を形成し、
ついで、ホトレジスト技術を用いて金属層を選択的にエ
ッチング除去し、小面積のストライプ状（幅１５μｍ）
オーミック電極３２，リード電極３３，３４，ボンディ
ングパッド（８０μｍ×８０μｍ）３５，３６を形成し
た。
【００１４】次に、図４，図５により、素子のＡ−Ａ′
断面，Ｂ−Ｂ′断面の構造を説明する。ｎ型ＩｎＰ基板
４０の表面にピッチ２３００Å，深さ８００Åの回折格
子を形成し、その上に、InGaAsPガイド層４１（厚さ０.
２〜０.４μｍ）、InGaAsP活性層４２（厚さ０.１〜０.
２μｍ）InGaAsPアンチメルトバック層４３（厚さ約０.
１μｍ）、ｐ型ＩｎＰクラッド層４４（厚さ３〜４μ
ｍ）、ｐ−InGaAsP表面層４５（厚さ約０.２μｍ）が順
次液相エピタキシャル成長法により積層されている。ガ
イド層，活性層，アンチメルトバック層，クラッド層，
表面層は、選択エッチングによりストライプ状に構成さ
れており、活性層の幅は約６μｍに調整されている。活
性層４２を含むストライプ状のメサ部分は、ｐ−Ｉｎｐ
層４６（厚さ０.８μｍ），ｎ−ＩｎＰ層４７（厚さ２
〜３μｍ），InGaAsP 表面層４８（厚さ０.２〜０.３μ
ｍ）の液相エピタキシャル成長層により埋込まれ、ＢＨ
構造のＤＦＢ型レーザが構成されている。ｎ型ＩｎＰ基
板には、AuGe−Ｎｉ−Ａｕからなるオーミック電極４９
が形成されている。
断面，Ｂ−Ｂ′断面の構造を説明する。ｎ型ＩｎＰ基板
４０の表面にピッチ２３００Å，深さ８００Åの回折格
子を形成し、その上に、InGaAsPガイド層４１（厚さ０.
２〜０.４μｍ）、InGaAsP活性層４２（厚さ０.１〜０.
２μｍ）InGaAsPアンチメルトバック層４３（厚さ約０.
１μｍ）、ｐ型ＩｎＰクラッド層４４（厚さ３〜４μ
ｍ）、ｐ−InGaAsP表面層４５（厚さ約０.２μｍ）が順
次液相エピタキシャル成長法により積層されている。ガ
イド層，活性層，アンチメルトバック層，クラッド層，
表面層は、選択エッチングによりストライプ状に構成さ
れており、活性層の幅は約６μｍに調整されている。活
性層４２を含むストライプ状のメサ部分は、ｐ−Ｉｎｐ
層４６（厚さ０.８μｍ），ｎ−ＩｎＰ層４７（厚さ２
〜３μｍ），InGaAsP 表面層４８（厚さ０.２〜０.３μ
ｍ）の液相エピタキシャル成長層により埋込まれ、ＢＨ
構造のＤＦＢ型レーザが構成されている。ｎ型ＩｎＰ基
板には、AuGe−Ｎｉ−Ａｕからなるオーミック電極４９
が形成されている。
【００１５】以上述べたように、本実施例では、主面側
のオーミック電極面積は、１５μｍ×３００μｍと大幅
に減少しており、ボンディングパッド部分を含む総合の
静電容量は、従来の電極構造に比べて約１／３に減少
し、周波数特性が格段に向上した。
のオーミック電極面積は、１５μｍ×３００μｍと大幅
に減少しており、ボンディングパッド部分を含む総合の
静電容量は、従来の電極構造に比べて約１／３に減少
し、周波数特性が格段に向上した。
【００１６】また、本実施例では、ボンディングパッド
を２個設けてあるので、一方を直流バイアス用、他方を
高周波変調用として用いることができる。
を２個設けてあるので、一方を直流バイアス用、他方を
高周波変調用として用いることができる。
【００１７】（実施例２）本発明の他の実施例を示すＤ
ＦＢレーザチップの平面図を図６に示す。電極の製作方
法は、実施例１と全く同様であり、主面上の絶縁膜層６
０の活性領域直上部に溝状電極窓６１をあけ、この部分
を包含するようにストライプ状（幅１５μｍ×長さ３０
０μｍ）オーミック電極６２が設けられている。ストラ
イプ状オーミック電極６２の中央部分からは左右に２本
のリード電極６３，６４が引出され、ボンディングパッ
ド６５，６６と接続している。リード電極６４は、高周
波に対してインダクタンスとして機能するように、蛇行
パターンにしてある。ボンディングパッド６６を直流バ
イアス用、ボンディングパッド６５を高周波変調用とし
て使用する。
ＦＢレーザチップの平面図を図６に示す。電極の製作方
法は、実施例１と全く同様であり、主面上の絶縁膜層６
０の活性領域直上部に溝状電極窓６１をあけ、この部分
を包含するようにストライプ状（幅１５μｍ×長さ３０
０μｍ）オーミック電極６２が設けられている。ストラ
イプ状オーミック電極６２の中央部分からは左右に２本
のリード電極６３，６４が引出され、ボンディングパッ
ド６５，６６と接続している。リード電極６４は、高周
波に対してインダクタンスとして機能するように、蛇行
パターンにしてある。ボンディングパッド６６を直流バ
イアス用、ボンディングパッド６５を高周波変調用とし
て使用する。
【００１８】本実施例では、直流バイアス用リード電極
がインダクタとなるので、外部バイアス回路が従来方式
に比較して簡単になる。
がインダクタとなるので、外部バイアス回路が従来方式
に比較して簡単になる。
【００１９】（実施例３）図７は、本発明の第３の実施
例である、ＤＦＢ型レーザチップの平面図を示す。図７
に示すＤＦＢ型レーザは、活性領域を４個有するアレイ
構造となっている。各々の活性領域の直上部には、これ
を励起するためのストライプ状オーミック電極７２ａ，
７２ｂ，７２ｃ，７２ｄが形成されている。（溝状電極
窓の表示は省略した。）なお、電極などの詳細な製作方
法は、実施１，２と全く同様である。 また、オーミッ
ク電極７２ａ〜ｄからリード電極８１，８２，８３，８
４を引出し、各ボンディングパッドに接続した。ボンデ
ィングパッドは、各々のレーザ部分について、直流バイ
アス用、高周波変調用の各１個ずつが設けられている。
７５ａ〜ｄは直流バイアス用のボンディングパッド、７
６ａ〜ｄは高周波変調用のボンディングパッドである。
なお、リード電極やボンディングパッドを絶縁膜７０上
に設ける方式などは実施例１，２と全く同様である。
例である、ＤＦＢ型レーザチップの平面図を示す。図７
に示すＤＦＢ型レーザは、活性領域を４個有するアレイ
構造となっている。各々の活性領域の直上部には、これ
を励起するためのストライプ状オーミック電極７２ａ，
７２ｂ，７２ｃ，７２ｄが形成されている。（溝状電極
窓の表示は省略した。）なお、電極などの詳細な製作方
法は、実施１，２と全く同様である。 また、オーミッ
ク電極７２ａ〜ｄからリード電極８１，８２，８３，８
４を引出し、各ボンディングパッドに接続した。ボンデ
ィングパッドは、各々のレーザ部分について、直流バイ
アス用、高周波変調用の各１個ずつが設けられている。
７５ａ〜ｄは直流バイアス用のボンディングパッド、７
６ａ〜ｄは高周波変調用のボンディングパッドである。
なお、リード電極やボンディングパッドを絶縁膜７０上
に設ける方式などは実施例１，２と全く同様である。
【００２０】なお、本実施例では、ストライプ状オーミ
ック電極やリード電極に選択的に厚さ数μｍのＡｕメッ
キを施し、直列抵抗の低下を図っている。
ック電極やリード電極に選択的に厚さ数μｍのＡｕメッ
キを施し、直列抵抗の低下を図っている。
【００２１】本実施例によれば、近接した複数個のスト
ライプ状オーミック電極からも容易に電極が引出され、
低キャパシタンスの給電端子を設けることができる。
ライプ状オーミック電極からも容易に電極が引出され、
低キャパシタンスの給電端子を設けることができる。
【００２２】
【発明の効果】本発明によれば、半導体レーザを構成す
るｐｎ接合に設ける電極面積を低減し、接合容量に起因
する静電容量を大幅に低減できるので、変調特性の改善
に著しい効果がある。本発明による電極構造は、長距離
光通用の光源として最適と目されている。ＢＨ型ＤＦＢ
レーザ（Buried Heterostructure Type Distributed Fe
edback Laser）に適用した場合、非常に効果的である。
るｐｎ接合に設ける電極面積を低減し、接合容量に起因
する静電容量を大幅に低減できるので、変調特性の改善
に著しい効果がある。本発明による電極構造は、長距離
光通用の光源として最適と目されている。ＢＨ型ＤＦＢ
レーザ（Buried Heterostructure Type Distributed Fe
edback Laser）に適用した場合、非常に効果的である。
【００２３】また、実施例では、主面上に設ける絶縁膜
をＳｉＯ2で形成した例を述べたが、誘電正接の小さい
絶縁体であれば、種々の材質が利用可能である。さら
に、上記絶縁層の厚さを増す程、ボンディングパッドや
リード電極の寄生容量を低減できるので、ポリイミド樹
脂の厚膜絶縁層の利用も可能である。
をＳｉＯ2で形成した例を述べたが、誘電正接の小さい
絶縁体であれば、種々の材質が利用可能である。さら
に、上記絶縁層の厚さを増す程、ボンディングパッドや
リード電極の寄生容量を低減できるので、ポリイミド樹
脂の厚膜絶縁層の利用も可能である。
【００２４】さらに、ボンディングパッドの位置は、ス
トライプ状電極の中央部に重ね合せるように配置するこ
ともできる。また、本発明の電極構造の適用はＤＦＢレ
ーザに限定されるものではない。
トライプ状電極の中央部に重ね合せるように配置するこ
ともできる。また、本発明の電極構造の適用はＤＦＢレ
ーザに限定されるものではない。
【図１】従来の半導体レーザの電極構造を示す斜視図。
【図２】本発明による電極構造の概念を示す斜視図。
【図３】本発明の一実施例を示す平面図。
【図４】図３のＡ−Ａ′断面図。
【図５】図３のＢ−Ｂ′断面図。
【図６】本発明の他の実施例を示す平面図。
【図７】本発明の第３の実施例を示す平面図。
１２，３２，６６，７２ａ〜ｄ…ストライプ状オーミッ
ク電極、１６，３３，３４，６３，６４，８１，８４…
リード電極、１７，３５，３６，６５，６６，７５ａ〜
ｄ，７６ａ〜ｄ…ボンディングパッド、２０，３０，６
０，７０…絶縁膜層。
ク電極、１６，３３，３４，６３，６４，８１，８４…
リード電極、１７，３５，３６，６５，６６，７５ａ〜
ｄ，７６ａ〜ｄ…ボンディングパッド、２０，３０，６
０，７０…絶縁膜層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 茅根 直樹 東京都国分寺市東恋ケ窪１丁目280番地株 式会社日立製作所中央研究所内
Claims (3)
- 【請求項１】活性領域を含む半導体結晶と、上記半導体
結晶の主面側の上記活性領域に対応した位置に設けられ
た上記活性領域幅以上で上記活性領域幅の１５倍以下の
範囲の寸法幅を有するオーミック電極と、上記オーミッ
ク電極に給電するために上記半導体結晶の主面側に設け
られたリード電極と、上記リード電極に接続された上記
半導体結晶の主面側に設けられた外部接続用のリードワ
イヤを接続するためのボンディングパッドと、上記リー
ド電極及びボンディングパッドの少なくとも一方と上記
半導体結晶の主面側との間に設けられた絶縁膜層とを有
することを特徴とする半導体レーザ。 - 【請求項２】上記リード電極は高周波に対してインダク
タンスを有するように蛇行パターンに形成されたことを
特徴とする請求項１記載の半導体レーザ。 - 【請求項３】上記活性領域を含む半導体結晶がＢＨ型構
造を有する分布帰還型構造であることを特徴とする請求
項１又は２記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18528495A JPH0851256A (ja) | 1995-07-21 | 1995-07-21 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18528495A JPH0851256A (ja) | 1995-07-21 | 1995-07-21 | 半導体レーザ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206237A Division JPH0680856B2 (ja) | 1984-10-03 | 1984-10-03 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851256A true JPH0851256A (ja) | 1996-02-20 |
Family
ID=16168157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18528495A Pending JPH0851256A (ja) | 1995-07-21 | 1995-07-21 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851256A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
| JP2007180588A (ja) * | 2007-03-29 | 2007-07-12 | Sanyo Electric Co Ltd | 窒化物系半導体レーザ素子 |
| US7257140B2 (en) | 2003-08-04 | 2007-08-14 | Nichia Corporation | Semiconductor laser device |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2015070200A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザチップ及び半導体レーザ装置 |
-
1995
- 1995-07-21 JP JP18528495A patent/JPH0851256A/ja active Pending
Non-Patent Citations (2)
| Title |
|---|
| APPL.PHYS.LETT.=1979 * |
| APPL.PHYS.LETT.=1980 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8101465B2 (en) | 2003-02-07 | 2012-01-24 | Sanyo Electric Co., Ltd. | Method of fabricating a semiconductor device with a back electrode |
| US7257140B2 (en) | 2003-08-04 | 2007-08-14 | Nichia Corporation | Semiconductor laser device |
| JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
| JP2007180588A (ja) * | 2007-03-29 | 2007-07-12 | Sanyo Electric Co Ltd | 窒化物系半導体レーザ素子 |
| JP2015070200A (ja) * | 2013-09-30 | 2015-04-13 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザチップ及び半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916710A (en) | Multi-point emission type semiconductor laser device therefor | |
| US4759023A (en) | Monolithically integrated semiconductor optical device and method of fabricating same | |
| US6798807B2 (en) | Semiconductor laser and semiconductor laser module | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US4792959A (en) | Laser diode | |
| JP2716693B2 (ja) | 半導体レーザー | |
| JPH0680856B2 (ja) | 半導体レーザ | |
| JPH0851256A (ja) | 半導体レーザ | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| US5802088A (en) | Stack type semiconductor laser device | |
| JPH059951B2 (ja) | ||
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPS6349919B2 (ja) | ||
| JPH0632345B2 (ja) | 分布反射型半導体レ−ザ | |
| US20240322527A1 (en) | Semiconductor optical device | |
| JP2656490B2 (ja) | 半導体レーザ装置 | |
| JPH0637388A (ja) | 半導体レーザ素子 | |
| JPS59186385A (ja) | 半導体レ−ザ装置 | |
| JPH0358191B2 (ja) | ||
| JP2004319554A (ja) | 光半導体素子および光半導体素子の製造方法 | |
| JPS6243355B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JPS62189784A (ja) | 埋込み型半導体レ−ザ及びその製造方法 | |
| JPS58192394A (ja) | 半導体レ−ザ装置 |