JP2016213323A - 半導体装置の製造方法、半導体装置 - Google Patents
半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2016213323A JP2016213323A JP2015095800A JP2015095800A JP2016213323A JP 2016213323 A JP2016213323 A JP 2016213323A JP 2015095800 A JP2015095800 A JP 2015095800A JP 2015095800 A JP2015095800 A JP 2015095800A JP 2016213323 A JP2016213323 A JP 2016213323A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- etching
- semiconductor layer
- mesa stripe
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 244
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 230000001681 protective effect Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005336 cracking Methods 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【課題】本発明は、幅の狭いメサストライプを形成でき、しかもメサストライプの左右の溝の周辺で基板が割れることを防止できる半導体装置の製造方法と半導体装置を提供することを目的とする。【解決手段】半導体基板の上に、活性層を含むメサストライプと、該メサストライプを覆う半導体層と、を形成する工程と、該半導体層の上に、該メサストライプの左右の該半導体層を露出させるマスクパターンを形成する工程と、該マスクパターンから露出した該半導体層に等方性エッチングを施し、該半導体層に断面形状が円弧状のくぼみを形成する等方性エッチング工程と、該等方性エッチング工程の後に、該マスクパターンから露出した該半導体層に異方性エッチングを施し、該半導体基板までエッチングを進める異方性エッチング工程と、を備える。【選択図】図１
Description
本発明は、メサストライプを有する半導体装置の製造方法、及び半導体装置に関する。
スマートフォンの急速な普及によるモバイルブロードバンドサービスの拡大、動画配信又はソーシャルネットワークなどのインターネットサービスの更なる拡大による通信トラフィックの急激な増加、及び基地局での設置スペース又は消費電力問題などを発端として、大容量データを通信するための超高速、大容量、高効率な光ネットワークのインフラ整備が幹線系、アクセス系で必要になっている。その光源となる半導体レーザ素子の更なる高速化が求められている。
半導体レーザ素子の変調周波数の上限を決める要因のひとつとして、寄生インピーダンスによる活性領域への電流注入効率の低下が挙げられる。寄生インピーダンスを低減するためには、プロセスメサの幅を狭くする。特許文献１には、狭メサ構造を有する半導体レーザ素子が開示されている。
幅の狭いメサストライプを形成するためには、高精度に半導体層をエッチングする必要があるため、一般的にはドライエッチングでメサストライプの左右の溝を形成する。しかしながら、異方性を有するドライエッチングで溝を形成すると、当該溝の底面と側面がともに平面となる。そして、平坦な底面と平坦な側面が交わる部分（以後、角部という）に応力が集中する。その結果、チップ分離時に、ダイシングストリートからではなく角部を起点に基板が割れてしまい、歩留まりが低下する問題があった。
本発明は、上述のような課題を解決するためになされたもので、幅の狭いメサストライプを形成でき、しかもメサストライプの左右の溝の周辺で基板が割れることを防止できる半導体装置の製造方法と半導体装置を提供することを目的とする。
本願の発明に係る半導体装置の製造方法は、半導体基板の上に、活性層を含むメサストライプと、該メサストライプを覆う半導体層と、を形成する工程と、該半導体層の上に、該メサストライプの左右の該半導体層を露出させるマスクパターンを形成する工程と、該マスクパターンから露出した該半導体層に等方性エッチングを施し、該半導体層に断面形状が円弧状のくぼみを形成する等方性エッチング工程と、該等方性エッチング工程の後に、該マスクパターンから露出した該半導体層に異方性エッチングを施し、該半導体基板までエッチングを進める異方性エッチング工程と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置の製造方法は、半導体基板の上に、活性層を含むメサストライプと、該メサストライプを覆う半導体層と、を形成する工程と、該半導体層の上に、該メサストライプの左右の該半導体層を露出させるマスクパターンを形成するマスク工程と、該マスクパターンから露出した該半導体層の上に、断面形状が円弧状のくぼみを有するレジストを形成するレジスト工程と、該半導体層及び該半導体基板のエッチングレートと、該レジストのエッチングレートが１：１となる異方性エッチングで、該レジスト及び該レジストの下の該半導体層のエッチングを進め、該半導体基板の表面をエッチングする異方性エッチング工程と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置の製造方法は、半導体基板の上に、活性層を含むメサストライプと、該メサストライプを覆う半導体層と、を形成する工程と、該半導体層の上に、該メサストライプの左右の該半導体層を露出させるマスクパターンを形成するマスク工程と、該マスクパターンから露出した該半導体層に異方性エッチングを施し、該半導体基板までエッチングを進める異方性エッチング工程と、該異方性エッチング工程の後に、該基板を加熱し、該異方性エッチング工程で形成された溝の底面に露出する該半導体基板にマストランスポート現象を起こさせるマストランスポート工程と、を備えたことを特徴とする。
本願の発明に係る他の半導体装置の製造方法は、半導体基板の上に、活性層を含むメサストライプと、該メサストライプを覆う半導体層と、を成長させる成長工程と、該半導体層の上に、該メサストライプの左右の該半導体層を露出させるマスクパターンを形成するマスク工程と、該マスクパターンから露出した該半導体層に異方性エッチングを施し、該半導体基板までエッチングを進めると同時に、エッチングにより形成された該半導体層の側面に保護膜を形成する異方性エッチング工程と、該保護膜のエッチングレートよりも該半導体基板のエッチングレートが高いエッチングにより、該半導体基板を等方的にエッチングする等方性エッチング工程と、を備えたことを特徴とする。
本願の発明に係る半導体装置は、半導体基板と、該半導体基板の上に設けられた活性層を含むメサストライプと、該半導体基板の上に設けられ、該メサストライプの左右に該半導体基板を露出させる溝を有する半導体層と、を備え、該溝の底の該半導体基板はくぼんでいることを特徴とする。
本発明によれば、異方性エッチングを用いることで幅の狭いメサストライプを形成でき、しかも溝の底面をくぼませたのでメサストライプの左右の溝の周辺で基板が割れることを防止できる。
本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置の断面図である。半導体装置は例えばｎ型のＩｎＰで形成された半導体基板１０を備えている。半導体基板１０の上にはメサストライプ１７が形成されている。メサストライプ１７は、ｎ型の下部クラッド層１２と、下部クラッド層１２の上に形成された活性層１４と、活性層１４の上に形成されたｐ型の上クラッド層１６を備えている。
図１は、実施の形態１に係る半導体装置の断面図である。半導体装置は例えばｎ型のＩｎＰで形成された半導体基板１０を備えている。半導体基板１０の上にはメサストライプ１７が形成されている。メサストライプ１７は、ｎ型の下部クラッド層１２と、下部クラッド層１２の上に形成された活性層１４と、活性層１４の上に形成されたｐ型の上クラッド層１６を備えている。
半導体基板１０の上のメサストライプ１７の左右に半導体層２７が形成されている。半導体層２７は、ｐ型層２０、ｐ型層２０の上に形成されたｎ型層２２、ｎ型層２２の上に形成されたｐ型層２４、及びｐ型層２４とメサストライプ１７の上に形成されたｐ型のコンタクト層２６を備えている。ｐ型層２０、ｎ型層２２、及びｐ型層２４は電流ブロック層として機能する。したがって、半導体層２７は、メサストライプ１７の側面に接するブロック層と、メサストライプ１７とブロック層の上のコンタクト層２６とを備える。半導体層２７は例えばＩｎＰ系の材料で形成される。半導体層２７はメサストライプ１７を覆っている。
半導体層２７には、半導体基板１０を露出させる溝２７ａ、２７ｂが形成されている。溝２７ａ、２７ｂの底に露出する半導体基板（溝の底面１０ａ、１０ｂ）はくぼんでいる。溝の底面１０ａ、１０ｂの断面は円弧状になっている。この円弧状の部分は、中央で最も薄くなり、端部で最も厚くなっている。溝の底面１０ａ、１０ｂの断面が円弧状になっているため、溝２７ａ、２７ｂの底面と、溝２７ａ、２７ｂの側面がなめらかにつながっている。溝２７ａ、２７ｂの内壁には角部が無い。また、溝２７ａ、２７ｂの側面は半導体基板１０に対して垂直な平面となっている。
メサストライプ１７の上には、コンタクト層２６を介してｐ側電極３０が形成されている。半導体基板１０の裏面にはｎ側電極３２が形成されている。半導体装置の動作時には、ｐ側電極３０とｎ側電極３２の間に電圧を印加し、紙面手前方向又は紙面奥行き方向にレーザ光を放出させる。
続いて、本発明の実施の形態１に係る半導体装置の製造方法を説明する。図２は、半導体装置の製造方法を示すフローチャートである。まず、半導体基板の上に、メサストライプと半導体層を形成する(ステップＳ１)。図３は、半導体基板１０の上にメサストライプ１７と半導体層２７を形成した半導体装置の断面図である。半導体層２７は、メサストライプ１７を覆っている。
次いで、ステップＳ２に処理を進める。ステップＳ２では、半導体層の上にマスクパターンを形成する。図４は、マスクパターン４０ａ、４０ｂ、４０ｃを形成した半導体装置の断面図である。マスクパターン４０ａ、４０ｂ、４０ｃの材料は、例えば絶縁膜又はレジストである。マスクパターン４０ａ、４０ｂ、４０ｃはメサストライプ１７の左右の半導体層２７を露出させる。この工程をマスク工程という。
次いで、ステップＳ３に処理を進める。ステップＳ３では、マスクパターンから露出した半導体層に等方性エッチングを施す。この工程を等方性エッチング工程と称する。図５は、等方性エッチング工程後の半導体装置の断面図である。等方性エッチング工程では、例えば、ＢｒとＣＨ３ＯＨを含むエッチャントを用いて、コンタクト層２６に断面形状が円弧状のくぼみ２６ａ、２６ｂを形成する。等方性エッチング工程はウェットプロセスである。しかし、等方的なエッチングが可能であればドライプロセスで等方性エッチング工程を進めてもよい。
次いで、ステップＳ４に処理を進める。ステップＳ４では、マスクパターンから露出した半導体層に異方性エッチングを施す。この工程を異方性エッチング工程と称する。図６は、異方性エッチング工程後の半導体装置の断面図である。異方性エッチング工程では、マスクパターン４０ａ、４０ｂ、４０ｃをマスクとして、半導体基板１０までエッチングを進める。異方性エッチング工程では、専ら半導体層２７の深さ方向にエッチングが進み、半導体層２７の側面方向へのエッチングは抑制される。異方性エッチング工程はドライプロセスである。しかし、異方的なエッチングが可能であればウェットプロセスで異方性エッチング工程を進めてもよい。
異方性エッチングは、等方性エッチング工程でコンタクト層２６に形成された円弧状のくぼみ形状を維持したまま進む。つまり、異方性エッチングの最初から最後まで、溝２７ａ、２７ｂの底面には円弧状のくぼみが維持される。異方性エッチング工程によって現れたブロック層（ｐ型層２０、ｎ型層２２、ｐ型層２４、）の側面は、半導体基板１０に対して垂直な面である。
異方性エッチング工程で形成された溝２７ａ、２７ｂの内壁には角部がない。具体的には、溝２７ａ、２７ｂの底面１０ａ、１０ｂと、溝２７ａ、２７ｂの側面がなめらかにつながることで、内壁に角部がない溝２７ａ、２７ｂが形成されている。
次いで、ステップＳ５に処理を進める。ステップＳ５ではマスクパターン４０ａ、４０ｂ、４０ｃを除去し、その後、ｐ側電極とｎ側電極を形成する。図７は、電極が形成された半導体装置の断面図である。なお、ここまでの工程はウエハ状態で実施される。
次いで、ステップＳ６に処理を進める。ステップＳ６では、ウエハをダイシング（又はへき開）して複数のチップ片とする。この工程では、例えば図７のダイシングソー４２を用いて、半導体装置のダイシングライン（破線部分）を切断する。ダイシングは、基板をチップに分離するために行う。このとき、溝２７ａ、２７ｂの内壁に角部がないので溝２７ａ、２７ｂの周辺に応力が集中することはなく、予め定められたダイシングラインに沿ってダイシングを進めることができる。このようなチップ分離作業を終えると、図１に示す半導体装置が完成する。
通信用途の半導体装置には高速応答が求められるので、素子容量を減らすことが重要である。素子容量を減らすためにはメサストライプの幅を小さくする必要がある。本発明の実施の形態１に係る半導体装置の製造方法によれば、異方性エッチングで溝を形成するので幅の小さいメサストライプを形成することができる。異方性エッチングにより半導体層のエッチングを進めるので、等方性エッチングの場合と比べて、メサストライプの幅のばらつきを低減できる。
等方性エッチング工程ではコンタクト層にくぼみを形成したので、内壁に角部がない溝２７a、２７ｂを形成することができる。そのため、チップ分離時に溝周辺に応力が集中することはないので、溝の周辺を起点とする基板の割れを抑制できる。結果として、歩留まりを向上させることができる。
本発明の実施の形態１に係る半導体装置の製造方法と半導体装置は、その特徴を失わない範囲で様々な変形が可能である。例えば、等方性エッチング工程では、半導体層に断面が円弧状のくぼみを形成することができればよい。したがって、そのくぼみをコンタクト層以外の層に形成してもよい。また、半導体層２７を構成する層は適宜変更してもよい。メサストライプ１７と半導体層２７に新たな層を追加してもよいし、特定の層を省略しても良い。半導体装置を構成する各層の導電型は反転させてもよい。
基板を切断してウエハをチップ化する工程では、ダイシングソー以外の手段を利用してもよい。チップ化の際にウエハに機械的な力が及ぶ限り溝の周辺に応力が生じるので、本発明の溝形状が有効である。これらの変形は以下の実施の形態に係る半導体装置の製造方法と半導体装置に適宜応用できる。なお、以下の実施の形態に係る半導体装置の製造方法と半導体装置は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
実施の形態２に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、半導体層に浅溝を形成する。図８は、浅溝４８ａ、４８ｂを形成した半導体装置の断面図である。この工程では、マスクパターン４０ａ、４０ｂ、４０ｃから露出した半導体層２７に異方性エッチングを施し、半導体基板１０が露出しない範囲で半導体層２７を除去する。この工程を浅溝形成工程と称する。浅溝４８ａ、４８ｂの側面にはｎ型層２２、ｐ型層２４、及びコンタクト層２６が露出し、浅溝４８ａ、４８ｂの底面２２ａ、２２ｂにはｎ型層２２が露出している。なお、浅溝４８ａ、４８ｂの深さは変更してもよい。
実施の形態２に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、半導体層に浅溝を形成する。図８は、浅溝４８ａ、４８ｂを形成した半導体装置の断面図である。この工程では、マスクパターン４０ａ、４０ｂ、４０ｃから露出した半導体層２７に異方性エッチングを施し、半導体基板１０が露出しない範囲で半導体層２７を除去する。この工程を浅溝形成工程と称する。浅溝４８ａ、４８ｂの側面にはｎ型層２２、ｐ型層２４、及びコンタクト層２６が露出し、浅溝４８ａ、４８ｂの底面２２ａ、２２ｂにはｎ型層２２が露出している。なお、浅溝４８ａ、４８ｂの深さは変更してもよい。
次いで、半導体層２７の上にレジストを形成する。図９は、レジスト５０を形成した半導体装置の断面図である。レジスト５０はマスクパターン４０ａ、４０ｂ、４０ｃから露出した半導体層２７の上に形成する。言い換えれば、浅溝４８ａ、４８ｂの中にレジスト５０Ａ、５０Ｂを形成する。レジスト５０Ａ、５０Ｂは、断面形状が円弧状のくぼみを有する。付随的にマスクパターン４０ａ、４０ｂ、４０ｃの上にレジストが形成される。レジスト５０は、ノズルから半導体層２７及びマスクパターン４０ａ、４０ｂ、４０ｃの上に滴下し、スピンコータで基板を回転させることで形成する。このようにレジスト５０を形成する工程をレジスト工程と称する。
レジスト工程で形成するレジスト５０の厚みは、マスクパターン４０ａ、４０ｂ、４０ｃの上のレジストの厚さ（Ｄ２）で表される。また、浅溝形成工程で形成された浅溝４８ａ、４８ｂの深さはＤ１である。レジスト５０の厚さＤ２は、浅溝４８ａ、４８ｂの深さＤ１の１／１０〜１／２（／の右側が分母を表し、／の左側が分子を表す）とすることが好ましい。このように、Ｄ２をＤ１の１０％〜５０％とすることで、浅溝４８ａ、４８ｂの角部のレジストが厚くなり、レジスト５０Ａ、５０Ｂに断面形状が円弧状のくぼみを設けることができる。
次いで、異方性エッチングでレジスト５０、並びにレジスト５０Ａ、５０Ｂの下の半導体層２７及び半導体基板１０の一部をエッチングする。このエッチングは、半導体層２７及び半導体基板１０のエッチングレートと、レジスト５０のエッチングレートが１：１となる異方性エッチングとする。半導体基板１０と半導体層２７がＩｎＰ系の材料で形成され、レジスト５０が有機材料で形成される場合、例えば塩素系ガスとアルゴンの混合ガスをエッチングガスとして用いる。この工程を異方性エッチング工程と称する。異方性エッチングはドライプロセスである。しかし、異方性エッチングができるウェットプロセスを採用してもよい。
異方性エッチング工程では、レジスト５０及びレジスト５０の下の半導体層２７のエッチングを進め、半導体基板１０の表面をエッチングする。異方性エッチングでは、レジスト５０Ａ、５０Ｂに形成された断面形状が円弧状のくぼみが、そのまま半導体基板１０に引き継がれる。つまり、異方性エッチングで形成された溝の底面は、図１に示す溝２７ａ、２７ｂの底面のようにくぼんでいる。その後、マスクパターンを除去し、電極を形成することで、図１に示す半導体装置を製造することができる。
本発明の実施の形態２の半導体装置の製造方法によれば、浅溝４８ａ、４８ｂにレジストを供給するだけで断面形状が円弧状のくぼみを有するレジスト５０Ａ、５０Ｂを得ることができるので、実施の形態１の等方性エッチングを省略することができる。
実施の形態３．
実施の形態３に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、レジストを形成する。図１０は、レジスト６０が形成された半導体装置の断面図である。レジスト６０は、マスクパターン４０ａ、４０ｂ、４０ｃの上と、マスクパターンから露出した半導体層２７の上に形成する。
実施の形態３に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、レジストを形成する。図１０は、レジスト６０が形成された半導体装置の断面図である。レジスト６０は、マスクパターン４０ａ、４０ｂ、４０ｃの上と、マスクパターンから露出した半導体層２７の上に形成する。
次いで、このレジスト６０に露光現像処理を施す。図１１は、露光現像処理後の半導体装置の断面図である。露光現像処理により、メサストライプ１７の左右の半導体層の上にあるレジストにくぼみ６０Ａ、６０Ｂを形成する。この露光現像処理の条件は、レジストの厚さが０になる部分がないように決定する。くぼみ６０Ａ、６０Ｂは、マスクパターン４０ａ、４０ｂ、４０ｃの開口部の直上に位置する。
次いで、半導体層２７及び半導体基板１０のエッチングレートと、レジスト６０のエッチングレートが１：１となる異方性エッチングを施す。その後、マスクパターン４０ａ、４０ｂ、４０ｃを除去し、電極を形成することで、図１に示す半導体装置を製造することができる。
実施の形態２、３の半導体装置の製造方法は、レジストに断面形状が円弧状のくぼみを形成し、そのレジストに異方性エッチングを施すことで、底面にくぼみを有する溝を形成する点で共通する。この特徴により、チップ分離の際に溝の底部分を起点に割れが発生することを回避できる。
実施の形態４．
実施の形態４に係る半導体装置の製造方法では、まず、図４に示す構造を作成する。次いで、マスクパターンから露出した半導体層に異方性エッチングを施す。図１２は、異方性エッチングが施された半導体装置の断面図である。異方性エッチングを行う工程を異方性エッチング工程と称する。異方性エッチングにより、半導体基板１０までエッチングを進める。異方性エッチングにより、メサストライプ１７の左右に溝２７ａ、２７ｂが形成される。この溝２７ａ、２７ｂの底面１０Ａ、１０Ｂは平面である。また、異方性エッチングを行ったので、溝２７ａ、２７ｂの側面も平面である。したがって、溝２７ａ、２７ｂの底面と側面が交わる部分は角部となっている。
実施の形態４に係る半導体装置の製造方法では、まず、図４に示す構造を作成する。次いで、マスクパターンから露出した半導体層に異方性エッチングを施す。図１２は、異方性エッチングが施された半導体装置の断面図である。異方性エッチングを行う工程を異方性エッチング工程と称する。異方性エッチングにより、半導体基板１０までエッチングを進める。異方性エッチングにより、メサストライプ１７の左右に溝２７ａ、２７ｂが形成される。この溝２７ａ、２７ｂの底面１０Ａ、１０Ｂは平面である。また、異方性エッチングを行ったので、溝２７ａ、２７ｂの側面も平面である。したがって、溝２７ａ、２７ｂの底面と側面が交わる部分は角部となっている。
次いで、マスクパターンを除去する。図１３は、マスクパターンを除去した半導体装置の断面図である。次いで、基板を加熱する。具体的にはＭＯＣＶＤなどの処理を行う半導体結晶成長装置内で、基板を６００℃以上の高温にさらす。これにより、異方性エッチング工程で形成された溝の底面１０Ａ、１０Ｂに露出する半導体基板にマストランスポート現象を起こさせる。この工程をマストランスポート工程と称する。
図１４は、マストランスポート工程後の半導体装置の断面図である。マストランスポート工程により、溝２７ａ、２７ｂの内壁にあった角部がなくなり、断面形状が円弧状のくぼみを有する底面１０ａ、１０ｂが形成される。マストランスポート工程の後に、基板をチップに分離する。チップ分離の際には、溝２７ａ、２７ｂの周辺に大きな応力がかかることはない。よって、メサストライプの左右の溝の周辺で基板が割れることを防止できる。
マストランスポート工程における基板の温度は、溝２７ａ、２７ｂの内壁の角部をなくすことができる温度であれば特に限定されない。
実施の形態５．
実施の形態５に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、マスクパターン４０ａ、４０ｂ、４０ｃから露出した半導体層２７に異方性エッチングを施す。この工程を異方性エッチング工程と称する。異方性エッチング工程では、シリコンを含むエッチングガスを用いる。
実施の形態５に係る半導体装置の製造方法について説明する。まず、図４に示す構造を作成する。マスクパターン４０ａ、４０ｂ、４０ｃは絶縁膜で形成する。次いで、マスクパターン４０ａ、４０ｂ、４０ｃから露出した半導体層２７に異方性エッチングを施す。この工程を異方性エッチング工程と称する。異方性エッチング工程では、シリコンを含むエッチングガスを用いる。
図１５は、異方性エッチング後の半導体装置の断面図である。異方性エッチング工程で半導体基板１０までエッチングを進める過程において、エッチングにより形成された半導体層の側面に保護膜７０が形成される。保護膜７０は、シリコンを含む膜（Ｓｉを含む反応生成物）である。
その後、保護膜７０のエッチングレートよりも半導体基板１０のエッチングレートが高いエッチングにより、半導体基板１０を等方的にエッチングする。この工程を等方性エッチング工程と称する。等方性エッチング工程では、例えば、ＢｒとＣＨ３ＯＨを含むエッチャントを用いる。
図１６は、等方性エッチング工程後の半導体装置の断面図である。等方性エッチング工程では、保護膜７０で保護された半導体層２７の側面は大きくエッチングされないが、半導体基板１０が等方的にエッチングされる。その結果、溝２７ａ、２７ｂの底面に断面形状が円弧状のくぼみ１０ａ、１０ｂが形成される。こうして、内壁に角部が無い溝２７ａ、２７ｂを得ることができる。等方性エッチングの後に、保護膜とマスクパターンを除去し、基板をチップに分離する。
このように、半導体層２７の側面に保護膜７０を形成することで、溝の底面だけに等方性エッチングを施し、溝の底面に断面形状が円弧状のくぼみを形成することができる。
本発明の実施の形態５ではマスクパターン４０ａ、４０ｂ、４０ｃの材料を絶縁膜としたが、これをレジストとしてもよい。マスクパターンをレジストで形成した場合、異方性エッチング工程で半導体層をエッチングしている最中に、半導体層の側面に保護膜が形成される。この保護膜は、レジストを含む膜（レジストを含む反応生成物）である。このような保護膜が形成された後に、保護膜のエッチングレートよりも半導体基板のエッチングレートが高いエッチングにより半導体基板を等方的にエッチングする。その後、保護膜とマスクパターンを除去し、基板をチップに分離する。
なお、ここまでに説明した各実施の形態の特徴は適宜組み合わせてもよい。
１０ 半導体基板、 １０ａ,１０ｂ 溝の底面、 １７ メサストライプ、 ２７ 半導体層、 ２７ａ,２７ｂ 溝、 ４０ａ,４０ｂ,４０ｃ マスクパターン、 ４８ａ,４８ｂ 浅溝、 ５０,６０ レジスト、 ７０ 保護膜
Claims (15)
- 半導体基板の上に、活性層を含むメサストライプと、前記メサストライプを覆う半導体層と、を形成する工程と、
前記半導体層の上に、前記メサストライプの左右の前記半導体層を露出させるマスクパターンを形成するマスク工程と、
前記マスクパターンから露出した前記半導体層に等方性エッチングを施し、前記半導体層に断面形状が円弧状のくぼみを形成する等方性エッチング工程と、
前記等方性エッチング工程の後に、前記マスクパターンから露出した前記半導体層に異方性エッチングを施し、前記半導体基板までエッチングを進める異方性エッチング工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記半導体層は、前記メサストライプの側面に接するブロック層と、前記メサストライプと前記ブロック層の上のコンタクト層とを備え、
前記等方性エッチング工程では、前記コンタクト層に、断面形状が円弧状のくぼみを形成し、
前記異方性エッチング工程によって現れた前記ブロック層の側面は前記半導体基板に対して垂直であることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記等方性エッチング工程はウェットプロセスであり、
前記異方性エッチング工程はドライプロセスであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記半導体層はＩｎＰ系の材料で形成され、
前記等方性エッチング工程では、ＢｒとＣＨ３ＯＨを含むエッチャントを用いることを特徴とする請求項３に記載の半導体装置の製造方法。 - 半導体基板の上に、活性層を含むメサストライプと、前記メサストライプを覆う半導体層と、を形成する工程と、
前記半導体層の上に、前記メサストライプの左右の前記半導体層を露出させるマスクパターンを形成するマスク工程と、
前記マスクパターンから露出した前記半導体層の上に、断面形状が円弧状のくぼみを有するレジストを形成するレジスト工程と、
前記半導体層及び前記半導体基板のエッチングレートと、前記レジストのエッチングレートが１：１となる異方性エッチングで、前記レジスト及び前記レジストの下の前記半導体層のエッチングを進め、前記半導体基板の表面をエッチングする異方性エッチング工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記マスク工程と前記レジスト工程の間に、前記マスクパターンから露出した前記半導体層に異方性エッチングを施し、前記半導体基板が露出しない範囲で前記半導体層を除去する、浅溝形成工程を備え、
前記レジスト工程では、前記浅溝形成工程で形成された溝の中に前記レジストを形成することを特徴とする請求項５に記載の半導体装置の製造方法。 - 前記レジスト工程では、前記マスクパターンの上にも前記レジストを形成し、
前記マスクパターンの上の前記レジストの厚さは、前記浅溝形成工程で形成された溝の深さの１０％〜５０％であることを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記異方性エッチング工程の後に、基板をチップに分離する工程を備えたことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
- 半導体基板の上に、活性層を含むメサストライプと、前記メサストライプを覆う半導体層と、を形成する工程と、
前記半導体層の上に、前記メサストライプの左右の前記半導体層を露出させるマスクパターンを形成するマスク工程と、
前記マスクパターンから露出した前記半導体層に異方性エッチングを施し、前記半導体基板までエッチングを進める異方性エッチング工程と、
前記異方性エッチング工程の後に、前記半導体基板を加熱し、前記異方性エッチング工程で形成された溝の底面に露出する前記半導体基板にマストランスポート現象を起こさせるマストランスポート工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記マストランスポート工程の後に、基板をチップに分離する工程を備えたことを特徴とする請求項９に記載の半導体装置の製造方法。
- 半導体基板の上に、活性層を含むメサストライプと、前記メサストライプを覆う半導体層と、を成長させる成長工程と、
前記半導体層の上に、前記メサストライプの左右の前記半導体層を露出させるマスクパターンを形成するマスク工程と、
前記マスクパターンから露出した前記半導体層に異方性エッチングを施し、前記半導体基板までエッチングを進めると同時に、エッチングにより形成された前記半導体層の側面に保護膜を形成する異方性エッチング工程と、
前記保護膜のエッチングレートよりも前記半導体基板のエッチングレートが高いエッチングにより、前記半導体基板を等方的にエッチングする等方性エッチング工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記異方性エッチング工程では、シリコンを含むエッチングガスを用い、
前記保護膜はシリコンを含む膜であることを特徴とする請求項１１に記載の半導体装置の製造方法。 - 前記マスクパターンはレジストであり、
前記保護膜は前記レジストを含む膜であることを特徴とする請求項１１に記載の半導体装置の製造方法。 - 前記等方性エッチング工程の後に、基板をチップに分離する工程を備えたことを特徴とする請求項１１〜１３のいずれか１項に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板の上に設けられた活性層を含むメサストライプと、
前記半導体基板の上に設けられ、前記メサストライプの左右に前記半導体基板を露出させる溝を有する半導体層と、を備え、
前記溝の底の前記半導体基板はくぼんでいることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015095800A JP6447352B2 (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、半導体装置 |
| US15/070,669 US10116121B2 (en) | 2015-05-08 | 2016-03-15 | Semiconductor device manufacturing method and semiconductor device |
| CN201610298648.0A CN106129810B (zh) | 2015-05-08 | 2016-05-06 | 半导体装置的制造方法、半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015095800A JP6447352B2 (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016213323A true JP2016213323A (ja) | 2016-12-15 |
| JP6447352B2 JP6447352B2 (ja) | 2019-01-09 |
Family
ID=57221972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015095800A Active JP6447352B2 (ja) | 2015-05-08 | 2015-05-08 | 半導体装置の製造方法、半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10116121B2 (ja) |
| JP (1) | JP6447352B2 (ja) |
| CN (1) | CN106129810B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7040604B2 (ja) * | 2018-03-28 | 2022-03-23 | 三菱電機株式会社 | 半導体レーザ素子およびその製造方法 |
| JP7156850B2 (ja) * | 2018-08-02 | 2022-10-19 | 日本ルメンタム株式会社 | 半導体光素子及び光送受信モジュール |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151077A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 光電子集積回路装置 |
| JPH01114092A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 埋込み型半導体レーザ |
| JPH06283483A (ja) * | 1993-03-24 | 1994-10-07 | Sanyo Electric Co Ltd | エッチング方法 |
| JPH09326511A (ja) * | 1996-06-05 | 1997-12-16 | Toshiba Electron Eng Corp | 光半導体素子およびその製造方法 |
| JPH1093190A (ja) * | 1996-07-24 | 1998-04-10 | Nec Corp | 半導体レーザおよびその製造方法 |
| JP2000323787A (ja) * | 1999-05-07 | 2000-11-24 | Sumitomo Electric Ind Ltd | 発光素子モジュール |
| JP2001230494A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体レーザ素子及びその製造方法 |
| JP2003069153A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体光デバイス及び集積型光半導体装置 |
| JP2003101147A (ja) * | 2001-07-16 | 2003-04-04 | Fuji Photo Film Co Ltd | 半導体レーザ装置および短波長レーザ光源 |
| JP2005322849A (ja) * | 2004-05-11 | 2005-11-17 | Nec Compound Semiconductor Devices Ltd | 半導体レーザおよびその製造方法 |
| JP2006210402A (ja) * | 2005-01-25 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2013049923A (ja) * | 2011-08-30 | 2013-03-14 | Fujifilm Corp | Ｘ線位相コントラストイメージング用の高アスペクト比グリッドの製造方法 |
| US20130337633A1 (en) * | 2012-06-18 | 2013-12-19 | Michael J. Seddon | Semiconductor die singulation method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4525841A (en) * | 1981-10-19 | 1985-06-25 | Nippon Electric Co., Ltd. | Double channel planar buried heterostructure laser |
| JPH04111488A (ja) | 1990-08-31 | 1992-04-13 | Toshiba Corp | 半導体レーザ |
| JPH11191654A (ja) | 1997-12-26 | 1999-07-13 | Hitachi Ltd | 半導体レーザ装置及びその製造方法 |
| US6717969B2 (en) | 2001-07-16 | 2004-04-06 | Fuji Photo Film Co., Ltd. | Semiconductor laser device which includes current confinement structure and trenches formed through current stopping layer down to active layer |
| CN100592584C (zh) * | 2006-07-21 | 2010-02-24 | 三菱电机株式会社 | 半导体光元件的制造方法 |
| JP5735216B2 (ja) * | 2009-02-27 | 2015-06-17 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| US7964916B2 (en) * | 2009-04-14 | 2011-06-21 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| JP6281699B2 (ja) * | 2013-07-01 | 2018-02-21 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 |
| JP5862733B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
-
2015
- 2015-05-08 JP JP2015095800A patent/JP6447352B2/ja active Active
-
2016
- 2016-03-15 US US15/070,669 patent/US10116121B2/en active Active
- 2016-05-06 CN CN201610298648.0A patent/CN106129810B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151077A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 光電子集積回路装置 |
| JPH01114092A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | 埋込み型半導体レーザ |
| JPH06283483A (ja) * | 1993-03-24 | 1994-10-07 | Sanyo Electric Co Ltd | エッチング方法 |
| JPH09326511A (ja) * | 1996-06-05 | 1997-12-16 | Toshiba Electron Eng Corp | 光半導体素子およびその製造方法 |
| JPH1093190A (ja) * | 1996-07-24 | 1998-04-10 | Nec Corp | 半導体レーザおよびその製造方法 |
| JP2000323787A (ja) * | 1999-05-07 | 2000-11-24 | Sumitomo Electric Ind Ltd | 発光素子モジュール |
| JP2001230494A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体レーザ素子及びその製造方法 |
| JP2003101147A (ja) * | 2001-07-16 | 2003-04-04 | Fuji Photo Film Co Ltd | 半導体レーザ装置および短波長レーザ光源 |
| JP2003069153A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体光デバイス及び集積型光半導体装置 |
| JP2005322849A (ja) * | 2004-05-11 | 2005-11-17 | Nec Compound Semiconductor Devices Ltd | 半導体レーザおよびその製造方法 |
| JP2006210402A (ja) * | 2005-01-25 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2013049923A (ja) * | 2011-08-30 | 2013-03-14 | Fujifilm Corp | Ｘ線位相コントラストイメージング用の高アスペクト比グリッドの製造方法 |
| US20130337633A1 (en) * | 2012-06-18 | 2013-12-19 | Michael J. Seddon | Semiconductor die singulation method |
Non-Patent Citations (1)
| Title |
|---|
| MA, BYUNGJIN ET AL.: "High-Power 660-nm GaInP-AlGaInP Laser Diodes With Low Vertical Beam Divergence Angles", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 17, no. 7, JPN6018017337, July 2005 (2005-07-01), US, pages 1375 - 1377, XP011135047, ISSN: 0003795031, DOI: 10.1109/LPT.2005.849977 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129810B (zh) | 2019-04-26 |
| JP6447352B2 (ja) | 2019-01-09 |
| US10116121B2 (en) | 2018-10-30 |
| CN106129810A (zh) | 2016-11-16 |
| US20160329684A1 (en) | 2016-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10103512B2 (en) | VCSEL structure with embedded heat sink | |
| US8871613B2 (en) | Semiconductor die singulation method | |
| JP6495921B2 (ja) | 半導体レーザ・ダイオード、半導体レーザ・ダイオードを製造するための方法および半導体レーザ・ダイオード装置 | |
| CN104979187A (zh) | 晶圆的分割方法 | |
| CN105428209B (zh) | 半导体器件装置和用于形成半导体器件装置的方法 | |
| JP6447352B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2011243857A (ja) | 半導体基板の製造方法 | |
| JP5872790B2 (ja) | 半導体レーザ装置 | |
| JP4520777B2 (ja) | 半導体光素子の製造方法 | |
| US9735548B2 (en) | Semiconductor laser element and semiconductor laser device | |
| JP2002314120A (ja) | ホトダイオード | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| KR100920037B1 (ko) | 반도체소자의 트렌치 형성방법 | |
| KR101178573B1 (ko) | 반도체 장치의 캐패시터 형성 방법 | |
| JP5310441B2 (ja) | 半導体レーザの製造方法 | |
| JP2017123441A (ja) | 半導体レーザ素子の製造方法 | |
| JP6048138B2 (ja) | 光導波路素子の製造方法 | |
| JPS6319891A (ja) | 半導体レ−ザ | |
| KR20030049604A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR19990003158A (ko) | 레이저 다이오드의 제조방법 | |
| JP2006100665A (ja) | 半導体レーザ素子の製造方法 | |
| JP2010067763A (ja) | 半導体光素子およびその製造方法 | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6193691A (ja) | 電気光変換素子 | |
| JPH07302951A (ja) | 半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6447352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |