KR20120138263A - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR20120138263A
KR20120138263A KR1020110057604A KR20110057604A KR20120138263A KR 20120138263 A KR20120138263 A KR 20120138263A KR 1020110057604 A KR1020110057604 A KR 1020110057604A KR 20110057604 A KR20110057604 A KR 20110057604A KR 20120138263 A KR20120138263 A KR 20120138263A
Authority
KR
South Korea
Prior art keywords
mask pattern
etching
substrate
pattern
forming
Prior art date
Application number
KR1020110057604A
Other languages
English (en)
Other versions
KR101867998B1 (ko
Inventor
김동권
김기일
천아영
김명철
김용진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110057604A priority Critical patent/KR101867998B1/ko
Priority to US13/493,146 priority patent/US9048192B2/en
Publication of KR20120138263A publication Critical patent/KR20120138263A/ko
Priority to US14/723,652 priority patent/US20150262839A1/en
Priority to US14/929,737 priority patent/US9508644B2/en
Application granted granted Critical
Publication of KR101867998B1 publication Critical patent/KR101867998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명 개념은 패턴 형성 방법에 관한 것으로서, 더욱 구체적으로는 기판 위에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로서 이용하여, 심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 방법으로 상기 기판을 식각하는 단계; 상기 기판의 상부 표면을 일부 노출시키기 위하여 상기 마스크 패턴을 일부 제거하는 단계; 및 노출된 상기 기판의 상부 표면을 식각하는 단계를 포함하는 패턴 형성 방법에 관한 것이다. 본 발명 개념의 패턴 형성 방법을 이용하면, 심도 반응성 이온 식각을 사용하여 패턴을 만들 때 상부 돌출이 전혀 또는 거의 없고 측벽의 스캘럽들도 더욱 매끄럽게 형성되어, 표면에 콘포말한 물질막을 용이하게 형성할 수 있는 효과가 있다.

Description

패턴 형성 방법{Method of forming a pattern}
본 발명 개념은 패턴 형성 방법에 관한 것으로서, 더욱 구체적으로는 심도 반응성 이온 식각을 사용하여 패턴을 만들 때 상부 돌출이 전혀 또는 거의 없고 측벽의 스캘럽들도 더욱 매끄럽게 형성될 수 있는 패턴 형성 방법에 관한 것이다.
전자 제품의 경박단소화에 따라 미세 소자에 대한 수요가 날로 높아지고 있으며, 미세 소자를 제조하기 위한 가공방법도 다양해지고 있다. 더욱 우수한 성능의 미세 소자를 얻기 위하여, 가공 방법에 있어서도 추가적인 개선이 요구되고 있다.
본 발명 개념이 이루고자 하는 첫 번째 기술적 과제는 패터닝된 표면에 콘포말한 물질막을 용이하게 형성할 수 있는 패턴 형성 방법을 제공하는 것이다.
본 발명 개념이 이루고자 하는 두 번째 기술적 과제는 패터닝된 표면에 콘포말한 물질막을 용이하게 형성할 수 있는 쓰루 실리콘 비아홀의 형성 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 기판 위에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로서 이용하여, 심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 방법으로 상기 기판을 식각하는 단계; 상기 기판의 상부 표면을 일부 노출시키기 위하여 상기 마스크 패턴을 일부 제거하는 단계; 및 노출된 상기 기판의 상부 표면을 식각하는 단계를 포함하는 패턴 형성 방법을 제공한다.
이 때, 상기 패턴 형성 방법은 상기 심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계 이전에, 상기 마스크 패턴의 측벽에 보조 마스크 패턴을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 마스크 패턴을 일부 제거하는 단계는 상기 보조 마스크 패턴을 제거하는 단계를 포함할 수 있다. 또한, 상기 마스크 패턴을 일부 제거하는 단계는 상기 마스크 패턴을 수직 방향으로 제거하는 단계; 및 상기 보조 마스크 패턴을 제거하는 단계를 포함할 수 있다. 특히, 상기 마스크 패턴을 수직 방향으로 제거하는 단계 및 상기 보조 마스크 패턴을 제거하는 단계는 동시에 수행될 수 있다.
또, 상기 기판의 상부 표면을 일부 노출시키기 위하여 상기 마스크 패턴을 일부 제거하는 단계는 등방성 식각에 의하여 수행될 수 있다.
또, 상기 기판과 상기 마스크 패턴 사이에 물질층이 형성되어 있을 수 있다. 이 때, 상기 물질층은 실리콘 산화물일 수 있다.
심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계는, 등방 식각하는 단계; 식각된 표면에 보호층을 형성하는 단계; 및 상기 보호층의 일부를 제거하기 위하여 상기 보호층의 일부에 대하여 이방성 식각을 수행하는 단계를 포함할 수 있다. 또한, 상기 등방 식각하는 단계, 상기 보호층을 형성하는 단계, 및 상기 보호층의 일부를 제거하는 단계를 하나의 사이클로 할 때, 상기 사이클은 2회 이상 수행될 수 있다. 상기 심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계에 의하여 식각된 상기 기판의 측방향 표면에는 복수의 스캘럽(scallop)이 인접하여 생성될 수 있다. 또한, 상기 노출된 상기 기판의 상부 표면을 식각하는 단계에 의하여 상기 스캘럽들 사이의 경계부가 평탄화될(smoothed) 수 있다. 또한, 상기 심도 반응성 이온 에칭 방법으로 식각되는 상기 기판의 깊이는 약 5 ㎛ 내지 약 500 ㎛일 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 일면에 물질층이 형성된 반도체 기판을 제공하는 단계; 상기 물질층 위에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로 이용하여 상기 물질층을 식각하는 단계; 상기 물질층의 측벽 위에 보조 마스크 패턴을 형성하는 단계; 상기 마스크 패턴 및 상기 보조 마스크 패턴을 식각 마스크로서 이용하여, 심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 방법으로 상기 반도체 기판을 식각하는 단계; 상기 반도체 기판의 상부 표면을 일부 노출시키기 위하여 상기 보조 마스크 패턴을 제거하는 단계; 및 노출된 상기 반도체 기판의 상부 표면을 식각하는 단계를 포함하는 쓰루 실리콘 비아홀(through silicon via hole)의 형성 방법을 제공한다.
이 때, 상기 물질층은 층간 절연막(interlayer dielectric, ILD)일 수 있다. 또한, 상기 보조 마스크 패턴을 제거하는 단계에서 상기 물질층이 실질적으로 식각되지 않을 정도로 상기 물질층은 상기 보조 마스크 패턴과 대비하여 충분한 식각 선택비를 가질 수 있다. 특히, 상기 보조 마스크 패턴은 탄소계 폴리머 물질일 수 있다.
본 발명 개념의 패턴 형성 방법을 이용하면, 심도 반응성 이온 식각을 사용하여 패턴을 만들 때 상부 돌출이 전혀 또는 거의 없고 측벽의 스캘럽들도 더욱 매끄럽게 형성되어, 표면에 콘포말한 물질막을 용이하게 형성할 수 있는 효과가 있다.
도 1a 내지 도 1f는 심도 반응성 이온 식각(Deep Reactive Ion Etching, DRIE)을 순서에 따라 나타낸 측단면도들이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 쓰루 실리콘 비아홀(through silicon via hole)의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 5a와 도 5b는 각각 도 4e의 Va 부분 및 Vb 부분을 확대한 확대도들이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1a 내지 도 1f는 심도 반응성 이온 식각(Deep Reactive Ion Etching, DRIE)을 순서에 따라 나타낸 측단면도들이다.
도 1a를 참조하면, 기판(10) 위에 마스크 패턴(20)이 형성된다.
기판(10)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(10)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 또는 기판(10)은 SOI(Silicon On Insulator) 기판, 갈륨-비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수 있다. 기판(10)에는 예를 들면, 다양한 종류의 능동 소자 또는 수동 소자와 같은 반도체 장치 형성에 필요한 단위 소자들(미도시)이 형성되어 있을 수 있다. 또한 상기 단위 소자들을 분리하기 위한 소자 분리막(미도시)들이 형성되어 있을 수 있다. 예를 들면, 상기 소자 분리막들은 실리콘 부분 산화(LOCOS, local oxidation of silicon) 공정 또는 쉘로우 트렌치 소자 분리(STI, shallow trench isolation : STI) 공정에 의하여 형성될 수 있다. 상기 단위 소자들을 덮고 있는 층간절연막(미도시)이 기판(10)에 형성되어 있을 수 있다. 또한, 기판(10)에는 상기 층간절연막을 통해 상기 단위 소자들에 전기적으로 연결 가능한 도전 영역들(미도시)이 형성되어 있을 수 있다. 또한 상기 단위 소자들 또는 상기 도전 영역들을 연결하는 도전 라인들(미도시)이 형성되어 있을 수 있다.
마스크 패턴(20)은 상기 기판(10)과 식각 선택비를 갖는 물질이면 가능하고 특별히 한정되지 않는다. 예를 들면, 상기 마스크 패턴(20)은 포토레지스트, 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막, 또는 스핀-온-하드마스크(spin-on-hardmask, SOH)나 비결정질 탄소층(amorphous carbon layer, ACL)과 같은 탄소계 물질층일 수 있다.
도 1b를 참조하면, 상기 마스크 패턴(20)을 식각 마스크로 하여 상기 기판(10)을 식각한다. 식각 가스(90)로서는, 예를 들면, SF6, NF3, XeF2, F2, CF4, HBr, Cl2, ClF3, HF 등이 사용될 수 있다. 상기 SF6, NF3, XeF2, F2, CF4, HBr, Cl2, ClF3, HF 등의 가스는 다양한 방식으로 플라스마 여기되어(excited) 상기 기판(10)과 반응함으로써 상기 마스크 패턴(20)의 패턴이 상기 기판(10)으로 전달될 수 있다.
도 1c를 참조하면, 적절한 전구체를 이용하여 보호층(30)을 형성한다. 상기 보호층(30)을 형성하기 위하여, 예를 들면, 불화탄소계(CxFy)의 전구체를 플라스마 여기시켜 전체 표면에 증착시킬 수 있다. 상기 불화탄소계 전구체로는, 예를 들면, C2F6, C3F8, CHF3, CH2F2 또는 C4F8 등이 사용될 수 있다. 상기 불화탄소계 전구체가 표면에 증착되면 폴리테트라플루오로에틸렌(polytetrafluoroethylene, PTFE) 계의 폴리머가 콘포말하게(conformally) 형성될 수 있다.
도 1d를 참조하면, 식각을 위한 식각 가스(90)의 플라스마에 직진성을 부여하여 상기 보호층(30)의 일부를 제거할 수 있다. 상기 직진성은 기판(10)에 바이어스를 인가함으로써 얻어질 수 있다. 직진성을 가진 식각 가스(90)에 의하여 보호층(30)이 식각되기 때문에 측벽 부분에 형성된 보호층(30) 부분은 거의 손상되지 않은 채, 도 1d의 수평면에 위치하는 보호층(30) 부분은 물리적인 스퍼터링을 통해 제거될 수 있다.
도 1e를 참조하면, 도 1b에서와 동일한 조건으로 상기 기판(10)을 식각한다. 그러면 마스크 패턴(20)과 측벽의 보호층(30a)에 의하여 가려진 부분은 식각되지 않고, 노출된 바닥 부분이 추가적으로 식각된다. 이와 같이 도 1b 내지 도 1d의 사이클을 반복하고, 마스크 패턴(20) 및 보호층(30a)을 제거함으로써 도 1f에 나타낸 것과 같은 결과물을 얻을 수 있다.
도 1f를 참조하면, 1회의 상기 사이클에 각각 대응되는 스캘럽(scallop)(S)들이 수직 방향으로 연속적으로 배치될 수 있다. 상기 스캘럽(S)들은 서로 만나는 지점에서 뾰족한 경계부(V)를 형성할 수 있다. 특히, 상기 기판(10)의 상부 표면과 최상부에 위치하는 스캘럽(S)이 만드는 경계부는 언더컷(U)을 형성할 수 있다. 경우에 따라, 상기 언더컷(U)으로 형성하는 최상부의 돌출부는 식각 초기의 불규칙한 식각으로 인해 스캘럽(S)들 사이의 경계부(V)보다 더 많이 돌출할 수 있다.
이러한 언더컷(U)은 당초에 의도했던 마스크 패턴(20) 하부를 파고드는 것일 뿐만 아니라, 소정 물질막을 형성할 때 예각적으로 돌출된 형태로 말미암아 보이드(void)의 형성을 유발하여 소자 불량의 원인이 되는 등 부정적인 요소로서 작용할 수 있다. 따라서, 이러한 언더컷(U)을 제거하거나 최소화하기 위하여 다음과 같은 제조 방법을 이용할 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 2a를 참조하면, 기판(110) 위에 마스크 패턴(120)을 형성한다. 상기 마스크 패턴(120)은, 심도 반응성 이온 식각을 수행하였을 때 발생할 수 있는 언더컷을 감안하여, 도 2a에서와 같이 목표 패턴(점선으로 표시)으로부터 언더컷의 크기로 예상되는 M만큼의 마진(margin)이 생기도록 형성될 수 있다.
도 2b를 참조하면, 앞서 설명한 바와 같은 심도 반응성 이온 식각을 통해 소정 깊이의 홀(H)을 형성할 수 있다. 여기서는 홀의 예를 들었지만, 본원 발명은 여기에 한정되지 않고 임의의 패턴에 적용될 수 있다. 또한, 도 2b에서는 상기 홀(H)이 기판(110)의 소정 깊이까지만 연장되는 것으로 나타내었지만, 상기 홀(H)은 상기 기판(110)을 관통하도록 형성될 수도 있다.
상기 홀(H)은 앞서 설명한 심도 반응성 이온 식각 방법을 이용하여 형성될 수 있다. 심도 반응성 이온 식각의 초기에는 다소 불규칙적인 식각으로 인해 마스크 패턴(120)의 하부로 스캘럽이 깊이 파고들어갈 수 있다. 그 결과 도 2b에 나타낸 바와 같은 돌출부(U)가 발생하게 된다.
계속되는 심도 반응성 이온 식각을 통해서 도 2b의 수직 방향을 따라 스캘럽들이 반복적으로 형성되고, 반복되는 상기 스캘럽들은 물결 모양을 형성하여 경계부에서 마루(V)가 형성된다. 상기 심도 반응성 이온 식각은 앞서 도 1a 내지 도 1f를 참조하여 설명한 바에 따라 수행될 수 있다.
이 때, 상기 스캘럽들이 이루는 물결의 마루의 위치와 골의 위치는 대체로 유사하지만, 이 물결들의 마루의 위치보다 상기 돌출부(U)가 더 많이 돌출될 수 있다. 이는 앞서 설명한 바와 같이 초기에 다소 불규칙적으로 식각되는 현상에 기인할 수 있다.
또한, 상기 물결들의 골의 위치는 도 2b에 점선으로 나타낸 당초 의도된 패터닝 위치 근방에서 형성될 수 있다. 다만, 이 둘은 정확하게 일치하지 않을 수 있는데, 마스크 패턴(120)을 형성할 때 목표 패턴(점선으로 표시)으로부터 마진인 M의 크기를 조절하여 이 둘이 일치하도록 조정하는 것이 가능하다.
도 2c를 참조하면, 상기 기판(110)의 상부 표면(E)을 일부 노출시키기 위하여 상기 마스크 패턴(120)의 일부를 제거할 수 있다. 상기 마스크 패턴(120)의 일부를 제거하기 위하여 상기 마스크 패턴(120)을 등방적으로 식각할 수 있다. 상기 등방적인 식각은 상기 마스크 패턴(120)이 도 2b에서 점선으로 표시되었던 목표 패턴이 될 때까지 수행될 수 있다.
상기 등방적 식각은, 예를 들면, 산소계 물질을 이용한 애슁(ashing) 방법을 사용할 수 있지만 여기에 한정되는 것은 아니다.
도 2d를 참조하면, 상기 마스크 패턴(120)을 식각 마스크로 하여 상기 기판(110)을 이방성 식각한다. 상기 식각 가스로서는 SF6, NF3, XeF2, F2, CF4, HBr, Cl2, ClF3, HF 등과 같은 가스를 이용할 수 있지만 여기에 한정되는 것은 아니다.
상기 이방성 식각을 통해 도 2d에서 보는 바와 같이 돌출부(U)의 상당 부분이 제거될 수 있다. 아울러, 인접하는 스캘럽들이 이루는 마루(V) 부분도 상기 이방성 식각을 통해 일부 식각됨으로써 평탄화될 수 있다.
이와 같은 과정을 통해 돌출부가 생성됨 없이 의도한 패턴에 가까운 모양의 패턴을 얻을 수 있다. 패턴의 상부에 돌출부가 생성되지 않기 때문에 전체 표면에 콘포말하게(conformally) 물질막을 형성하는 것도 가능하다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 3a를 참조하면, 기판(210) 위에 마스크 패턴(220)을 형성한다. 상기 마스크 패턴(220)은 앞서 설명한 바와 같이 포토레지스트, 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막, 또는 스핀-온-하드마스크(SOH)나 비결정질 탄소층(ACL)과 같은 탄소계 물질층일 수 있다. 상기 마스크 패턴(220)은 기판(210)에 형성하고자 하는 패턴과 실질적으로 동일한 크기 및/또는 형태의 패턴일 수 있다.
그런 다음 상기 마스크 패턴(220)의 측벽에 보조 마스크 패턴(230)을 형성할 수 있다. 상기 보조 마스크 패턴(230)은 예를 들면, 불소계 폴리머일 수 있다. 상기 보조 마스크 패턴(230)은 예를 들면, 불화탄소계(CxFy)의 전구체를 플라스마 여기시켜 상기 마스크 패턴(220)의 측벽에 증착시킬 수 있다. 상기 불화탄소계 전구체로는, 예를 들면, C2F6, C3F8, CHF3, CH2F2 또는 C4F8 등이 사용될 수 있다. 상기 불화탄소계 전구체가 표면에 증착되면 폴리테트라플루오로에틸렌(polytetrafluoroethylene, PTFE)과 같은 불소계의 폴리머가 상기 마스크 패턴(220)의 측벽에 형성될 수 있다.
상기 보조 마스크 패턴(230)이 상기 마스크 패턴(220)의 측벽에 형성되도록 하기 위하여 상기 증착시 상기 기판(210)에 바이어스 전압을 인가할 수 있다. 선택적으로, 상기 마스크 패턴(220)의 물질은 상기 보조 마스크 패턴(230)의 물질과 동일한 물질일 수 있다.
도 3a에서는 상기 보조 마스크 패턴(230)의 하부가 두껍고 상부가 얇게 도시되었지만 실질적으로 거의 균일한 수평방향 두께로 형성될 수도 있다.
상기 보조 마스크 패턴(230)이 상기 기판(210)과 접촉하는 부분의 수평방향 두께(T)는 앞서 설명한 심도 반응성 이온 식각에 의하여 상기 기판(210)이 식각됨에 따라 수평 방향으로 후퇴하는 정도에 따라 결정될 수 있다. 다시 말해, 상기 보조 마스크 패턴(230)은 상기 기판(210)과 도 2a에서 부여한 마진(M)에 대응되는 만큼의 수평방향 두께(T)로 접촉할 수 있다.
도 3b를 참조하면, 앞서 설명한 바와 같은 심도 반응성 이온 식각을 수행하여 홀(H)을 형성한다. 도 2b와 관련하여 설명한 바와 동일한 이유로 돌출부(U)가 형성될 수 있다. 물결 모양을 이루는 일련의 스캘럽들의 마루(V)는 상기 돌출부(U)에 비하여 덜 돌출될 수 있다. 다만, 스캘럽들의 골 부분은 거의 일정한 깊이로 리세스되어 있을 수 있다. 상기 심도 반응성 이온 식각의 수행 방법은 도 1a 내지 도 1f를 참조하여 설명한 바 있으므로 여기서는 상세한 설명을 생략한다.
도 3c를 참조하면, 마스크 패턴(220)의 일부와 상기 보조 마스크 패턴(230)을 제거할 수 있다. 상기 마스크 패턴(220)의 일부를 제거하는 단계와 상기 보조 마스크 패턴(230)을 제거하는 단계는 동시에 수행될 수도 있고, 별개의 단계로서 수행될 수도 있다. 상기 마스크 패턴(220)의 물질과 상기 보조 마스크 패턴(230)의 물질이 동일한 경우 동시에 수행될 수 있다. 상기 마스크 패턴(220)의 물질과 상기 보조 마스크 패턴(230)의 물질이 서로 상이하고 식각속도가 서로 다르다면 별개의 단계로서 수행될 수 있다.
예를 들어, 상기 마스크 패턴(220)이 포토레지스트이고 상기 보조 마스크 패턴(230)이 앞서 설명한 PTFE계 폴리머인 경우, 상기 마스크 패턴(220)의 일부를 제거하는 단계와 상기 보조 마스크 패턴(230)을 제거하는 단계는 산소계 애슁을 통해 동시에 수행될 수 있다. 특히 상기 마스크 패턴(220)의 일부의 제거는 마스크 패턴(220)의 두께 방향인 수직 방향으로 이루어질 수 있다. 그 결과 도 3c에서 보는 바와 같이 상기 마스크 패턴(220a)의 수직방향 두께는 최초의 두께에 비하여 얇아질 수 있다.
또한, 상기 보조 마스크 패턴(230)이 제거되기 때문에 도 3c에서의 패턴에 있어서 개구된 부분의 크기는 심도 반응성 이온 식각을 수행할 때의 패턴이 갖는 개구된 부분의 크기에 비하여 더 크게 된다. 앞서 설명한 바와 같이 상기 보조 마스크 패턴(230)이 상기 기판(210)과 접촉하는 부분의 수평방향 두께는 심도 반응성 이온 식각을 수행하였을 때 상기 보조 마스크 패턴(230) 및/또는 마스크 패턴(220)의 하부로 리세스되는 정도를 참작하여 결정되는 것이므로, 상기 보조 마스크 패턴(230)을 제거한 마스크 패턴(220a)은 크기 및 형태는 당초 기판(210)에 형성하고자 하는 패턴의 크기 및 형태와 동일할 수 있다.
도 3d는 상기 마스크 패턴(220a)을 식각 마스크로 하여 상기 기판(210)을 이방성 식각한다. 그 결과 도 3c의 돌출부(U)의 상당 부분이 제거될 수 있다. 아울러, 인접하는 스캘럽들이 이루는 마루(V) 부분도 상기 이방성 식각을 통해 일부 식각됨으로써 평탄화될 수 있다.
이상에서 기판(110, 210) 내에 홀(H)이 형성되는 예들을 나타내었지만, 본 발명 개념의 패턴 형성 방법은 홀의 형성에만 한정되지 않는다. 당업자는 홀이 아닌 임의의 패턴 형성에도 본 발명 개념의 방법들이 이용될 수 있음을 이해할 것이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 쓰루 실리콘 비아홀(through silicon via hole)의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 4a를 참조하면, 일면에 물질층(315)이 형성된 반도체 기판(310)이 제공된다.
상기 반도체 기판(310)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 상기 반도체 기판(310)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 또는 상기 반도체 기판(310)은 SOI(Silicon On Insulator) 기판, 갈륨-비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수 있다. 상기 반도체 기판(310)에는 예를 들면, 다양한 종류의 능동 소자 또는 수동 소자와 같은 반도체 장치 형성에 필요한 단위 소자들(미도시)이 형성되어 있을 수 있다. 또한 상기 단위 소자들을 분리하기 위한 소자 분리막(미도시)들이 형성되어 있을 수 있다. 예를 들면, 상기 소자 분리막들은 실리콘 부분 산화(LOCOS, local oxidation of silicon) 공정 또는 쉘로우 트렌치 소자 분리(STI, shallow trench isolation : STI) 공정에 의하여 형성될 수 있다.
상기 물질층(315)은 상기 단위 소자들을 덮고 있는 층간절연막(interlayer dielectric, ILD)일 수 있다. 또한, 상기 반도체 기판(310)에는 상기 물질층(315)을 통해 상기 단위 소자들에 전기적으로 연결 가능한 도전 영역들(미도시)이 형성되어 있을 수 있다. 또한 상기 물질층(315)에는 상기 단위 소자들 또는 상기 도전 영역들을 연결하는 도전 라인들(미도시)이 형성되어 있을 수 있다. 상기 물질층(315)은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
상기 물질층(315) 위에 마스크 패턴(320)을 형성한 후 상기 마스크 패턴(320)을 식각 마스크로 하여 상기 물질층(315)을 식각하여, 상기 마스크 패턴(320)의 패턴을 상기 물질층(315)으로 전사한다. 상기 마스크 패턴(320)은 포토레지스트, 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막, 또는 스핀-온-하드마스크(SOH)나 비결정질 탄소층(ACL)과 같은 탄소계 물질층일 수 있다. 상기 마스크 패턴(320)은 상기 반도체 기판(310)에 형성하고자 하는 패턴과 실질적으로 동일한 크기 및/또는 형태의 패턴일 수 있다.
도 4b를 참조하면, 상기 마스크 패턴(320) 및/또는 상기 물질층(315)의 측벽에 보조 마스크 패턴(330)을 형성할 수 있다. 상기 보조 마스크 패턴(330)과 관련된 사항은 도 3a와 관련한 보조 마스크 패턴(230)의 설명에서 상세히 설명하였으므로 여기서는 추가적인 설명을 생략한다. 앞서 설명한 바와 같이 상기 보조 마스크 패턴(330)이 상기 반도체 기판(310)과 접촉하는 부분의 수평방향 두께(T)는 추후 수행할 심도 반응성 이온 식각에 의하여 상기 반도체 기판(310)이 식각됨에 따라 패턴이 수평 방향으로 후퇴하는 정도에 따라 결정될 수 있다.
도 4c를 참조하면, 상기 마스크 패턴(320) 및 보조 마스크 패턴(330)을 식각 마스크로 하여 심도 반응성 이온 식각을 수행함으로써 상기 반도체 기판(310)를 식각한다. 심도 반응성 이온 식각의 과정에 대하여는 앞서 도 1a 내지 도 1f를 참조하여 상세히 설명하였으므로 여기서는 추가적인 설명을 생략한다.
또한, 도 4c 내지 도 4f에서는 심도 반응성 이온 식각의 다양한 태양을 설명하기 위하여 홀(H) 왼쪽과 오른쪽의 식각 결과를 서로 상이하게 도시하였다. 즉 도 4c 내지 도 4f에서 홀(H) 왼쪽의 식각 결과는 연속되는 스캘럽들이 형성하는 물결 형태의 마루 부분이 마스크 패턴(320)의 수직 연장선보다 돌출되고 골 부분이 상기 수직 연장선보다 후퇴하여 위치하는 경우를 나타낸다. 반면, 홀(H) 오른쪽의 식각 결과는 연속되는 스캘럽들이 형성하는 물결 형태의 마루와 골이 모두 상기 연장선보다 후퇴하여 위치하는 경우를 나타낸다. 이에 관하여는 뒤에서 더욱 상세하게 설명한다.
도 4d를 참조하면, 상기 보조 마스크 패턴(330)을 제거한다. 또한, 상기 마스크 패턴(320)도 일부 제거될 수 있다. 상기 보조 마스크 패턴(330)이 제거됨에 따라 상기 보조 마스크 패턴(330)이 덮고 있던 상기 기판(310)의 상부 표면이 노출될 수 있다. 상기 보조 마스크 패턴(330)의 제거는, 예를 들면, 산소계 애슁을 이용할 수 있지만 여기에 한정되는 것은 아니다.
상기 마스크 패턴(320)의 일부가 제거되는 단계와 상기 보조 마스크 패턴(330)을 제거하는 단계는 동시에 수행될 수도 있고, 별개의 단계로서 수행될 수도 있다. 상기 마스크 패턴(320)의 물질과 상기 보조 마스크 패턴(330)의 물질이 동일한 경우 동시에 수행될 수 있다. 상기 마스크 패턴(320)의 물질과 상기 보조 마스크 패턴(330)의 물질이 서로 상이하고 식각속도가 서로 다르다면 별개의 단계로서 수행될 수 있다.
특히 상기 물질층(315)은 상기 보조 마스크 패턴(330)의 제거에 의하여 실질적으로 식각되지 않도록 충분한 식각 선택비를 가질 수 있다.
도 4d에서 보는 바와 같이, 상기 보조 마스크 패턴(330)의 제거에 따라 노출되는 상부 표면은 돌출부(U)의 전부 또는 일부에 대응될 수 있다.
상기 보조 마스크 패턴(330)을 제거하는 것과 동시에, 심도 반응성 이온 식각을 위해 상기 홀(H)의 내벽에 형성되었던 보호층(미도시, 도 1d의 30a 참조)이 제거될 수 있다. 상기 보조 마스크 패턴(330)과 실질적으로 동일한 물질이거나 식각 특성이 유사한 물질이 보호층으로서 사용되었다면 동시에 제거될 수 있다.
도 4e를 참조하면, 마스크 패턴(320a)을 식각 마스크로 하여 상기 기판(310)을 이방성 식각한다. 상기 이방성 식각을 통하여 도 4d의 돌출부(U)가 제거될 수 있다. 이에 관하여는 뒤에서 도 5a 및 도 5b를 참조하여 상세하게 살펴본다. 상기 홀(H)의 깊이는 약 5 ㎛ 내지 약 500 ㎛일 수 있다. 도 4e에서는 상기 심도 반응성 이온 식각의 결과 홀(H)이 형성되는 것으로 나타내었지만, 경우에 따라서는 상기 반도체 기판(310)을 관통하도록 홀이 형성될 수도 있다.
도 4f를 참조하면, 마스크 패턴(320a)을 제거하여 쓰루 실리콘 비아홀(H)을 얻을 수 있다. 쓰루 실리콘 비아를 형성하기 위하여 상기 홀(H) 내를 도전성 물질로 매립한 후 상기 반도체 기판(310)을 백랩(back lap)할 수 있다.
도 5a와 도 5b는 각각 도 4e의 Va 부분 및 Vb 부분을 확대한 확대도들이다. 도 5a를 참조하면, 연속되는 스캘럽들이 나타내는 물결 모양의 골과 마루가 상기 마스크 패턴(320a)의 수직 연장선(L1)을 기준으로 서로 반대쪽에 위치할 수 있다. 이 경우, 마루 부분은 이방성 식각에 의하여 상기 돌출부(U)와 함께 제거될 수 있다. 다시 말해, 스캘럽들 사이의 잘린 부분들이 일직선상에 위치할 수 있다.
도 5b를 참조하면, 스캘럽들이 나타내는 물결 모양의 골과 마루가 모두 상기 마스크 패턴(320a)의 수직 연장선(L2)보다 반도체 기판(310) 안 쪽으로 후퇴하여 있을 수 있다. 이 경우, 이방성 식각에 의하여 돌출부(U)는 제거되더라도 스캘럽들이 나타내는 물결 모양의 마루 부분은 거의 평탄화되지 않을 수 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명은 반도체 산업 및 멤스 (microelectromechanical system, MEMS) 분야에 유용하다.
10, 110, 210, 310: 기판
20, 120, 120a, 220, 220a, 320, 320a: 마스크 패턴
30, 30a: 보호층 90: 식각 가스
230, 330: 보조 마스크 패턴 315: 물질층

Claims (15)

  1. 기판 위에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로서 이용하여, 심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 방법으로 상기 기판을 식각하는 단계;
    상기 기판의 상부 표면을 일부 노출시키기 위하여 상기 마스크 패턴을 일부 제거하는 단계; 및
    노출된 상기 기판의 상부 표면을 식각하는 단계;
    를 포함하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계 이전에,
    상기 마스크 패턴의 측벽에 보조 마스크 패턴을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 마스크 패턴을 일부 제거하는 단계가 상기 보조 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 마스크 패턴을 일부 제거하는 단계가 상기 마스크 패턴을 수직 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 마스크 패턴을 수직 방향으로 제거하는 단계 및 상기 보조 마스크 패턴을 제거하는 단계가 동시에 수행되는 것을 특징으로 하는 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 기판의 상부 표면을 일부 노출시키기 위하여 상기 마스크 패턴을 일부 제거하는 단계가 등방성 식각에 의하여 수행되는 것을 특징으로 하는 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 기판과 상기 마스크 패턴 사이에 물질층을 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  8. 제 7 항에 있어서,
    상기 물질층이 실리콘 산화물인 것을 특징으로 하는 패턴 형성 방법.
  9. 제 1 항에 있어서,
    심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계가,
    등방 식각하는 단계;
    식각된 표면에 보호층을 형성하는 단계; 및
    상기 보호층의 일부를 제거하기 위하여 상기 보호층의 일부에 대하여 이방성 식각을 수행하는 단계;
    를 포함하고,
    상기 등방 식각하는 단계, 상기 보호층을 형성하는 단계, 및 상기 보호층의 일부를 제거하는 단계를 하나의 사이클로 하여 상기 사이클이 2회 이상 수행되는 것을 특징으로 하는 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 심도 반응성 이온 에칭 방법으로 상기 기판을 식각하는 단계에 의하여 식각된 상기 기판의 측방향 표면에 복수의 스캘럽(scallop)이 인접하여 생성되고,
    상기 노출된 상기 기판의 상부 표면을 식각하는 단계에 의하여 상기 스캘럽들 사이의 경계부가 평탄화되는(smoothed) 것을 특징으로 하는 패턴 형성 방법.
  11. 제 1 항에 있어서,
    상기 심도 반응성 이온 에칭 방법으로 식각되는 상기 기판의 깊이가 5 ㎛ 내지 500 ㎛인 것을 특징으로 하는 패턴 형성 방법.
  12. 일면에 물질층이 형성된 반도체 기판을 제공하는 단계;
    상기 물질층 위에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 이용하여 상기 물질층을 식각하는 단계;
    상기 물질층의 측벽 위에 보조 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴 및 상기 보조 마스크 패턴을 식각 마스크로서 이용하여, 심도 반응성 이온 에칭(deep reactive ion etching, DRIE) 방법으로 상기 반도체 기판을 식각하는 단계;
    상기 반도체 기판의 상부 표면을 일부 노출시키기 위하여 상기 보조 마스크 패턴을 제거하는 단계; 및
    노출된 상기 반도체 기판의 상부 표면을 식각하는 단계;
    를 포함하는 쓰루 실리콘 비아홀(through silicon via hole)의 형성 방법.
  13. 제 12 항에 있어서,
    상기 물질층이 층간 절연막(interlayer dielectric, ILD)인 것을 특징으로 하는 쓰루 실리콘 비아홀의 형성 방법.
  14. 제 12 항에 있어서,
    상기 보조 마스크 패턴을 제거하는 단계에서 상기 물질층이 실질적으로 식각되지 않을 정도로 충분한 식각 선택비를 갖는 것을 특징으로 하는 쓰루 실리콘 비아홀의 형성 방법.
  15. 제 12 항에 있어서,
    상기 보조 마스크 패턴이 탄소계 폴리머 물질인 것을 특징으로 하는 쓰루 실리콘 비아홀의 형성 방법.
KR1020110057604A 2011-06-14 2011-06-14 패턴 형성 방법 KR101867998B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110057604A KR101867998B1 (ko) 2011-06-14 2011-06-14 패턴 형성 방법
US13/493,146 US9048192B2 (en) 2011-06-14 2012-06-11 Method of forming a pattern
US14/723,652 US20150262839A1 (en) 2011-06-14 2015-05-28 Method of forming a pattern
US14/929,737 US9508644B2 (en) 2011-06-14 2015-11-02 Method of forming a pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110057604A KR101867998B1 (ko) 2011-06-14 2011-06-14 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20120138263A true KR20120138263A (ko) 2012-12-26
KR101867998B1 KR101867998B1 (ko) 2018-06-15

Family

ID=47354007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110057604A KR101867998B1 (ko) 2011-06-14 2011-06-14 패턴 형성 방법

Country Status (2)

Country Link
US (3) US9048192B2 (ko)
KR (1) KR101867998B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201322931D0 (en) * 2013-12-23 2014-02-12 Spts Technologies Ltd Method of etching
KR102170856B1 (ko) 2014-02-19 2020-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2015170763A (ja) * 2014-03-07 2015-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR3018631B1 (fr) * 2014-03-11 2016-04-29 St Microelectronics Sa Caloduc et son procede de fabrication
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US9324392B1 (en) * 2014-10-23 2016-04-26 Arm Limited Memory device and method of performing a write operation in a memory device
CN107039519B (zh) * 2016-02-03 2019-12-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107039274B (zh) * 2016-02-03 2020-03-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
JP7145819B2 (ja) * 2019-06-24 2022-10-03 東京エレクトロン株式会社 エッチング方法
CN110379764B (zh) 2019-08-15 2024-05-03 福建省晋华集成电路有限公司 浅沟槽隔离结构及半导体器件
CN117352383B (zh) * 2023-12-06 2024-04-05 合肥晶合集成电路股份有限公司 沟槽的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710193B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
KR20070047016A (ko) * 2005-11-01 2007-05-04 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
US20080122107A1 (en) * 2006-09-22 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Poly silicon hard mask
KR20090019997A (ko) * 2007-08-22 2009-02-26 부산대학교 산학협력단 패턴화된 실리콘 나노팁 제작방법
KR20100043436A (ko) * 2008-10-20 2010-04-29 서울시립대학교 산학협력단 경사벽을 갖는 비아홀 제조방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
US5211986A (en) * 1990-07-18 1993-05-18 Matsushita Electric Industrial Co., Ltd. Method for processing a substrate surface and an apparatus therefor
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20070001267A1 (en) * 2004-11-22 2007-01-04 Farrokh Ayazi Methods of forming oxide masks with submicron openings and microstructures formed thereby
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US8546264B2 (en) * 2005-06-02 2013-10-01 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
KR100763228B1 (ko) * 2006-03-20 2007-10-04 삼성전자주식회사 비휘발성 반도체 메모리 소자의 제조 방법
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080038922A1 (en) * 2006-08-10 2008-02-14 Lamers Kristina L Etch-stop layer and method of use
GB0616125D0 (en) * 2006-08-14 2006-09-20 Radiation Watch Ltd Etch process
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP5536322B2 (ja) * 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
US20090242512A1 (en) * 2008-03-27 2009-10-01 Dalsa Semiconductor Inc. Deep reactive ion etching
US8043973B2 (en) * 2008-05-22 2011-10-25 Texas Instruments Incorporated Mask overhang reduction or elimination after substrate etch
US20100003621A1 (en) * 2008-07-01 2010-01-07 Sae Magnetics (H.K.) Ltd., Etching method for forming a multi-step surface on a substrate
EP2154582A1 (fr) * 2008-08-15 2010-02-17 Nivarox-FAR S.A. Procédé d'engrenage pour pièce d'horlogerie
US9039908B2 (en) 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
KR20100078110A (ko) 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 제조 방법
KR101575813B1 (ko) * 2009-02-02 2015-12-09 삼성전자주식회사 반도체 장치의 소자분리 구조체 형성방법
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
JP2011035108A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体装置の製造方法
US8158522B2 (en) * 2009-09-25 2012-04-17 Applied Materials, Inc. Method of forming a deep trench in a substrate
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
EP2362411A1 (en) * 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
JP5278492B2 (ja) * 2010-06-16 2013-09-04 株式会社デンソー 半導体装置の製造方法
JP5158160B2 (ja) * 2010-09-10 2013-03-06 横河電機株式会社 振動式トランスデューサ
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047016A (ko) * 2005-11-01 2007-05-04 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
KR100710193B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
US20080122107A1 (en) * 2006-09-22 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Poly silicon hard mask
KR20090019997A (ko) * 2007-08-22 2009-02-26 부산대학교 산학협력단 패턴화된 실리콘 나노팁 제작방법
KR20100043436A (ko) * 2008-10-20 2010-04-29 서울시립대학교 산학협력단 경사벽을 갖는 비아홀 제조방법

Also Published As

Publication number Publication date
US9508644B2 (en) 2016-11-29
US20120322268A1 (en) 2012-12-20
US20160056110A1 (en) 2016-02-25
US20150262839A1 (en) 2015-09-17
KR101867998B1 (ko) 2018-06-15
US9048192B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101867998B1 (ko) 패턴 형성 방법
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
KR20160064936A (ko) 반도체 장치의 제조 방법
CN111986992A (zh) 沟槽刻蚀方法
US11011601B2 (en) Narrow gap device with parallel releasing structure
US11152389B2 (en) Methods for solving epitaxial growth loading effect at different pattern density regions
US9741567B2 (en) Method of forming multiple patterning spacer structures
US10192777B2 (en) Method of fabricating STI trench
CN108091553B (zh) 掩模图形的形成方法
US9875909B1 (en) Method for planarizing material layer
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN109429157B (zh) 麦克风及其制造方法
CN107958868B (zh) 隔离结构的制造方法
US9627247B2 (en) Semiconductor device and method of fabricating the same
KR100503356B1 (ko) 반도체 소자의 소자분리막구조 제조방법
KR100461327B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100521448B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
CN108109911A (zh) 一种形成倾斜的坡面结构的方法
KR20000020193A (ko) 반도체소자 분리방법
KR20050050710A (ko) 반도체 소자의 소자분리막 형성방법
KR20060081852A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right