KR20000020193A - 반도체소자 분리방법 - Google Patents
반도체소자 분리방법 Download PDFInfo
- Publication number
- KR20000020193A KR20000020193A KR1019980038683A KR19980038683A KR20000020193A KR 20000020193 A KR20000020193 A KR 20000020193A KR 1019980038683 A KR1019980038683 A KR 1019980038683A KR 19980038683 A KR19980038683 A KR 19980038683A KR 20000020193 A KR20000020193 A KR 20000020193A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- polycrystalline silicon
- insulating film
- semiconductor substrate
- adhesive layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000012790 adhesive layer Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 제조공정중 소자와 소자간을 분리하는 반도체 소자의 분리방법에 관한 것이다. 본 발명은, 반도체 기판위에 소자 분리용 트렌치 식각마스크를 형성하고, 식각마스크를 이용하여 반도체 기판의 소정 깊이까지 식각하여 트렌치를 형성한 후, 다결정 실리콘을 증착하되 트렌치의 측벽과 바닥에만 다결정 실리콘을 증착하고, 증착된 다결정 실리콘을 산화시킴으로써 트렌치를 메우는 것을 특징으로 한다.
본 발명에 의하면, 트렌치의 측벽과 바닥에만 다결정 실리콘을 증착하고 이를 산화시켜 트렌치를 메움으로써, 트렌치 식각마스크의 제거공정과 후속 습식처리공정에서의 트렌치 측면불량을 방지할 수 있다.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 소자와 소자 간을 분리하는 소자 분리방법에 관한 것이다.
반도체 제조공정중 소자와 소자간을 분리하는 소자 분리방법은 크게 두 가지로 분류할 수 있는데, 실리콘 기판을 선택적으로 산화함으로써 필드 산화막을 형성하는 LOCOS(Local Oxidation of Silicon) 방법과, 반도체 기판의 소자 분리영역을 식각하고 여기에 절연막을 채우는 트렌치(trench) 분리방법이 그것이다. 특히 미세패턴의 가공을 위해 얕은 트렌치 분리방법(Shallow Trench Isolation)이 널리 사용되고 있다.
도1a 내지 도1e는 종래의 트렌치 분리공정을 도시한 단면도들이다. 도시된 바와 같이, 종래의 트렌치 분리공정은 반도체 기판(10) 상에 접착층(20), 제1절연막(30), 제2절연막(40)으로 이루어진 트렌치 식각마스크를 형성한 후, 이 식각마스크를 이용하여 반도체 기판(10)에 트렌치를 형성하고 절연막(50)을 채워 넣는다. 이어서, 제1절연막(30)을 정지막으로 하여 화학기계적 연마(Chemical Mechanical Polishing)를 수행하면 도1c와 같이 되고, 나머지 제1절연막(30) 및 접착층(20)을 제거하면 도1d와 같이 된다.
그런데, 종래의 트렌치 분리방법에 의하면, 상술한 바와 같은 식각마스크 제거공정과 후속하는 습식처리공정을 거치면서 트렌치를 채운 절연막(52)이 식각되고, 특히 이 절연막(52)의 측면(A)이 심하게 식각되어 도1e에 도시된 바와 같이, 홈(B)이 형성된다. 이 홈은 그 위에 적층된 게이트 산화막(60)과 게이트 전극(70)의 특성에 악영향을 미치는데, 특히 전기적으로 이곳에 전계밀도가 높아져 험프효과(Hump effect)라는 현상이 일어나 소자특성의 열화가 일어난다.
본 발명이 이루고자 하는 기술적 과제는, 트렌치를 형성하는데 사용된 마스크를 제거하는 공정과 후속 습식처리공정에 의한 트렌치의 결함이 발생하지 않고 양호한 프로파일의 트렌치를 얻을 수 있는 반도체 소자 분리방법을 제공하는 데 있다.
도 1a 내지 도 1e는 종래의 방법에 의한 반도체 소자 분리방법을 공정단계별로 도시한 단면도들이다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자 분리방법을 공정단계별로 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위한 본 발명의 반도체 소자 분리방법은, 반도체 기판위에 소자 분리용 트렌치 식각마스크를 형성하고, 식각마스크를 이용하여 반도체 기판의 소정 깊이까지 식각하여 트렌치를 형성한 후, 다결정 실리콘을 증착하되 트렌치의 측벽과 바닥에만 다결정 실리콘을 증착하고, 증착된 다결정 실리콘을 산화시킴으로써 트렌치를 메우는 것을 특징으로 한다.
또한, 산화에 의해 상기 트렌치가 덜 메워진 경우, 트렌치가 전부 메워질 때까지 다결정 실리콘의 증착 및 산화하는 단계를 반복할 수 있고, 절연막으로 덜 메워진 트렌치를 메울 수도 있다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 반도체 소자 분리방법은 다음과 같이 수행할 수 있다.
먼저, 반도체 기판 위에 접착층, 제1절연막 및 제2절연막을 순차적으로 적층하고, 소자분리용 트렌치를 형성하고자 하는 영역의 반도체 기판을 노출하도록 제2절연막, 제1절연막 및 접착층을 패터닝한다. 이어서, 패터닝된 제2절연막, 제1절연막 및 접착층을 마스크로 하여 반도체 기판을 식각하여 트렌치를 형성한 후, 제2절연막 위 및 트렌치의 측벽과 바닥에 다결정 실리콘을 증착한다. 이어서, 제2절연막 위에 증착된 다결정 실리콘을 제거하고, 트렌치의 측벽과 바닥에 증착된 다결정 실리콘을 산화시켜 트렌치를 메운다. 지금까지의 결과물을 제1절연막을 정지막으로 하여 화학기계적 연마를 수행하고, 제1절연막 및 접착층을 제거한다.
여기서, 제2절연막, 제1절연막 및 접착층을 패터닝한 후에, 접착층을 습식식각하여 반도체 기판이 노출된 부위의 경계에 접착층이 제거된 홈을 형성하는 단계를 더 포함함으로써, 다결정 실리콘이 이 홈에 채워지도록 할 수도 있다.
이와 같이, 본 발명의 소자 분리방법은, 종래의 방법이 트렌치 식각후 트렌치 전체에 절연막을 채워넣는 것과는 달리, 트렌치의 측벽과 바닥에만 다결정 실리콘막을 증착하여 산화에 의해 트렌치를 메움으로써, 마스크의 제거 및 후속 습식처리공정에서 트렌치의 윗쪽 측면에서의 결함을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도2a 내지 도2f는 본 발명의 실시예에 따른 소자 분리공정을 도시한 단면도들로서, 먼저 도2a를 보면, 반도체 기판(110)에 접착층(120), 제1절연막(130), 제2절연막(140)이 차례로 적층되어 있고, 트렌치를 형성할 부분을 제거하여 반도체 기판(110)이 노출되어 있다. 여기서, 트렌치 식각용 마스크로서 기능하는 제1절연막(130) 및 제2절연막(140)은 서로 다른 재료의 두 층으로 하였으나, 한 가지 재료의 단층으로 형성할 수도 있다. 본 실시예와 같이 두 층으로 한 경우, 밑층인 제1절연막(130)은 후속 화학기계적 연마공정에서 연마정지막으로 기능한다.
또한, 도2a에는 접착층이 일부 제거된 홈(C)이 형성되어 있는데, 이 홈역시 생략할 수 있다. 이 홈에는 후속하는 다결정 실리콘의 증착시 다결정 실리콘이 채워지게 되고, 산화시 트렌치의 모서리가 수직으로 되지 않고 도2d 및 도2e와 같이 완만한 경사를 이루게 한다. 이러한 접착층(120)을 제거한 홈(C)은 접착층(120), 제1절연막(130), 제2절연막(140)을 패터닝한 후 접착층의 식각선택비가 높은 에천트를 사용하여 습식식각함으로써 얻어질 수 있다.
이어서, 도2b와 같이 전면에 다결정 실리콘막(150)을 증착한다. 이때, 다결정 실리콘이 트렌치 전체를 채우지 않고 측벽과 바닥, 그리고 접착층이 일부 제거된 홈(도2a의 C)에만 채워지도록 한다.
도2c는 제2절연막(140) 상에 증착된 다결정 실리콘을 제거한 후의 상태를 도시한 것인데, 제2절연막(140) 상에 증착된 다결정 실리콘을 제거하지 않고 다음공정으로 바로 이행할 수도 있다. 다만, 미세한 패턴의 소자 분리영역을 형성할 때는 본 실시예와 같이 제2절연막(140) 상에 증착된 다결정 실리콘을 제거하는 것이 바람직하다.
이어서, 트렌치의 측벽과 바닥에 증착된 다결정 실리콘을 열산화하면 도2d와 같이 트렌치가 실리콘 산화막(154)으로 메워진다. 그리고, 접착층(120)을 일부 제거하여 형성된 홈(도2a의 C)에 채워진 다결정 실리콘도 산화되어 트렌치의 측면 모서리가 수직으로 되지 않고 완만한 경사를 이루게 된다.
한편, 트렌치가 넓게 형성된 곳에서는 측벽과 바닥에 증착된 다결정 실리콘의 산화에 의해 트렌치가 다 메워지지 않을 수 있는데, 이때에는 다시 도2b와 같이 다결정 실리콘막을 다시 증착하고 산화하는 공정을 반복함으로써 트렌치를 전부 메울 수 있다. 또한, 덜 메워진 트렌치에 절연막을 메워넣을 수도 있는데, 특히 이때는 반도체 기판의 휨을 고려하여 휨특성이 다른 절연막을 두 층 이상으로 하여 메우는 것이 바람직하다.
이어서, 트렌치 식각마스크로 기능했던 제1, 제2절연막(130,140) 및 접착층을 제거하면 도2e와 같이 된다. 이 과정을 좀더 상술하면, 먼저 제1절연막(130)을 연마 정지막으로 하여 화학기계적 연마를 수행하여 제2절연막(140) 및 그 높이까지의 트렌치를 메운 실리콘 산화막(154)을 제거, 평탄화한다. 이어서, 습식식각으로 제1절연막(130) 및 접착층(120)을 제거함으로써 도2e와 같이 윗쪽 모서리가 완만한 프로파일을 갖는 트렌치(156)가 얻어진다.
이렇게 얻어진 트렌치(156)는, 종래의 방법에 의해 얻어지는 트렌치(도1d의 52)와 비교해 보면, 마스크의 제거공정과 후속 습식처리공정에 의해 발생할 수 있는 측면불량을 방지할 수 있음을 알 수 있다. 도2f는 이러한 후속공정을 모두 마친 상태를 도시한 단면도로서, 결함이 없고 모서리가 완만한 프로파일의 트렌치(158)가 얻어짐으로써, 그 위에 형성된 게이트 산화막(160) 및 게이트 전극(170)에의 나쁜 영향이 최소화된다.
이상 상술한 바와 같이, 본 발명의 소자 분리방법에 의하면, 트렌치의 측벽과 바닥에만 다결정 실리콘을 증착하고 이를 산화시켜 트렌치를 메움으로써, 트렌치 식각마스크의 제거공정과 후속 습식처리공정에서의 트렌치 측면불량을 방지할 수 있다.
Claims (8)
- (a) 반도체 기판위에 소자 분리용 트렌치 식각마스크를 형성하는 단계;(b) 상기 식각마스크를 이용하여 상기 반도체 기판의 소정 깊이까지 식각하여 트렌치를 형성하는 단계;(c) 상기 식각마스크 위 및 상기 트렌치의 측벽과 바닥에 다결정 실리콘을 증착하는 단계; 및(d) 상기 증착된 다결정 실리콘을 산화시켜 상기 트렌치를 메우는 단계를 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
- 제1항에 있어서, 상기 (d) 단계후 상기 트렌치가 덜 메워진 경우, 상기 트렌치가 전부 메워질 때까지 상기 (c) 및 (d) 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
- 제1항에 있어서, 상기 (d) 단계후 상기 트렌치가 덜 메워진 경우, 절연막으로 상기 덜 메워진 트렌치를 메우는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
- 제3항에 있어서, 상기 절연막은 서로 다른 재료로 형성된 다층막인 것을 특징으로 하는 반도체 소자 분리방법.
- 제1항에 있어서, 상기 (c) 단계와 (d) 단계의 사이에, 상기 식각마스크 위에 증착된 다결정 실리콘을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
- 제1항에 있어서, 상기 식각마스크는 서로 다른 재료로 형성된 다층막인 것을 특징으로 하는 반도체 소자 분리방법.
- (a) 반도체 기판 위에 접착층, 제1절연막 및 제2절연막을 순차적으로 적층하는 단계;(b) 소자분리용 트렌치를 형성하고자 하는 영역의 반도체 기판을 노출하도록 상기 제2절연막, 제1절연막 및 접착층을 패터닝하는 단계;(c) 상기 패터닝된 제2절연막, 제1절연막 및 접착층을 마스크로 하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;(d) 상기 제2절연막 위 및 상기 트렌치의 측벽과 바닥에 다결정 실리콘을 증착하는 단계;(e) 상기 제2절연막 위에 증착된 다결정 실리콘을 제거하는 단계;(f) 상기 트렌치의 측벽과 바닥에 증착된 다결정 실리콘을 산화시켜 상기 트렌치를 메우는 단계;(g) 상기 제1절연막을 정지막으로 하여 상기 결과물에 화학기계적 연마를 수행하는 단계; 및(h) 상기 제1절연막 및 접착층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
- 제7항에 있어서, 상기 (b) 단계와 (c) 단계의 사이에, 상기 접착층을 습식식각하여 상기 반도체 기판이 노출된 부위의 경계에 상기 접착층이 제거된 홈을 형성하는 단계를 더 포함함으로써, 상기 (d) 단계의 다결정 실리콘이 상기 홈에 채워지도록 한 것을 특징으로 하는 반도체 소자 분리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038683A KR20000020193A (ko) | 1998-09-18 | 1998-09-18 | 반도체소자 분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038683A KR20000020193A (ko) | 1998-09-18 | 1998-09-18 | 반도체소자 분리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000020193A true KR20000020193A (ko) | 2000-04-15 |
Family
ID=19551092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980038683A KR20000020193A (ko) | 1998-09-18 | 1998-09-18 | 반도체소자 분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000020193A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639182B1 (ko) * | 2000-12-21 | 2006-10-31 | 매그나칩 반도체 유한회사 | 반도체장치의 소자격리방법 |
-
1998
- 1998-09-18 KR KR1019980038683A patent/KR20000020193A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639182B1 (ko) * | 2000-12-21 | 2006-10-31 | 매그나칩 반도체 유한회사 | 반도체장치의 소자격리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03129854A (ja) | 半導体装置の製造方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| CN108666263B (zh) | 接触孔的制造方法 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR20000020193A (ko) | 반도체소자 분리방법 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100509811B1 (ko) | Ｓｔｉ 제조 방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100256810B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20000013286A (ko) | 반도체 장치의 소자분리막 제조방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100417574B1 (ko) | 반도체소자제조방법 | |
| CN116072537A (zh) | 半导体结构的制造方法及半导体结构 | |
| KR100578239B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100317716B1 (ko) | 트랜치를 이용한 소자분리 방법 | |
| KR100449658B1 (ko) | 셀로우 트렌치 제조 방법 | |
| KR100569509B1 (ko) | 반도체소자의 제조방법 | |
| KR20000014372A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH11163119A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |