CN106629573B - 改善台阶侧壁的薄膜刻蚀不完全的结构及方法 - Google Patents

改善台阶侧壁的薄膜刻蚀不完全的结构及方法 Download PDF

Info

Publication number
CN106629573B
CN106629573B CN201611245039.5A CN201611245039A CN106629573B CN 106629573 B CN106629573 B CN 106629573B CN 201611245039 A CN201611245039 A CN 201611245039A CN 106629573 B CN106629573 B CN 106629573B
Authority
CN
China
Prior art keywords
supporting layer
film
layer
etching
mesa sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611245039.5A
Other languages
English (en)
Other versions
CN106629573A (zh
Inventor
康晓旭
李铭
周炜捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611245039.5A priority Critical patent/CN106629573B/zh
Publication of CN106629573A publication Critical patent/CN106629573A/zh
Application granted granted Critical
Publication of CN106629573B publication Critical patent/CN106629573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种改善台阶侧壁的薄膜刻蚀不完全的结构及方法，该结构包括：在台阶侧壁依次设置的且高度递减的至少一个支撑层，使得支撑层形成的结构的顶部形成递减缓变坡度，从而使得后续沉积的薄膜在台阶侧壁处也呈缓变递减的坡度，台阶侧壁的薄膜的厚度与台阶表面的薄膜的厚度较为一致，那么在后续刻蚀台阶侧壁的薄膜时，可以有效避免现有的由于侧壁薄膜较厚而且横向刻蚀速率较低，导致台阶侧壁的薄膜刻蚀不完全的问题。

Description

改善台阶侧壁的薄膜刻蚀不完全的结构及方法
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种改善台阶侧壁的薄膜刻蚀不完全的结构及方法。
背景技术
常规MEMS、红外传感器工艺等中会出现高台阶结构，一旦形成高台阶，后续薄膜沉积在台阶表面和侧壁，会在侧壁上形成较厚的竖直向上的薄膜，而在图形化该薄膜时，由于侧壁的薄膜较厚，而常规半导体工艺的横向刻蚀速率较低，导致台阶侧壁的薄膜刻蚀不完全；尤其是金属薄膜，会沿着台阶周边侧壁而保留，引起短路的问题和风险。
发明内容
为了克服以上问题，本发明旨在提供一种改善台阶侧壁的薄膜刻蚀不完全的结构和方法。
为了达到上述目的，本发明提供了一种改善台阶侧壁的薄膜刻蚀不完全的结构，其包括：在台阶侧壁依次设置的且高度递减的至少一个支撑层，使得支撑层形成的结构的顶部形成递减缓变坡度。
优选地，所述支撑层的顶部和外侧面形成连续的圆弧状。
优选地，支撑层的高度呈等差递减；最高的支撑层的高度与最低的支撑层的高度的比为(2～4):1。
优选地，相邻的支撑层中，靠近台阶侧壁的一个支撑层的材料和与之相邻的远离台阶侧壁的一个支撑层的材料的刻蚀选择比小于1。
优选地，台阶的材料为Si、SiGe或VOx，支撑层具有三个，从台阶侧壁向外依次为第一支撑层、第二支撑层和第三支撑层；所述第一支撑层的材料为SiN，所述第二支撑层的材料为SiON，所述第三支撑层的材料为SiO2。
为了达到上述目的，本发明还提供了一种上述所述的改善台阶侧壁的薄膜刻蚀不完全的结构的制备方法，其包括：
步骤01：提供一衬底；衬底表面具有台阶；
步骤02：在衬底表面沉积至少一层薄膜，并在每次沉积一层薄膜之后，对该层薄膜进行刻蚀，去除位于台阶顶部的该层薄膜，并且保留位于台阶侧壁的该层薄膜，从而形成至少一个支撑层，而且，每次对薄膜的刻蚀速率递增，从而使得支撑层形成的结构的顶部形成递减缓变坡度。
优选地，所述步骤02中，除了第一次刻蚀之外，以后的每一次对薄膜的刻蚀都具有一个过刻蚀过程，使得每一次刻蚀之后的台阶侧壁的支撑层顶部递减。
优选地，每一次过刻蚀时刻蚀掉的台阶侧壁的薄膜的高度相同。
优选地，所述步骤02中对薄膜的刻蚀采用等离子体各向异性干法刻蚀工艺。
优选地，所述步骤01中，还包括：在台阶表面和侧壁形成一层刻蚀阻挡层，该刻蚀阻挡层与支撑层的刻蚀比小于1；步骤02中，在最后一个支撑层形成之后还包括：去除台阶表面的刻蚀阻挡层。
本发明通过在台阶侧壁设置具有缓变递减坡度的结构，使得后续沉积的薄膜在台阶侧壁处也呈缓变递减的坡度，台阶侧壁的薄膜的厚度与台阶表面的薄膜的厚度较为一致，那么在后续刻蚀台阶侧壁的薄膜时，可以有效避免现有的由于侧壁薄膜较厚而且横向刻蚀速率较低，导致台阶侧壁的薄膜刻蚀不完全的问题。特别当台阶为敏感材料层时，台阶上后续要覆盖的薄膜为金属薄膜时，由于有了本发明的台阶侧壁的呈缓变递减坡度的结构，可以避免台阶侧壁的金属薄膜刻蚀不完全的问题，从而避免短路或断路现象的发生。
附图说明
图1为本发明的一个较佳实施例的台阶侧壁的侧墙结构的示意图
图2为本发明的一个较佳实施例的台阶侧壁的侧墙结构的制备方法的流程示意图
图3～10为本发明的一个较佳实施例的台阶侧壁的侧墙结构的制备方法的各制备步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1～10和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，以台阶侧壁形成有三个支撑层为例进行说明，但这不用于限制本发明的范围，本发明的台阶侧壁的支撑层可以为一个或以上。
请参阅图1，本实施例中，以图像传感器中的台阶101为例，该台阶由形成于衬底100上的敏感材料层构成，台阶101的材料可以为Si、SiGe或VOx，这些台阶101材料对常规的介质材料具有很高的刻蚀比，台阶的材料与支撑层的材料的刻蚀选择比小于1，也即是对台阶的材料的刻蚀速率远小于对支撑层的材料的刻蚀速率。
本实施例的一种台阶侧壁的侧墙结构，包括：依次位于台阶101侧壁且顶部高度递减的第一支撑层Z1、第二支撑层Z2和第三支撑层Z3。本实施例中，第一支撑层Z1的顶部和外侧面为连续的圆弧状，第二支撑层Z2的顶部和外侧面为连续的圆弧状，第三支撑层Z3的顶部和外侧面为连续的圆弧状，还可以第一支撑层Z1的材料和第二支撑层Z2的材料的刻蚀比小于1，第二支撑层Z1的材料和第三支撑层Z3的材料的刻蚀比小于1，使得制备时更容易得到高度递减的侧墙结构；较佳的，第一支撑层Z1的材料为SiN或SiC，第二支撑层Z2的材料为SiON，第三支撑层Z3的材料为SiO2，这里，第三支撑层Z3的SiO2可以为标准化学计量的SiO2或者掺杂了磷和/或硼的SiO2，则按照刻蚀速率从大到小排列为：掺杂了磷和/或硼的SiO2＞SiO2＞SiON＞SiN或SiC；并且，较佳的，第一支撑层Z1的高度、第二支撑层Z2的高度和第三支撑层Z3的高度的比为(2～4):(1.5～2):1，这样，使得台阶侧壁形成的侧墙结构的顶部到侧壁具有缓变递减的坡度，如果后续在衬底100上再沉积一层薄膜，并对薄膜进行刻蚀，由于缓变递减坡度的存在，首先沉积的薄膜在台阶侧壁处也呈缓变递减的坡度，使得台阶101侧壁的薄膜的厚度与台阶101表面的薄膜的厚度较为一致，那么在后续刻蚀台阶101侧壁的薄膜时，可以有效避免现有的由于侧壁薄膜较厚而且横向刻蚀速率较低，导致台阶101侧壁的薄膜刻蚀不完全的问题。例如，当台阶101为敏感材料层时，台阶101上后续要覆盖的薄膜为金属薄膜，由于有了本实施例的台阶101侧壁的呈缓变递减坡度的结构，可以避免台阶101侧壁的金属薄膜刻蚀不完全的问题，从而避免短路或断路现象的发生。
接下来，请参阅图2～10，本实施例上述具有三个支撑层的结构的制备方法，包括：
步骤01：请参阅图3，提供一衬底100；衬底100表面具有台阶101；
具体的，为了保护台阶101在后续刻蚀过程中不受到损伤，可以在台阶101表面和侧壁采用化学气相沉积方法来沉积一层较薄的刻蚀阻挡层102，刻蚀阻挡层102可以为碳薄膜或氮化硼薄膜，该刻蚀阻挡层102与后续的第一层薄膜103、第二层薄膜104、第三层薄膜105的刻蚀比相差很大，该刻蚀阻挡层102与后续的第一层薄膜103、第二层薄膜104、第三层薄膜105的刻蚀比至少小于1，也即是该刻蚀阻挡层102的刻蚀速率远小于对后续的第一层薄膜103、第二层薄膜104、第三层薄膜105的刻蚀速率，从而在后续刻蚀第一层薄膜103、第二层薄膜104和第三层薄膜105的时候不会刻蚀掉刻蚀阻挡层102，起到保护台阶101的目的。再者，采用化学气相沉积方法沉积的刻蚀阻挡层102较薄，在后续被去除时，很容易被刻蚀掉，不会造成台阶101的损伤，较佳的，可以采用O2等离子体来刻蚀去除掉台阶101表面的刻蚀阻挡层102。这里的台阶101是由敏感材料层构成的。当不设置刻蚀阻挡层102时，敏感材料层与第一层薄膜103、第二层薄膜104和第三层薄膜105的刻蚀选择比要足够高，才能保证敏感材料层不被刻蚀掉或严重损伤。
步骤02：请参阅图4，在衬底100表面沉积第一层薄膜103，第一层薄膜103将台阶101表面和台阶101侧壁覆盖；第一层薄膜103包括位于台阶101表面的第一水平层和位于台阶101侧壁的第一竖直层；
具体的，可以但不限于采用化学气相沉积方法来沉积第一层薄膜103。
步骤03：请参阅图5，以第一刻蚀速率刻蚀第一层薄膜103的第一水平层，直至暴露出台阶101表面，并且保留在台阶101侧壁的第一竖直层，构成第一支撑层Z1；
具体的，可以但不限于采用等离子体各向异性刻蚀工艺，来刻蚀第一层薄膜103，等离子体各向异性刻蚀工艺在纵向的刻蚀速率远大于横向的刻蚀速率，再由于第一竖直层的竖直高度较高，当将第一层薄膜103的第一水平层刻蚀掉的时候，第一竖直层还保留着，并且第一竖直层的顶部和侧壁形成连续的弧形，从而构成第一支撑层Z1。
步骤04：请参阅图6，在完成步骤03的衬底100上沉积第二层薄膜104，第二层薄膜104将台阶101表面和第一支撑层Z1覆盖；第二层薄膜104包括位于台阶101表面的第二水平层和位于第一支撑层Z1侧壁的第二竖直层；
具体的，可以但不限于采用化学气相沉积法来沉积第二层薄膜104。
步骤05：请参阅图7，以第二刻蚀速率刻蚀第二层薄膜104的第二水平层和部分第二竖直层，直至暴露出台阶101表面，并且保留在第一支撑层Z1侧壁的剩余的第二竖直层，构成第二支撑层Z2；
具体的，可以但不限于采用等离子体各向异性刻蚀工艺，来刻蚀第二层薄膜104，等离子体各向异性刻蚀工艺在纵向的刻蚀速率远大于横向的刻蚀速率，并且，对第二层薄膜104的刻蚀速率远大于对第一层薄膜103的刻蚀速率，再由于第一支撑层Z1、第二竖直层的竖直高度较高，当将第二层薄膜104的第二水平层刻蚀掉的时候，第一支撑层Z1、第二竖直层还保留着，并且第二竖直层的顶部和侧壁形成连续的弧形，从而构成第二支撑层Z2。再者，对刻蚀阻挡层102刻蚀速率远小于对第二层薄膜104的刻蚀速率，使得刻蚀阻挡层102能够有效保护台阶101。
步骤06：请参阅图8，在完成步骤05的衬底100上沉积第三层薄膜105，第三层薄膜105将台阶101表面和第一支撑层Z1顶部、第二支撑层Z2覆盖；第三层薄膜105包括位于台阶101表面的第三水平层和位于第二支撑层Z2侧壁的第三竖直层；
具体的，可以但不限于化学气相沉积法来沉积第三层薄膜105。
步骤07：请参阅图9，以第三刻蚀速率刻蚀第三层薄膜105的第三水平层和部分第三竖直层，直至暴露出台阶101表面，并且保留在第二支撑层Z2侧壁的剩余的第三竖直层，构成第三支撑层Z3；
具体的，可以但不限于采用等离子体各向异性刻蚀工艺，来刻蚀第三层薄膜105，因为等离子体各向异性刻蚀工艺在纵向的刻蚀速率远大于横向的刻蚀速率，并且，对第三层薄膜105的刻蚀速率远大于对第二层薄膜104、第一层薄膜103的刻蚀速率，再由于第一支撑层Z1、第二支撑层Z2、第三竖直层的竖直高度较高，当将第三层薄膜105的第三水平层刻蚀掉的时候，第一支撑层Z1、第二支撑层Z2、第三竖直层还保留着，并且第三竖直层的顶部和侧壁形成连续的弧形，从而构成第三支撑层Z3。再者，对刻蚀阻挡层102刻蚀速率远小于对第三层薄膜105的刻蚀速率，使得刻蚀阻挡层102能够有效保护台阶101。
需要说明的是，由于本实施例采用等离子体各向异性刻蚀工艺来分别刻蚀第一层薄膜103、第二层薄膜104和第三层薄膜105，而且还采用了第一刻蚀速率大于第二刻蚀速率，第二刻蚀速率大于第三刻蚀速率，那么，在刻蚀第二层薄膜104时，当暴露出台阶101表面或刻蚀阻挡层102表面时，由于第二刻蚀速率大于第一刻蚀速率，无需延长时间或者稍微延长一下刻蚀时间即过刻蚀，就可以使得最后形成的第二支撑层Z2的顶部低于第一支撑层Z1的顶部，同理，在刻蚀第三层薄膜105时，当暴露出台阶101表面或刻蚀阻挡层102表面时，由于第三刻蚀速率大于第二刻蚀速率，无需延长刻蚀时间或稍微延长一下刻蚀时间即过刻蚀，就可以使得最后形成的第三支撑层Z3的顶部低于第二支撑层Z2的顶部、第一支撑层Z1的顶部。最终第二支撑层Z2被刻蚀掉的高度与第二支撑层Z2的刻蚀速率和刻蚀时间有关，第三支撑层Z3被刻蚀掉的高度与第三支撑层Z3的刻蚀速率和刻蚀时间有关，可以根据实际需要来设置相应的刻蚀速率和刻蚀时间，从而得到第一支撑层Z1的顶部、第二支撑层Z2的顶部、第三支撑层Z3的顶部依次递减。
第三支撑层Z3形成之后，请参阅图10，还包括：去除台阶101表面的刻蚀阻挡层102。由于采用化学气相沉积方法沉积的刻蚀阻挡层102较薄，在后续被去除时，很容易被刻蚀掉，不会造成台阶101的损伤，较佳的，可以采用O2等离子体来刻蚀去除掉台阶101表面的刻蚀阻挡层102。
虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。

Claims (9)

1.一种改善台阶侧壁的薄膜刻蚀不完全的结构，其特征在于，包括：在台阶侧壁依次设置的且高度递减的至少一个支撑层，使得支撑层形成的结构的顶部形成递减缓变坡度；相邻的支撑层中，靠近台阶侧壁的一个支撑层的材料和与之相邻的远离台阶侧壁的一个支撑层的材料的刻蚀选择比小于1。
2.根据权利要求1所述结构，其特征在于，所述支撑层的顶部和外侧面形成连续的圆弧状。
3.根据权利要求1所述结构，其特征在于，支撑层的高度呈等差递减；最高的支撑层的高度与最低的支撑层的高度的比为(2～4):1。
4.根据权利要求1所述结构，其特征在于，台阶的材料为Si、SiGe或VOx，支撑层具有三个，从台阶侧壁向外依次为第一支撑层、第二支撑层和第三支撑层；所述第一支撑层的材料为SiN，所述第二支撑层的材料为SiON，所述第三支撑层的材料为SiO2。
5.一种权利要求1～4任意一项所述的改善台阶侧壁的薄膜刻蚀不完全的结构的制备方法，其特征在于，包括：
步骤01：提供一衬底；衬底表面具有台阶；
步骤02：在衬底表面沉积至少两层薄膜，并在每次沉积一层薄膜之后，对该层薄膜进行刻蚀，去除位于台阶顶部的该层薄膜，并且保留位于台阶侧壁的该层薄膜，从而形成至少一个支撑层，而且，每次对薄膜的刻蚀速率递增，从而使得支撑层形成的结构的顶部形成递减缓变坡度。
6.根据权利要求5所述的制备方法，其特征在于，所述步骤02中，除了第一次刻蚀之外，以后的每一次对薄膜的刻蚀都具有一个过刻蚀过程，使得每一次刻蚀之后的台阶侧壁的支撑层顶部递减。
7.根据权利要求6所述的制备方法，其特征在于，每一次过刻蚀时刻蚀掉的台阶侧壁的薄膜的高度相同。
8.根据权利要求5所述的制备方法，其特征在于，所述步骤02中对薄膜的刻蚀采用等离子体各向异性干法刻蚀工艺。
9.根据权利要求5所述的制备方法，其特征在于，所述步骤01中，还包括：在台阶表面和侧壁形成一层刻蚀阻挡层，该刻蚀阻挡层与支撑层的刻蚀比小于1；步骤02中，在最后一个支撑层形成之后还包括：去除台阶表面的刻蚀阻挡层。
CN201611245039.5A 2016-12-29 2016-12-29 改善台阶侧壁的薄膜刻蚀不完全的结构及方法 Active CN106629573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611245039.5A CN106629573B (zh) 2016-12-29 2016-12-29 改善台阶侧壁的薄膜刻蚀不完全的结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611245039.5A CN106629573B (zh) 2016-12-29 2016-12-29 改善台阶侧壁的薄膜刻蚀不完全的结构及方法

Publications (2)

Publication Number Publication Date
CN106629573A CN106629573A (zh) 2017-05-10
CN106629573B true CN106629573B (zh) 2018-11-09

Family

ID=58836023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611245039.5A Active CN106629573B (zh) 2016-12-29 2016-12-29 改善台阶侧壁的薄膜刻蚀不完全的结构及方法

Country Status (1)

Country Link
CN (1) CN106629573B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
JP2000332254A (ja) * 1999-05-21 2000-11-30 Toshiba Corp 薄膜トランジスタ装置
CN102173377B (zh) * 2011-03-15 2015-12-09 上海集成电路研发中心有限公司 半导体器件及其制造方法
CN104282542B (zh) * 2013-07-08 2017-03-29 上海华虹宏力半导体制造有限公司 解决超级结产品保护环场氧侧壁多晶硅残留的方法
DE102014109940A1 (de) * 2013-07-23 2015-01-29 Maxim Integrated Products, Inc. Verfahren für MEMS-Kappen-Arbeitsablauf für vielgestaltige Topographie
CN106185787B (zh) * 2015-04-30 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN106629573A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US20150371861A1 (en) Protective silicon oxide patterning
TW484199B (en) Fabrication of trench capacitors using disposable hard mask
CN105589131B (zh) 一种用于光波导的硅片沟槽刻蚀方法
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
CN108110043A (zh) 晶圆弯曲度的优化方法
US9105687B1 (en) Method for reducing defects in shallow trench isolation
FR3076068A1 (fr) Procede de gravure d'une couche dielectrique tridimensionnelle
CN106629573B (zh) 改善台阶侧壁的薄膜刻蚀不完全的结构及方法
CN106409833B (zh) 嵌入式闪存的隔离方法和制备方法
CN109728099A (zh) 一种闪存器件及其制造方法
KR101344019B1 (ko) 이온 주입 방법
CN106128951B (zh) 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
CN104465489B (zh) 半导体器件及其形成方法
CN105810637B (zh) 一种3d nand外围器件的集成方法
US9728421B2 (en) High aspect ratio patterning of hard mask materials by organic soft masks
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
US20150228537A1 (en) Contact Critical Dimension Control
CN108069388B (zh) 在基体的表面形成斜面的方法
CN103928313A (zh) 一种小尺寸图形的制作方法
CN104217988A (zh) 一种深槽隔离结构的制造方法
TWI553728B (zh) 邊緣氧化層剝除裝置及晶圓邊緣氧化層的剝除方法
TWI784189B (zh) 採用蝕刻後圖案包覆的方法
US8796110B2 (en) Method for handling a thin substrate and for substrate capping
CN104900514B (zh) 侧墙的形成方法
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant