JPH0590197A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590197A JPH0590197A JP24943891A JP24943891A JPH0590197A JP H0590197 A JPH0590197 A JP H0590197A JP 24943891 A JP24943891 A JP 24943891A JP 24943891 A JP24943891 A JP 24943891A JP H0590197 A JPH0590197 A JP H0590197A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- insulating film
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜を特性よく成膜でき、配線層のコ
ンタクトホール内の被覆性を良好にする半導体装置の製
造方法を提供する。 【構成】 ＳｉＯ2 膜１２が形成されている半導体基板
１１上にフォトレジスト膜１３を形成し、コンタクトホ
ールをパターニングする。次ぎに、ＳｉＯ2 膜１２に垂
直な壁を有するコンタクトホール１４を形成する。次ぎ
に、該フォトレジスト膜１３の一部をエッチング除去す
る、そして、イオンスパッタエッチングを行いコンタク
トホールの端部に傾斜を付ける、次ぎに、フォトレジス
ト膜１３を全て除去する。
ンタクトホール内の被覆性を良好にする半導体装置の製
造方法を提供する。 【構成】 ＳｉＯ2 膜１２が形成されている半導体基板
１１上にフォトレジスト膜１３を形成し、コンタクトホ
ールをパターニングする。次ぎに、ＳｉＯ2 膜１２に垂
直な壁を有するコンタクトホール１４を形成する。次ぎ
に、該フォトレジスト膜１３の一部をエッチング除去す
る、そして、イオンスパッタエッチングを行いコンタク
トホールの端部に傾斜を付ける、次ぎに、フォトレジス
ト膜１３を全て除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体基板と配線層を接続するコンタク
トホール、または配線層と配線層を接続するヴィアコン
タクトホールの形成方法に関する。
に関し、特に、半導体基板と配線層を接続するコンタク
トホール、または配線層と配線層を接続するヴィアコン
タクトホールの形成方法に関する。
【０００２】
【従来の技術】半導体装置のパターンの微細化に伴い、
コンタクトホールのアスペクト比（コンタクトホールの
深さ対径の比）が高くなり、コンタクトホール内に金属
配線層の金属が十分に入り込まずコンタクト不良をおこ
したり、また、被覆性よく堆積することが困難になりコ
ンタクトホールの端部の肩において金属配線層が極端に
薄くなり段切れを起こす等の問題が生じてきた。
コンタクトホールのアスペクト比（コンタクトホールの
深さ対径の比）が高くなり、コンタクトホール内に金属
配線層の金属が十分に入り込まずコンタクト不良をおこ
したり、また、被覆性よく堆積することが困難になりコ
ンタクトホールの端部の肩において金属配線層が極端に
薄くなり段切れを起こす等の問題が生じてきた。
【０００３】これを解決するために、コンタクトホール
の端部の肩にテーパーを付けるという方法が従来より知
られている。
の端部の肩にテーパーを付けるという方法が従来より知
られている。
【０００４】図２に従来用いられているテーパーの形成
方法を示す。まず、半導体基板２１上に絶縁膜２２を形
成し、該絶縁膜２２の上にコンタクトホールパターンを
有するフォトレジスト膜２３を形成する（図２ａ）。
方法を示す。まず、半導体基板２１上に絶縁膜２２を形
成し、該絶縁膜２２の上にコンタクトホールパターンを
有するフォトレジスト膜２３を形成する（図２ａ）。
【０００５】次いで、フォトレジスト膜２３をマスクと
して、反応性イオンエッチング法等の異方性エッチング
を行い、絶縁膜２２に垂直なコンタクトホール２４を形
成する（図２ｂ）。
して、反応性イオンエッチング法等の異方性エッチング
を行い、絶縁膜２２に垂直なコンタクトホール２４を形
成する（図２ｂ）。
【０００６】次いで、Ｏ2 プラズマによりフォトレジス
ト膜２３を除去する（図２ｃ）。
ト膜２３を除去する（図２ｃ）。
【０００７】その後、イオンスパッタエッチングを行う
と、平坦部より角の方がエッチング速度が大きいという
イオンスパッタエッチングの性質により、コンタクトホ
ール端部の肩にテーパー角を付けることができる（図２
ｄ）。
と、平坦部より角の方がエッチング速度が大きいという
イオンスパッタエッチングの性質により、コンタクトホ
ール端部の肩にテーパー角を付けることができる（図２
ｄ）。
【０００８】この様に、コンタクトホール端部の肩にテ
ーパー角を持たせることにより金属配線層の金属が十分
コンタクトホール内に入り込み、また角にテーパーを付
け、なだらかにしたことにより、コンタクトホール端部
の肩部分で金属配線層が段切れを起こすこともなくなる
のである。
ーパー角を持たせることにより金属配線層の金属が十分
コンタクトホール内に入り込み、また角にテーパーを付
け、なだらかにしたことにより、コンタクトホール端部
の肩部分で金属配線層が段切れを起こすこともなくなる
のである。
【０００９】
【発明が解決しようとする課題】しかしながら、この従
来の技術は、絶縁膜の平坦部もエッチングされてしまう
ため（図２ｄの２５、エッチングにより消失した分）、
絶縁膜が薄くなり、耐圧の劣化、リーク発生等という不
良が多くなってしまうという問題があった。
来の技術は、絶縁膜の平坦部もエッチングされてしまう
ため（図２ｄの２５、エッチングにより消失した分）、
絶縁膜が薄くなり、耐圧の劣化、リーク発生等という不
良が多くなってしまうという問題があった。
【００１０】そこで本発明は、絶縁膜の耐圧の劣化、リ
ーク発生という問題を起こすことなく、コンタクトホー
ル端部の肩にテーパーを形成した半導体装置の製造方法
を提供することを目的とする。
ーク発生という問題を起こすことなく、コンタクトホー
ル端部の肩にテーパーを形成した半導体装置の製造方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板上に、絶縁膜およびレジスト
膜を形成する工程と、前記レジスト膜の一部を除去して
前記絶縁膜にコンタクトホールを形成するとともに、こ
のコンタクトホールの端部を露出させる工程と、前記コ
ンタクトホールの端部の肩をテーパー状に形成する工程
とからなるものである。
に、本発明は、半導体基板上に、絶縁膜およびレジスト
膜を形成する工程と、前記レジスト膜の一部を除去して
前記絶縁膜にコンタクトホールを形成するとともに、こ
のコンタクトホールの端部を露出させる工程と、前記コ
ンタクトホールの端部の肩をテーパー状に形成する工程
とからなるものである。
【００１２】
【作用】本発明によれば、コンタクトホール端部の肩部
分のテーパー化エッチングの際には、このテーパー化さ
れる肩の部分以外は全てフォトレジストが絶縁膜を覆っ
ているため、絶縁膜の膜厚が減少することなくテーパー
を形成することができ、絶縁膜の減少による耐圧劣化、
リーク発生という現象を引き起こさない。また、形成さ
れるテーパーは、十分なだらかな形状となり、その後に
堆積される金属配線層はコンタクトホール内に良好に埋
め込まれ、また被覆性も良好である。
分のテーパー化エッチングの際には、このテーパー化さ
れる肩の部分以外は全てフォトレジストが絶縁膜を覆っ
ているため、絶縁膜の膜厚が減少することなくテーパー
を形成することができ、絶縁膜の減少による耐圧劣化、
リーク発生という現象を引き起こさない。また、形成さ
れるテーパーは、十分なだらかな形状となり、その後に
堆積される金属配線層はコンタクトホール内に良好に埋
め込まれ、また被覆性も良好である。
【００１３】
【実施例】本発明を実施例により図１を参照しながら説
明する。図１は本発明の一実施例を示す工程順序図であ
る。
明する。図１は本発明の一実施例を示す工程順序図であ
る。
【００１４】まず、半導体基板１１上に膜厚５，０００
オングストローム程度の、例えば、ＳｉＯ2 やＰＳＧ、
ＢＰＳＧ膜等により形成されている絶縁膜１２の上に、
厚さ約１．２μｍのフォトレジストによりコンタクトホ
ールパターン１３を形成する（図１ａ）。
オングストローム程度の、例えば、ＳｉＯ2 やＰＳＧ、
ＢＰＳＧ膜等により形成されている絶縁膜１２の上に、
厚さ約１．２μｍのフォトレジストによりコンタクトホ
ールパターン１３を形成する（図１ａ）。
【００１５】次いで、例えば、ＣＨ4 ガスとＨ2 ガスを
用いた反応性イオンエッチングにより該フォトレジスト
膜１３をマスクとして、該絶縁膜１２をエッチングし
て、垂直な壁を有するコンタクトホール１４を形成する
（図１ｂ）。
用いた反応性イオンエッチングにより該フォトレジスト
膜１３をマスクとして、該絶縁膜１２をエッチングし
て、垂直な壁を有するコンタクトホール１４を形成する
（図１ｂ）。
【００１６】次いで、Ｏ2 プラズマを用いて等方性エッ
チングを行い、該フォトレジスト膜１３の一部１５をエ
ッチングして除去する。この時、エッチング量はフォト
レジスト膜の表面から約２，０００オングストローム程
が好ましく、これにより、フォトレジスト膜パターンエ
ッジが絶縁膜１２のコンタクトホールエッジより約２，
０００オングストローム程後退する（図１ｃ）。
チングを行い、該フォトレジスト膜１３の一部１５をエ
ッチングして除去する。この時、エッチング量はフォト
レジスト膜の表面から約２，０００オングストローム程
が好ましく、これにより、フォトレジスト膜パターンエ
ッジが絶縁膜１２のコンタクトホールエッジより約２，
０００オングストローム程後退する（図１ｃ）。
【００１７】その後、Ａｒガスを用いてイオンスパッタ
エッチングを行う。すると、露出している絶縁膜１２の
コンタクトホールパターンエッジはエッチングされ、平
坦部より角のほうがエッチングされやすいというイオン
スパッタエッチングの性質により、コンタクトホール１
４端部の肩は約４５度の角度にテーパーがついて形成さ
れる（図１ｄ）。
エッチングを行う。すると、露出している絶縁膜１２の
コンタクトホールパターンエッジはエッチングされ、平
坦部より角のほうがエッチングされやすいというイオン
スパッタエッチングの性質により、コンタクトホール１
４端部の肩は約４５度の角度にテーパーがついて形成さ
れる（図１ｄ）。
【００１８】次いで、Ｏ2 プラズマによりフォトレジス
ト膜１３を全部除去すると、コンタクトホール端部にテ
ーパーを有するコンタクトホールが開口された絶縁膜１
２が現れる（図１ｅ）。
ト膜１３を全部除去すると、コンタクトホール端部にテ
ーパーを有するコンタクトホールが開口された絶縁膜１
２が現れる（図１ｅ）。
【００１９】ここで、絶縁膜１２の平坦部は当初の５，
０００オングストロームの厚さがそのまま残っている。
０００オングストロームの厚さがそのまま残っている。
【００２０】従来法により、同様なテーパーを有するコ
ンタクトホールを形成した場合は、当初５，０００オン
グストロームであった絶縁膜が、平坦部において約４，
０００オングストローム以下となってしまう。
ンタクトホールを形成した場合は、当初５，０００オン
グストロームであった絶縁膜が、平坦部において約４，
０００オングストローム以下となってしまう。
【００２１】
【発明の効果】以上説明したように本発明によれば、絶
縁膜の厚さを損なわずに、コンタクトホール端部の肩に
テーパーを形成することができるため、絶縁耐圧の劣化
やリーク発生等の不良がなく、かつ配線層のコンタクト
ホール内埋め込み性、被覆性が良好な、信頼性のある半
導体装置を製造することができる。
縁膜の厚さを損なわずに、コンタクトホール端部の肩に
テーパーを形成することができるため、絶縁耐圧の劣化
やリーク発生等の不良がなく、かつ配線層のコンタクト
ホール内埋め込み性、被覆性が良好な、信頼性のある半
導体装置を製造することができる。
【図１】は、本発明による一実施例の半導体装置製造方
法の工程順序を示す断面図である。
法の工程順序を示す断面図である。
【図２】は、従来の半導体装置製造方法の工程順序を示
す断面図である。
す断面図である。
１１…半導体基板、 １２…絶縁膜、１３…
フォトレジスト膜、 １４…コンタクトホール、１５
…フォトレジストの一部除去した部分、２１…半導体基
板、 ２２…絶縁膜、２３…フォトレジスト
膜、 ２４…コンタクトホール、２５…絶縁膜の消
失した部分。
フォトレジスト膜、 １４…コンタクトホール、１５
…フォトレジストの一部除去した部分、２１…半導体基
板、 ２２…絶縁膜、２３…フォトレジスト
膜、 ２４…コンタクトホール、２５…絶縁膜の消
失した部分。
Claims (1)
- 【請求項１】半導体基板上に、絶縁膜およびレジスト膜
を形成する工程と、前記レジスト膜の一部を除去して前
記絶縁膜にコンタクトホールを形成するとともに、この
コンタクトホールの端部を露出させる工程と、前記コン
タクトホールの端部の肩をテーパー状に形成する工程と
からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943891A JPH0590197A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943891A JPH0590197A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590197A true JPH0590197A (ja) | 1993-04-09 |
Family
ID=17192974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24943891A Withdrawn JPH0590197A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590197A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049884A (ja) * | 1995-11-27 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びｅｌ表示装置 |
| JP2005175332A (ja) * | 2003-12-15 | 2005-06-30 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
| CN102092673A (zh) * | 2010-12-31 | 2011-06-15 | 上海集成电路研发中心有限公司 | Mems的缓变侧壁的形成方法 |
| CN102173377A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 半导体器件及其制造方法 |
| JP2012151492A (ja) * | 1995-11-27 | 2012-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1991
- 1991-09-27 JP JP24943891A patent/JPH0590197A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049884A (ja) * | 1995-11-27 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びｅｌ表示装置 |
| JP2012151492A (ja) * | 1995-11-27 | 2012-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2005175332A (ja) * | 2003-12-15 | 2005-06-30 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
| JP4668530B2 (ja) * | 2003-12-15 | 2011-04-13 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
| CN102092673A (zh) * | 2010-12-31 | 2011-06-15 | 上海集成电路研发中心有限公司 | Mems的缓变侧壁的形成方法 |
| CN102173377A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183694B2 (en) | Reversing tone of patterns on integrated circuit and nanoscale fabrication | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| EP0239756B1 (en) | Process for forming planar chip-level wiring | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0563940B2 (ja) | ||
| GB2345189A (en) | Process for forming dual damascene wiring | |
| JPH09260487A (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| JPH0590197A (ja) | 半導体装置の製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| US5965462A (en) | Method for forming a gate structure used in borderless contact etching | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JP3282607B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| KR100652358B1 (ko) | 듀얼 다마신 형성방법 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100755051B1 (ko) | 반도체소자의 제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100223772B1 (ko) | 반도체장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |