CN105932124A - 一种led外延结构及其制备方法 - Google Patents
一种led外延结构及其制备方法 Download PDFInfo
- Publication number
- CN105932124A CN105932124A CN201610560463.2A CN201610560463A CN105932124A CN 105932124 A CN105932124 A CN 105932124A CN 201610560463 A CN201610560463 A CN 201610560463A CN 105932124 A CN105932124 A CN 105932124A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- ingan
- type
- quantum well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 49
- 230000012010 growth Effects 0.000 claims description 28
- 229910002704 AlGaN Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 16
- 230000000737 periodic effect Effects 0.000 abstract 3
- 239000011229 interlayer Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种LED外延结构及其制备方法，在衬底上生长第一类型外延层；在第一类型外延层上生长应力释放层；在应力释放层上生长多量子阱结构层；在多量子阱结构层上生长第二类型外延层。其中，应力释放层包含第一InGaN/GaN超晶格量子阱、n型GaN插入层、第二InGaN/GaN超晶格量子阱；第一InGaN/GaN超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构；第二InGaN/GaN超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势垒层。本发明通过在传统的应力释放超晶格结构中插入低温生长的n型GaN层，增加了反向击穿电压，有效地提高了LED产品的可靠性。
Description
技术领域
本发明涉及半导体结构领域，特别涉及一种LED外延结构及其制备方法。
背景技术
相比传统光源，发光二极管（LED）具有众多优势，如节能，长寿命，高光效，体积小等，正逐步成为一种重要的照明方式。GaN基发光二极管的应用范围越来越广。
GaN基发光二极管的反向击穿电压目前是衡量LED可靠性的一个重要的参数。当外加反向偏置电压低于某一数值时，几乎没有电流；当外加反向电压超过某一数值时，会引起反向电流显著地增加，这可能造成对LED的永久损坏。当LED应用于实际显示和照明领域时，会不可避免地处于反向偏置状态，例如ESD攻击、交流电压驱动等等。因此，如何增强LED外延结构的抗反向击穿能力，来提升LED产品的可靠性，是亟需解决的一个问题。
发明内容
本发明的目的在于提供一种LED外延结构及其制备方法，通过改变多量子阱结构前应力释放层的生长模式来获得高反向击穿电压，降低了LED的反向漏电，有效地提升了LED产品的可靠性。
为了达到上述目的，本发明的一个技术方案是提供一种LED外延结构的制备方法，其中包含以下的工艺步骤：
S1、提供一衬底，在所述衬底上生长第一类型外延层；
S2、在所述第一类型外延层上生长应力释放层；
S3、在所述应力释放层上生长多量子阱结构层；
S4、在多量子阱结构层上生长第二类型外延层。
本发明的另一个技术方案是提供一种LED外延结构，其中自下至上包含：衬底、第一类型外延层、应力释放层、多量子阱结构层、第二类型外延层。
本发明的各个技术方案中，所述应力释放层包含第一InGaN/GaN 超晶格量子阱、n型GaN插入层、第二InGaN/GaN 超晶格量子阱；所述第一InGaN/GaN 超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构；所述第二InGaN/GaN 超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势垒层。
优选地，本发明的各个技术方案中包含A1-A4中的任意一项或其组合：
A1、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱的生长温度在750℃~900℃之间；
A2、所述第一InGaN/GaN超晶格量子阱中第一InGaN势阱层的厚度为1.0~10.0nm，第一GaN势垒层的厚度为1.0~20.0nm；所述第二InGaN/GaN超晶格量子阱中第二InGaN势阱层的厚度为1.0~10.0nm，第二GaN势垒层的厚度为1.0~20.0nm；
A3、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，In的组分为1~10%之间；
A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在1~5之间。
优选地，本发明的各个技术方案中包含B1-B4中的任意一项或其组合：
B1、所述n型GaN插入层的生长温度比所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱的生长温度低0~100℃；
B2、所述n型GaN插入层的厚度1~200nm；
B3、所述n型GaN插入层的Si掺杂浓度，高于所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度；
B4、所述n型GaN插入层的Si掺杂浓度1e17 cm-3~1e20
cm-3。
优选地，本发明的各个技术方案中包含C1-C3中的任意一项或其组合：
C1、所述多量子阱结构层的生长温度为700℃~900℃；
C2、所述多量子阱结构层中包含5~18组第三InGaN势阱层和第三GaN势垒层；
C3、所述多量子阱结构层中包含5~18组第三InGaN势阱层和第三GaN势垒层，且所述第三InGaN势阱层厚度为2.0nm~4.0nm，所述第三GaN势垒层厚度为3.0nm~15.0nm。
优选地，本发明的各个技术方案中包含D1-D3中的任意一项或其组合：
D1、所述第一类型外延层的厚度为1.5μm~4.5μm；
D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和n型GaN层，所述未掺杂GaN层和n型GaN层的生长温度为800℃~1200℃；
D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为1e18cm-3～3e19cm-3的n型GaN层；
优选地，本发明的各个技术方案中包含E1-E3中的任意一项或其组合：
E1、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层厚度为30nm~80nm，所述p型GaN层厚度为30nm~150nm；
E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm-3～3.5e19cm-3，p型GaN层的Mg掺杂浓度为5e18cm-3～1e20cm-3；
E3、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层为p型AlGaN、或p型InAlGaN、或p型AlGaN/GaN超晶格结构。
优选地，本发明的各个技术方案中，所述衬底的材料是蓝宝石、或GaN、或硅、或碳化硅的单晶；所述衬底与所述第一类型外延层之间生长有缓冲层或者没有生长缓冲层，所述缓冲层的材料是GaN、或AlN 、或InAlGaN、或AlGaN。
与现有技术相比，本发明提供的LED外延结构及其制备方法，通过在传统的应力释放超晶格结构中插入低温生长的n型GaN层，增加了反向击穿电压，有效地提高了LED产品的可靠性。
附图说明
图1~图4分别是本发明所述可增加反向击穿电压的LED外延结构的制备方法中与工艺步骤S1~S4对应的结构示意图。
具体实施方式
配合参见图1~图4所示，本发明提供一种可增加反向击穿电压的LED外延结构，其包含：衬底10，在衬底10上生长有第一类型外延层20；
在第一类型外延层20上生长有应力释放层，所述应力释放层包含第一InGaN/GaN 超晶格量子阱30、n型GaN插入层40、第二InGaN/GaN 超晶格量子阱50；其中，所述的第一InGaN/GaN 超晶格量子阱30为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构，所述的第二InGaN/GaN 超晶格量子阱50为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；
在应力释放层上生长有多量子阱结构层60，所述的多量子阱结构层60包含周期层叠的第三InGaN势阱层和第三GaN势垒层；
在多量子阱结构层60上生长有第二类型外延层70。
本发明所述可增加反向击穿电压的LED外延结构的制备方法，包含以下的工艺步骤：
S1、在衬底10上生长第一类型外延层20，参见图1。
所述衬底10可以是适合GaN及其半导体外延材料生长的材料，如蓝宝石、GaN、硅、碳化硅等单晶。
所述衬底10和所述第一类型外延层20之间可以生长一缓冲层，材料例如是GaN、AlN 、InAlGaN或者AlGaN。
所述第一类型外延层20包含自下至上层叠的未掺杂GaN层和n型GaN层，所述未掺杂GaN层和n型GaN层的生长温度为800℃~1200℃，所述第一类型外延层20的厚度为1.5μm~4.5μm，所述n型GaN层的Si掺杂浓度为1e18cm-3～3e19cm-3。
S2、在所述第一类型外延层20上生长应力释放层，参见图2。
所述应力释放层包含周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构（第一InGaN/GaN 超晶格量子阱30）、低温生长的n型GaN插入层40、周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构（第二InGaN/GaN 超晶格量子阱50）。
在一些优选的示例中，所述第一和第二InGaN/GaN超晶格量子阱30、50，生长温度750℃~900℃之间。
所述第一和第二InGaN/GaN超晶格量子阱30、50中，周期可以在1~5之间。
所述第一和第二InGaN/GaN超晶格量子阱30、50中，In的组分可以为1~10%之间。
所述第一和第二InGaN/GaN超晶格量子阱30、50中，InGaN势阱的厚度为1.0~10.0nm，GaN势垒的厚度为1.0~20.0nm。
所述n型GaN插入层40，厚度1~200nm。
所述n型GaN插入层40，生长温度比所述第一和第二InGaN/GaN超晶格量子阱30、50低0~100℃。
所述n型GaN插入层40，Si掺杂浓度1e17 cm-3~1e20 cm-3 。
S3、在所述应力释放层上，生长多量子阱结构层60，参见图3。
所述多量子阱结构层60由周期层叠的第三InGaN势阱层和第三GaN势垒层组成。
在一些优选的示例中，所述多量子阱结构层60由5~18组第三InGaN势阱层和第三GaN势垒层组成，所述第三InGaN势阱层厚度为2.0nm~4.0nm，所述第三GaN势垒层厚度为3.0nm~15.0nm。
所述多量子阱结构层60的生长温度为700℃~900℃ 。
S4、在多量子阱结构层60上，生长第二类型导电层结构（第二类型外延层70），参见图4。
所述第二类型外延层70包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层为p型AlGaN、p型InAlGaN或p型AlGaN/GaN超晶格结构，所述p型电子阻挡层厚度为30nm~80nm，其中，Mg掺杂浓度为5e18cm-3～3.5e19cm-3 。
所述p型GaN层厚度为30nm~150nm，其中，Mg掺杂浓度为5e18cm-3～1e20cm-3。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1.一种LED外延结构的制备方法，其特征在于，包含以下的工艺步骤：
S1、提供一衬底，在所述衬底上生长第一类型外延层；
S2、在所述第一类型外延层上生长应力释放层；所述应力释放层包含第一InGaN/GaN 超晶格量子阱、n型GaN插入层、第二InGaN/GaN 超晶格量子阱；其中，所述第一InGaN/GaN 超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构，所述第二InGaN/GaN 超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；
S3、在所述应力释放层上生长多量子阱结构层；所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势垒层；
S4、在多量子阱结构层上生长第二类型外延层。
2. 如权利要求1所述LED外延结构的制备方法，其特征在于，包含A1-A4中的任意一项或其组合：
A1、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱的生长温度在750℃~900℃之间；
A2、所述第一InGaN/GaN超晶格量子阱中第一InGaN势阱层的厚度为1.0~10.0nm，第一GaN势垒层的厚度为1.0~20.0nm；所述第二InGaN/GaN超晶格量子阱中第二InGaN势阱层的厚度为1.0~10.0nm，第二GaN势垒层的厚度为1.0~20.0nm；
A3、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，In的组分为1~10%之间；
A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在1~5之间。
3. 如权利要求1或2所述LED外延结构的制备方法，其特征在于，包含B1-B4中的任意一项或其组合：
B1、所述n型GaN插入层的生长温度比所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱的生长温度低0~100℃；
B2、所述n型GaN插入层的厚度1~200nm；
B3、所述n型GaN插入层的Si掺杂浓度，高于所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度；
B4、所述n型GaN插入层的Si掺杂浓度1e17
cm-3~1e20 cm-3。
4.如权利要求3所述LED外延结构的制备方法，其特征在于，包含C1-C3中的任意一项或其组合：
C1、所述多量子阱结构层的生长温度为700℃~900℃；
C2、所述多量子阱结构层中包含5~18组第三InGaN势阱层和第三GaN势垒层；
C3、所述多量子阱结构层中包含5~18组第三InGaN势阱层和第三GaN势垒层，且所述第三InGaN势阱层厚度为2.0nm~4.0nm，第三GaN势垒层厚度为3.0nm~15.0nm。
5. 如权利要求3所述LED外延结构的制备方法，其特征在于，包含D1-D3中的任意一项或其组合，和/或包含E1-E3中的任意一项或其组合：
D1、所述第一类型外延层的厚度为1.5μm~4.5μm；
D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和n型GaN层，所述未掺杂GaN层和n型GaN层的生长温度为800℃~1200℃；
D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为1e18cm-3～3e19cm-3的n型GaN层；
E1、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层厚度为30nm~80nm，所述p型GaN层厚度为30nm~150nm；
E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm-3～3.5e19cm-3，p型GaN层的Mg掺杂浓度为5e18cm-3～1e20cm-3；
E3、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层为p型AlGaN、或p型InAlGaN、或p型AlGaN/GaN超晶格结构。
6.如权利要求3所述LED外延结构的制备方法，其特征在于，
所述衬底的材料是蓝宝石、或GaN、或硅、或碳化硅的单晶；
所述衬底与所述第一类型外延层之间生长有缓冲层或者没有生长缓冲层，所述缓冲层的材料是GaN、或AlN
、或InAlGaN、或AlGaN。
7. 一种LED外延结构，其特征在于，自下至上包含：衬底、第一类型外延层、应力释放层、多量子阱结构层、第二类型外延层；
其中，所述应力释放层包含第一InGaN/GaN 超晶格量子阱、n型GaN插入层、第二InGaN/GaN 超晶格量子阱；
所述第一InGaN/GaN 超晶格量子阱为周期层叠的第一InGaN势阱层和第一GaN势垒层超晶格结构；
所述第二InGaN/GaN 超晶格量子阱为周期层叠的第二InGaN势阱层和第二GaN势垒层超晶格结构；
所述多量子阱结构层包含周期层叠的第三InGaN势阱层和第三GaN势垒层。
8. 如权利要求7所述的LED外延结构，其特征在于，包含A2-A4中的任意一项或其组合：
A2、所述第一InGaN/GaN超晶格量子阱中第一InGaN势阱层的厚度为1.0~10.0nm，第一GaN势垒层的厚度为1.0~20.0nm；所述第二InGaN/GaN超晶格量子阱中第二InGaN势阱层的厚度为1.0~10.0nm，第二GaN势垒层的厚度为1.0~20.0nm；
A3、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，In的组分为1~10%之间；
A4、所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中，层叠的周期在1~5之间。
9. 如权利要求7或8所述的LED外延结构，其特征在于，包含B2-B4中的任意一项或其组合，和/或包含C2-C3中的任意一项或其组合：
B2、所述n型GaN插入层的厚度1~200nm；
B3、所述n型GaN插入层的Si掺杂浓度，高于所述第一InGaN/GaN超晶格量子阱和第二InGaN/GaN超晶格量子阱中的Si掺杂浓度；
B4、所述n型GaN插入层的Si掺杂浓度1e17
cm-3~1e20 cm-3；
C2、所述多量子阱结构层中包含5~18组第三InGaN势阱层和第三GaN势垒层；
C3、所述多量子阱结构层中包含5~18组第二InGaN势阱层和第二GaN势垒层，且所述第三InGaN势阱层厚度为2.0nm~4.0nm，所述第三GaN势垒层厚度为3.0nm~15.0nm。
10. 如权利要求9所述的LED外延结构，其特征在于，包含D1-D3中的任意一项或其组合，和/或包含E1-E3中的任意一项或其组合：
D1、所述第一类型外延层的厚度为1.5μm~4.5μm；
D2、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和n型GaN层；
D3、所述第一类型外延层包含自下至上层叠的未掺杂GaN层和Si掺杂浓度为1e18cm-3～3e19cm-3的n型GaN层；
E1、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层厚度为30nm~80nm，所述p型GaN层厚度为30nm~150nm；
E2、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层的Mg掺杂浓度为5e18cm-3～3.5e19cm-3，p型GaN层的Mg掺杂浓度为5e18cm-3～1e20cm-3；
E3、所述第二类型外延层包含自下至上层叠的p型电子阻挡层和p型GaN层，所述p型电子阻挡层为p型AlGaN、或p型InAlGaN、或p型AlGaN/GaN超晶格结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610560463.2A CN105932124B (zh) | 2016-07-15 | 2016-07-15 | 一种led外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610560463.2A CN105932124B (zh) | 2016-07-15 | 2016-07-15 | 一种led外延结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105932124A true CN105932124A (zh) | 2016-09-07 |
| CN105932124B CN105932124B (zh) | 2018-11-09 |
Family
ID=56827597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610560463.2A Expired - Fee Related CN105932124B (zh) | 2016-07-15 | 2016-07-15 | 一种led外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105932124B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256444A (zh) * | 2018-07-25 | 2019-01-22 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060118820A1 (en) * | 2004-12-06 | 2006-06-08 | Remigijus Gaska | Nitride-based light emitting heterostructure |
| CN104409586A (zh) * | 2014-11-13 | 2015-03-11 | 湘能华磊光电股份有限公司 | GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法 |
| CN105336821A (zh) * | 2015-10-08 | 2016-02-17 | 映瑞光电科技(上海)有限公司 | GaN基LED外延结构及其制备方法 |
| CN105428482A (zh) * | 2015-12-30 | 2016-03-23 | 厦门市三安光电科技有限公司 | 一种led外延结构及制作方法 |
-
2016
- 2016-07-15 CN CN201610560463.2A patent/CN105932124B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060118820A1 (en) * | 2004-12-06 | 2006-06-08 | Remigijus Gaska | Nitride-based light emitting heterostructure |
| CN104409586A (zh) * | 2014-11-13 | 2015-03-11 | 湘能华磊光电股份有限公司 | GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法 |
| CN105336821A (zh) * | 2015-10-08 | 2016-02-17 | 映瑞光电科技(上海)有限公司 | GaN基LED外延结构及其制备方法 |
| CN105428482A (zh) * | 2015-12-30 | 2016-03-23 | 厦门市三安光电科技有限公司 | 一种led外延结构及制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256444A (zh) * | 2018-07-25 | 2019-01-22 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN109256444B (zh) * | 2018-07-25 | 2020-07-07 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105932124B (zh) | 2018-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190567B2 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
| CN106098882B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN108336203B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
| CN104701432A (zh) | GaN 基LED 外延结构及其制备方法 | |
| CN104362232A (zh) | 一种发光二极管 | |
| CN102842657B (zh) | 用于制造iii族氮化物半导体发光器件的方法 | |
| CN102637795A (zh) | 第iii族氮化物半导体发光器件及其制造方法 | |
| CN102738328B (zh) | 一种发光二极管的外延片及其制造方法 | |
| CN103855605B (zh) | 用于制造第iii族氮化物半导体发光器件的方法 | |
| KR20140010587A (ko) | 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법 | |
| CN104617194A (zh) | GaN基LED外延结构的制备方法 | |
| CN104638074A (zh) | 高亮度GaN基LED外延结构及其制作方法 | |
| CN104319322B (zh) | 一种发光二极管 | |
| CN113451468A (zh) | 含氮半导体元件 | |
| CN101694858B (zh) | Led外延结构及其制造方法 | |
| JP6500239B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2009094427A (ja) | 発光素子の製造方法 | |
| US10014439B2 (en) | System and method for providing an electron blocking layer with doping control | |
| US9601654B2 (en) | Method of producing group III nitride semiconductor light-emitting device | |
| CN105932124A (zh) | 一种led外延结构及其制备方法 | |
| CN103165772A (zh) | Iii族氮化物半导体发光器件 | |
| CN105405947A (zh) | 新型发光二极管外延片及其制备方法 | |
| CN105206714A (zh) | GaN基LED外延结构及其制备方法 | |
| CN106711296B (zh) | 一种绿光发光二极管的外延片及其生长方法 | |
| CN103985799A (zh) | 发光二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181109 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |