CN112736171A - 硅衬底GaN基LED及其制备方法 - Google Patents

硅衬底GaN基LED及其制备方法 Download PDF

Info

Publication number
CN112736171A
CN112736171A CN202011635543.2A CN202011635543A CN112736171A CN 112736171 A CN112736171 A CN 112736171A CN 202011635543 A CN202011635543 A CN 202011635543A CN 112736171 A CN112736171 A CN 112736171A
Authority
CN
China
Prior art keywords
layer
gan
silicon
equal
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011635543.2A
Other languages
English (en)
Inventor
周名兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingneng Optoelectronics Jiangxi Co ltd
Lattice Power Jiangxi Corp
Original Assignee
Jingneng Optoelectronics Jiangxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingneng Optoelectronics Jiangxi Co ltd filed Critical Jingneng Optoelectronics Jiangxi Co ltd
Priority to CN202011635543.2A priority Critical patent/CN112736171A/zh
Publication of CN112736171A publication Critical patent/CN112736171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种硅衬底GaN基LED及其制备方法,其中,硅衬底GaN基LED从下至上依次包括:硅衬底、多层位错过滤缓冲层、UGaN层、NGaN电流扩展层、有源区应力释放层、多量子阱发光层、电子阻挡层、P型GaN电流扩展层及P型欧姆接触层,其中,多层位错过滤缓冲层中包括一AlN层和多层不同Al组分的AlxGa1‑xN层,其中,0≤x≤1,或多层位错过滤缓冲层中包括一AlN层和AlxGa1‑xN/AlyGa1‑yN超晶格结构,其中,0≤x≤1,0≤y≤1。该GaN基LED具有低位错密度(小于2E8/cm2)、高质量的有源区生长质量,且低点缺陷密度,尤其适用于大尺寸(6/8英寸)硅外延生长GaN基蓝(绿)光LED外延生长,可应用于微显示领域,在新型显示领域具有良好的应用前景。

Description

硅衬底GaN基LED及其制备方法
技术领域
本发明涉及半导体技术领域,尤其是一种硅衬底GaN基LED及其制备方。
背景技术
高质量GaN基LED在新型显示当中具有重要意义,由于硅(Si)衬底具有大尺寸、易剥离、兼容CMOS工艺等特点,对于micro尺寸的LED来说硅衬底是重要的选择之一。但是,GaN对于Si衬底来说是一种异质外延结构,晶格常数失配度高达17%,且Si衬底和GaN之间存在超过56%的热失配,导致GaN生长在硅衬底上面较生长在蓝宝石、SiC、GaN等衬底上来说面临更多的困难。
目前,大部分研究硅衬底GaN基LED材料的缺陷密度都是超过5E8/cm2,相对于蓝宝石等其他常规衬底,缺陷密度比较大。虽然对于常规尺寸的LED来说,这一缺陷密度下也能够正常工作,但是对于小尺寸LED来说,小电流下光电复合效率会比较低,会对其发光造成严重影响。且硅基外延生长的LED常规结构量子阱的点缺陷密度比较高,对获得高质量的适合小尺寸LED应用的蓝绿光LED同样是挑战。
发明内容
为了克服以上不足,本发明提供了一种硅衬底GaN基LED及其制备方法,有效解决现有硅衬底GaN基LED缺陷密度过高影响出光的技术问题。
本发明提供的技术方案为:
一方面,本发明提供了一种硅衬底GaN基LED,所述从下至上依次包括:硅衬底、多层位错过滤缓冲层、UGaN层、NGaN电流扩展层、有源区应力释放层、多量子阱发光层、电子阻挡层、P型GaN电流扩展层及P型欧姆接触层,其中,所述多层位错过滤缓冲层中包括一AlN层和多层不同Al组分的AlxGa1-xN层,其中,0≤x≤1,或所述多层位错过滤缓冲层中包括一AlN层和AlxGa1-xN/AlyGa1-yN超晶格结构,其中,0≤x≤1,0≤y≤1。
另一方面,本发明提供了一种硅衬底GaN基LED制备方法,包括:
在硅衬底表面生长多层位错过滤缓冲层,所述多层位错过滤缓冲层中包括一AlN层和多层不同Al组分的AlxGa1-xN层,其中,0≤x≤1,或所述多层位错过滤缓冲层中包括一AlN层和AlxGa1-xN/AlyGa1-yN超晶格结构,其中,0≤x≤1,0≤y≤1;
依次在所述多层位错过滤缓冲层表面生长UGaN层、NGaN电流扩展层、有源区应力释放层、多量子阱发光层、电子阻挡层、P型GaN电流扩展层及P型欧姆接触层,完成硅衬底GaN基LED的制备。
本发明提供的硅衬底GaN基LED及其制备方法,结合多层位错过滤缓冲层(大幅淹没生长过程中的位错)、高Ⅴ/Ⅲ比和高温慢长生长方式在硅衬底表面生长出高质量的GaN层;同时通过多层GaN/InGaN超晶格层、蓝(绿)光浅阱控制内部应力,在高Ⅴ/Ⅲ比下生长得到低点缺陷的高质量蓝(绿)光GaN基LED。该GaN基LED具有低位错密度(小于2E8/cm2)、高质量的有源区生长质量,且低点缺陷密度,尤其适用于大尺寸(6/8英寸)硅外延生长GaN基蓝(绿)光LED外延生长,可应用于微显示领域,在新型显示领域具有良好的应用前景。
附图说明
图1为本发明硅衬底GaN基LED结构示意图。
附图标记:
101-硅衬底,102-多层位错过滤缓冲层,103-UGaN层,104-NGaN电流扩展层,105-有源区应力释放层,106-多量子阱发光层,107-电子阻挡层,108-P型GaN电流扩展层,109-P型欧姆接触层。
具体实施方式
为了更清楚地说明本发明实施案例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
如图1所示为本发明提供的硅衬底GaN基LED结构示意图,从图中可以看出,该硅衬底GaN基LED从下至上依次包括:硅衬底101、多层位错过滤缓冲层102、UGaN层103、NGaN电流扩展层104、有源区应力释放层105、多量子阱发光层106、电子阻挡层107、P型GaN电流扩展层108及P型欧姆接触层109,其中,多层位错过滤缓冲层102中包括一AlN层和多层不同Al组分的AlxGa1-xN层,其中,0≤x≤1,或多层位错过滤缓冲层中包括一AlN层和AlxGa1-xN/AlyGa1-yN超晶格结构,其中,0≤x≤1,0≤y≤1。
硅衬底为(111)晶向的衬底;UGaN层103中Ⅴ/Ⅲ比大于200,且高温慢速(生长温度为1050~1100℃,长速2~4.5μm/h,生长厚度为0.5-5μm)生长得到,以提高GaN生长质量,生长厚度为0.5-5μm。为了获得高质量外延,NGaN电流扩展层104采用掺硅NGaN/不掺硅UGaN超晶格结构,其中,超晶格总平均掺硅浓度为5e18~2e19,且掺硅NGaN的厚度为1~50nm,不掺硅UGaN的厚度为1~50nm,生长厚度为1.5~3μm,生长温度为1050~1100℃。有源区应力释放层105中包括多层InGaN/GaN超晶格层及蓝光/绿光浅阱,其中,In浓度越靠近多量子阱发光层越高;多量子阱发光层106中MQW个数为5~10,Ⅴ/Ⅲ比大于2000,势垒层生长速度为1~3nm/min。电子阻挡层107为Mg掺杂的p-AlGaN bulk层或者p-AlGaN/GaN超晶格层;P型GaN电流扩展108层为Mg掺杂的GaN;P型欧姆接触层109为高Mg掺杂的GaN层或者InGaN层。
以下通过实例对硅衬底GaN基LED的制备流程进行进一步的说明:
实施例一:
首先,将200mm大尺寸的(111)晶向的硅衬底放入MOCVD反应室中,在70torr压力、1050℃温度的条件下高温H2处理5min,去除表面氧化物。
之后,在75torr压力、1000℃温度的条件下通入300sccm的Al,时间为10s,保持气流生长200nm的AlN层及生长Al组分为50%、30%和12.5%的3层AlGaN层,厚度分别为150nm、100nm和100nm,形成多层位错过滤缓冲层。
之后,改变气氛至100torr压力、1070℃温度、Ⅴ/Ⅲ比为250的生长条件生长2500nm厚度的高质量UGaN层。
之后,再次改变生长条件至200torr压力、1050℃温度的生长条件,在UGaN层上生长2100nm厚度的NGaN/UGaN超晶格结构的NGaN电流扩展层;其中,超晶格结构中NGaN层和UGaN层的厚度为25nm和5nm,生长70个周期;NGaN/UGaN超晶格结构中整体硅平均掺杂浓度为1.5e19。
表1为硅衬底表面不同位置的位错点和位错密度数据,从表中可以看出,该NGaN电流扩展层中的位错密度较低,6个不同位置的平均位错点数量为168,平均位错密度为1.525e8/cm2,低于2e8/cm2,能够适用于微型LED的应用需求。
表1:硅衬底表面不同位置的位错点和位错密度数据
Figure BDA0002876177750000041
实施例二:
采用实施例一中的方法在硅衬底表面生长储位错密度的NGaN电流扩展层之后,将反应室温度降低到800℃~900℃,以N2作为载气,持续通入TMGa和NH3,间歇性的通入三甲基铟(TMIn),交替生长30对In0.05Ga0.45N0.5/GaN超晶格结构作为有源区应力释放层(准备层)1,其中,In0.05Ga0.45N0.5层的厚度为1nm,GaN层的厚度为3nm。
之后,生长6对In0.08Ga0.42N0.5/GaN多量子浅阱结构作为有源区应力释放层(准备层)2,其中,In0.08Ga0.42N0.5层的厚度为3nm,GaN层的厚度为11nm,GaN量子垒中硅掺杂浓度为5e17cm-3,In0.08Ga0.42N0.5量子阱为非故意掺杂。在生长过程中,以N2作为载气,在780℃~800℃温度的生长条件下生长In0.08Ga0.42N0.5量子阱后,将反应室温度升高到850℃~880℃,生长GaN量子垒,以此重复生长6对。
之后,生长为8对In0.15Ga0.35N0.5/GaN多量子阱结构作为有源区发光层(发光波长约为450nm),其中,In0.15Ga0.35N0.5层的厚度为3nm,GaN层的厚度为11nm,GaN量子垒中的硅掺杂浓度为5e17cm-3,势垒层的生长速度为2nm/min,In0.15Ga0.35N0.5量子阱为非故意掺杂,Ⅴ/Ⅲ为2500。在生长过程中,以N2作为载气,在740℃~780℃温度的生长条件下生长In0.15Ga0.35N0.5量子阱后,将反应室温度升高到840℃~880℃,生长GaN量子垒,以此重复生长8对。
之后,将反应室温度调整为750℃~950℃之间,通入TMAl、TMGa、NH3,以H2或者N2作为载气,以二茂镁(Cp2Mg)作为掺杂剂,生长厚度为30nm~80nm的Al0.15Ga0.35N0.5层得到电子阻挡层,Mg掺杂浓度为3×1019cm-3的。
之后,将反应室温度调整为900℃~1000℃,以H2或者N2作为载气,生长厚度为60nm~100nm的GaN层作为P型GaN电流扩展层,Mg掺杂浓度2×1019cm-3
最后,将反应室温度调整为900℃~1000℃,以H2或者N2作为载气,生长厚度为10nm~20nm的GaN层作为P型欧姆接触层,Mg掺杂浓度1×1020cm-3
上述高质量的蓝光LED长完安排荧光显微镜测试,测试结果如下,表面均匀,没有明显In富集区域,得到GaN基蓝光LED。
实施例三:
采用实施例一中的方法在硅衬底表面生长储位错密度的NGaN电流扩展层之后,将反应室温度降低到800℃~900℃,以N2作为载气,持续通入TMGa和NH3,间歇性的通入三甲基铟(TMIn),交替生长30对In0.08Ga0.42N0.5超晶格结构作为有源区应力释放层(准备层)1,其中,In0.08Ga0.42N0.5层的厚度为1nm,GaN层的厚度为3nm。
之后,生长4对In0.15 Ga0.35N0.5/GaN多量子浅阱结构作为有源区应力释放层(准备层)2,其中,In0.15 Ga0.35N0.5层的厚度为3nm,GaN层的厚度为11nm,GaN量子垒中硅掺杂浓度为5e17cm-3,In0.15 Ga0.35N0.5量子阱为非故意掺杂。在生长过程中,以N2作为载气,在750℃~800℃温度的生长条件下生长In0.15Ga0.35N0.5量子阱后,将反应室温度升高到850℃~880℃,生长GaN量子垒,以此重复生长4对。
之后,生长为8对In0.25 Ga0.25N0.5/GaN多量子阱结构作为有源区发光层(发光波长约为530nm),其中,In0.25 Ga0.25N0.5层的厚度为3nm,GaN层的厚度为12nm,GaN量子垒中的硅掺杂浓度为5e17cm-3,势垒层的生长速度为2nm/min,In0.25 Ga0.25N0.5/GaN量子阱为非故意掺杂,Ⅴ/Ⅲ为3000。在生长过程中,以N2作为载气,在680℃~730℃温度的生长条件下生长In0.15Ga0.85N量子阱后,将反应室温度升高到850℃~900℃,生长GaN量子垒,以此重复生长8对。
之后,将反应室温度调整为750℃~950℃之间,通入TMAl、TMGa、NH3,以H2或者N2作为载气,以二茂镁(Cp2Mg)作为掺杂剂,生长厚度为30nm~80nm的Al0.15Ga0.35N0.5层得到电子阻挡层,Mg掺杂浓度为3×1019cm-3的。
之后,将反应室温度调整为900℃~1000℃,以H2或者N2作为载气,生长厚度为90nm~160nm的GaN层作为P型GaN电流扩展层,Mg掺杂浓度2×1019cm-3
最后,将反应室温度调整为900℃~1000℃,以H2或者N2作为载气,生长厚度为10nm~20nm的GaN层作为P型欧姆接触层,Mg掺杂浓度1×1020cm-3
对生长得到的GaN基绿光LED进行荧光显微镜测试,结果表明,表面均匀,没有明显In富集区域。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种硅衬底GaN基LED,其特征在于,所述从下至上依次包括:硅衬底、多层位错过滤缓冲层、UGaN层、NGaN电流扩展层、有源区应力释放层、多量子阱发光层、电子阻挡层、P型GaN电流扩展层及P型欧姆接触层,其中,所述多层位错过滤缓冲层中包括一AlN层和多层不同Al组分的AlxGa1-xN层,其中,0≤x≤1,或所述多层位错过滤缓冲层中包括一AlN层和AlxGa1-xN/AlyGa1-yN超晶格结构,其中,0≤x≤1,0≤y≤1。
2.如权利要求1所述的硅衬底GaN基LED,其特征在于,
所述UGaN层中Ⅴ/Ⅲ比大于200;和/或
所述NGaN电流扩展层为掺硅NGaN/不掺硅UGaN超晶格结构,其中,晶格结构整体平均掺硅浓度为5e18~2e19,且超晶格结构中掺硅NGaN的厚度为1~50nm,不掺硅UGaN的厚度为1~50nm。
3.如权利要求1所述的硅衬底GaN基LED,其特征在于,
所述有源区应力释放层中包括多层InGaN/GaN超晶格层及蓝光/绿光浅阱,其中,In浓度越靠近多量子阱发光层越高;和/或
所述多量子阱发光层中MQW个数为5~10,Ⅴ/Ⅲ比大于2000。
4.如权利要求1或2或3所述的硅衬底GaN基LED,其特征在于,
所述电子阻挡层为Mg掺杂的p-AlGaN bulk层或者p-AlGaN/GaN超晶格层;和/或,
所述P型GaN电流扩展层为Mg掺杂的GaN;和/或,
所述P型欧姆接触层为高Mg掺杂的GaN层或者InGaN层。
5.一种硅衬底GaN基LED制备方法,其特征在于,包括:
在硅衬底表面生长多层位错过滤缓冲层,所述多层位错过滤缓冲层中包括一AlN层和多层不同Al组分的AlxGa1-xN层,其中,0≤x≤1,或所述多层位错过滤缓冲层中包括一AlN层和AlxGa1-xN/AlyGa1-yN超晶格结构,其中,0≤x≤1,0≤y≤1;
依次在所述多层位错过滤缓冲层表面生长UGaN层、NGaN电流扩展层、有源区应力释放层、多量子阱发光层、电子阻挡层、P型GaN电流扩展层及P型欧姆接触层,完成硅衬底GaN基LED的制备。
6.如权利要求5所述的硅衬底GaN基LED制备方法,其特征在于,所述UGaN层的生长温度为1050~1100℃,长速2~4.5μm/h,生长厚度为0.5-5μm,且Ⅴ/Ⅲ比大于200。
7.如权利要求5所述的硅衬底GaN基LED制备方法,其特征在于,所述NGaN电流扩展层的生长温度为1050~1100℃,,且所述NGaN电流扩展层为掺硅NGaN/不掺硅UGaN超晶格结构,超晶格总生长厚度为1.5-3μm,晶格结构整体平均掺硅浓度为5e18~2e19,且掺硅NGaN的厚度为1~50nm,不掺硅UGaN的厚度为1~50nm。
8.如权利要求5所述的硅衬底GaN基LED制备方法,其特征在于,
所述有源区应力释放层中包括多层InGaN/GaN超晶格及蓝光/绿光浅阱,其中,In浓度越靠近多量子阱发光层越高;和/或
所述多量子阱发光层中MQW个数为5~10,Ⅴ/Ⅲ比大于2000,且生长速度为1~3nm/min。
9.如权利要求5或6或7或8所述的硅衬底GaN基LED制备方法,其特征在于,
所述电子阻挡层为Mg掺杂的p-AlGaN bulk层或者p-AlGaN/GaN超晶格层层;和/或,
所述P型GaN电流扩展层为Mg掺杂的GaN;和/或,
所述P型欧姆接触层为高Mg掺杂的GaN层或者InGaN层。
CN202011635543.2A 2020-12-31 2020-12-31 硅衬底GaN基LED及其制备方法 Pending CN112736171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011635543.2A CN112736171A (zh) 2020-12-31 2020-12-31 硅衬底GaN基LED及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011635543.2A CN112736171A (zh) 2020-12-31 2020-12-31 硅衬底GaN基LED及其制备方法

Publications (1)

Publication Number Publication Date
CN112736171A true CN112736171A (zh) 2021-04-30

Family

ID=75608601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011635543.2A Pending CN112736171A (zh) 2020-12-31 2020-12-31 硅衬底GaN基LED及其制备方法

Country Status (1)

Country Link
CN (1) CN112736171A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
CN103531680A (zh) * 2013-10-23 2014-01-22 苏州矩阵光电有限公司 一种led外延结构及其制备方法
CN103811605A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种有效改善氮化镓基发光二极管的反向漏电的外延生长方法
CN105070805A (zh) * 2015-08-17 2015-11-18 晶能光电(常州)有限公司 一种硅基氮化物紫外led外延结构及其实现方法
CN106159048A (zh) * 2016-07-25 2016-11-23 华灿光电(浙江)有限公司 一种发光二极管外延片及其生长方法
CN106328771A (zh) * 2015-07-04 2017-01-11 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN109545926A (zh) * 2018-11-30 2019-03-29 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
CN103531680A (zh) * 2013-10-23 2014-01-22 苏州矩阵光电有限公司 一种led外延结构及其制备方法
CN103811605A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种有效改善氮化镓基发光二极管的反向漏电的外延生长方法
CN106328771A (zh) * 2015-07-04 2017-01-11 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN105070805A (zh) * 2015-08-17 2015-11-18 晶能光电(常州)有限公司 一种硅基氮化物紫外led外延结构及其实现方法
CN106159048A (zh) * 2016-07-25 2016-11-23 华灿光电(浙江)有限公司 一种发光二极管外延片及其生长方法
CN109545926A (zh) * 2018-11-30 2019-03-29 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法
CN113725331B (zh) * 2021-08-11 2024-04-26 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法

Similar Documents

Publication Publication Date Title
TW202018858A (zh) 埋入式活化p-(Al,In)GaN層
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
JP2004524250A (ja) 窒化ガリウム材料および方法
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
JP2006332258A (ja) 窒化物半導体装置及びその製造方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109326697B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
KR100900471B1 (ko) 질화 갈륨계 화합물 반도체 다층 구조 및 그 제조방법
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109904066B (zh) GaN基发光二极管外延片的制备方法
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN101330121B (zh) 氮化物半导体发光装置的制造方法
WO2004017432A1 (en) Nitride semiconductor and fabrication method thereof
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN112736171A (zh) 硅衬底GaN基LED及其制备方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Applicant after: Jingneng optoelectronics Co.,Ltd.

Address before: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Applicant before: LATTICE POWER (JIANGXI) Corp.

CB02 Change of applicant information