CN112420884B - 一种led外延多量子阱层生长方法 - Google Patents

一种led外延多量子阱层生长方法 Download PDF

Info

Publication number
CN112420884B
CN112420884B CN202011295803.6A CN202011295803A CN112420884B CN 112420884 B CN112420884 B CN 112420884B CN 202011295803 A CN202011295803 A CN 202011295803A CN 112420884 B CN112420884 B CN 112420884B
Authority
CN
China
Prior art keywords
layer
growing
temperature
reaction cavity
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011295803.6A
Other languages
English (en)
Other versions
CN112420884A (zh
Inventor
徐平
胡耀武
唐海马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN202011295803.6A priority Critical patent/CN112420884B/zh
Publication of CN112420884A publication Critical patent/CN112420884A/zh
Application granted granted Critical
Publication of CN112420884B publication Critical patent/CN112420884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种LED外延多量子阱层生长方法，依次包括：处理衬底、生长低温GaN缓冲层、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，其中生长多量子阱层依次包括进行掺Mg预处理、生长InGaN阱层、生长In渐变InxMg1‑x‑yNy层、生长Si渐变SimInnN1‑m‑n层、生长MgAlN、生长GaN渐变层以及生长GaN垒层的步骤。本发明方法解决现有LED外延生长方法中存在的量子阱生长质量不高及量子阱辐射复合效率低下的问题，从而提高LED的发光效率，并显著降低正向电压。

Description

一种LED外延多量子阱层生长方法
技术领域
本发明属于LED技术领域，具体涉及一种LED外延多量子阱层生长方法。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种将电能转化为光能的半导体电子器件。当LED有电流流过时，LED中的电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，具有低电压、低能耗、体积小、重量轻、寿命长、高可靠性和色彩丰富等优点。目前国内生产LED的规模正在逐步扩大，但是LED仍然存在发光效率低下的问题，影响LED的节能效果。
目前现有的LED多量子阱的生长方法制备的LED外延InGaN/GaN多量子阱品质不高，该多量子阱发光区辐射效率低下，严重阻碍了LED发光效率的提高，影响LED的节能效果。
综上所述，急需一种新的LED外延多量子阱层生长方法，解决现有LED多量子阱生长质量不高及量子阱辐射复合效率低下的问题，从而提高LED的发光效率。
发明内容
本发明通过采用新的多量子阱层生长方法来解决现有LED外延生长方法中存在的量子阱生长质量不高及量子阱辐射复合效率低下的问题，从而提高LED的发光效率，并显著降低正向电压。
本发明的LED外延多量子阱层生长方法，依次包括：处理衬底、生长低温GaN缓冲层、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却；其中生长多量子阱层依次包括：掺Mg预处理、生长InGaN阱层、生长In渐变InxMg1-x-yNy层、生长Si渐变SimInnN1-m-n层、生长MgAlN层、生长GaN渐变层、生长GaN垒层，具体步骤为：
A、将反应腔压力控制在200-280mbar，反应腔温度控制在800-850℃，通入NH3以及Cp2Mg，进行25-35秒掺Mg预处理，且控制Mg的掺杂浓度由2E20atom/cm3渐变减少至2E18atom/cm3；
B、反应腔压力保持不变，升高反应腔温度至900-950℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN阱层；
C、保持反应腔压力不变，升高反应腔温度至1000℃-1050℃，通入NH3、Cp2Mg、TMIn以及N2，生长厚度为8-12nm的In渐变InxMg1-x-yNy层，其中x的范围为0.05-0.20，y的范围为0.02-0.15，生长过程中控制In原子摩尔含量从8％渐变升高至20％；
D、保持反应腔压力不变，降低反应腔温度至800℃-840℃，通入NH3、SiH4、TMIn以及N2，生长厚度为4-8nm的Si渐变SimInnN1-m-n层，其中n的范围为0.15-0.25，m的范围为0.08-0.25，生长过程中控制Si原子摩尔含量从15％渐变降低至10％；
E、保持反应腔压力不变，降低反应腔温度至700℃-750℃，通入NH3、Cp2Mg、TMAl以及N2，生长厚度为10-15nm的MgAlN层；
F、升高反应腔温度至850℃，反应腔压力升高至300mbar，通入NH3、TMGa、N2以及SiH4，生长5-8nm的GaN渐变层，生长过程中控制Si的掺杂浓度由1E22atom/cm3渐变减少至1E21atom/cm3，温度由850℃渐变降低至780℃，反应腔压力由300mbar渐变增加至450mbar；
G、控制温度为800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层；
重复上述步骤A-G，周期性依次进行掺Mg预处理、生长InGaN阱层、生长In渐变InxMg1-x-yNy层、生长Si渐变SimInnN1-m-n层、生长MgAlN层、生长GaN渐变层以及GaN垒层的步骤，周期数为3-10个。
优选地，所述处理衬底的具体过程为：
在1000℃-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
优选地，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
优选地，所述生长不掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的不掺杂GaN层。
优选地，所述生长掺杂Si的N型GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3m-4μm掺杂Si的N型GaN，其中，Si掺杂浓度5E18-5E19atoms/cm3。
优选地，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
优选地，所述生长掺Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
优选地，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热系统、关闭给气系统，随炉冷却。
相比于传统的生长方法，本发明中的LED外延多量子阱层生长方法达到了如下效果：
1、在本发明的多量子阱层生长过程中，先进行掺Mg预处理，且控制Mg的掺杂浓度规律性地变化，改善InGaN阱层的结晶质量，降低位错密度，提高量子阱区域空穴浓度及其迁移率，为LED器件发光有源区提供更多的空穴-电子对，提高载流子复合几率，从而提升亮度，改善LED器件的光电性能。
2、本发明的多量子阱层在生长InGaN阱层后再生长In渐变InxMg1-x-yNy层，能增加发光层准量子点的数目，提高电子和空穴波函数的交叠积分，提高电子和空穴的复合效率。生长过程使In原子摩尔含量均匀增加，以调整多量子阱层中In组分分布的起伏，可改变材料表面形貌，提高In原子的表面迁移率；由于In原子的表面迁移率得到提高，可改变光学质量，从而提高LED的发光效率。
3、本发明在多量子阱层中引入Si原子摩尔含量渐变降低的SimInnN1-m-n层，可以阻碍电荷径向移动，使电荷向四周扩散，即加强电流横向扩展能力，从而提高LED发光效率，并且正向驱动电压更低。
4、本发明在多量子阱层引入MgAlN层能够在量子阱附近形成有效的势垒差，势垒差能够抑制量子阱内的空穴溢出量子阱，从而能够有效提升量子阱内的空穴浓度，进而提高了电子与空穴的复合几率，提升LED发光效率。
5、本发明的多量子阱层在生长GaN垒层之前先生长GaN渐变层，通过使温度、压力以及Si的掺杂浓度均匀变化，使得多量子阱中空穴和电子的分布中心轴重叠，提高电子向空穴跃迁的效率从而提高了LED芯片的发光效率
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明方法制备的LED外延的结构示意图；
图2为现有传统方法制备的LED外延的结构示意图；
其中，1、蓝宝石衬底，2、低温GaN缓冲层，3、不掺杂GaN层，4、N型GaN层，5、多量子阱层，6、AlGaN电子阻挡层，7、P型GaN层，51、InGaN阱层，52、In渐变InxMg1-x-yNy层，53、Si渐变SimInnN1-m-n层，54、MgAlN层，55、GaN渐变层，56、GaN垒层。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
本实施例采用本发明提供的LED外延多量子阱层生长方法，采用MOCVD来生长GaN基LED外延片，采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓(TMGa)作为镓源，三甲基铟(TMIn)作为铟源，N型掺杂剂为硅烷(SiH4)，三甲基铝(TMAl)作为铝源，P型掺杂剂为二茂镁(CP2Mg)，反应压力在70mbar到900mbar之间。具体生长方式如下(外延结构请参考图1)：
一种LED外延多量子阱层生长方法，依次包括：处理蓝宝石衬底1、生长低温GaN缓冲层2、生长不掺杂GaN层3、生长掺杂Si的N型GaN层4、生长多量子阱层5、生长AlGaN电子阻挡层6、生长掺杂Mg的P型GaN层7，降温冷却；其中，
步骤1：处理蓝宝石衬底1。
具体地，所述步骤1，进一步为：
在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层2，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3、100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长不掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2的条件下，生长的所述不掺杂GaN层3；所述不掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN层4，其中，Si掺杂浓度5E18atoms/cm3-1E19atoms/cm3。
步骤5：生长多量子阱层5。
所述生长多量子阱层5，进一步为：
A、将反应腔压力控制在200-280mbar，反应腔温度控制在800-850℃，通入NH3以及Cp2Mg，进行25-35秒掺Mg预处理，且控制Mg的掺杂浓度由2E20atom/cm3渐变减少至2E18atom/cm3；
B、反应腔压力保持不变，升高反应腔温度至900-950℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN阱层51；
C、保持反应腔压力不变，升高反应腔温度至1000℃-1050℃，通入NH3、Cp2Mg、TMIn以及N2，生长厚度为8-12nm的In渐变InxMg1-x-yNy层52，其中x的范围为0.05-0.20，y的范围为0.02-0.15，生长过程中控制In原子摩尔含量从8％渐变升高至20％；
D、保持反应腔压力不变，降低反应腔温度至800℃-840℃，通入NH3、SiH4、TMIn以及N2，生长厚度为4-8nm的Si渐变SimInnN1-m-n层53，其中n的范围为0.15-0.25，m的范围为0.08-0.25，生长过程中控制Si原子摩尔含量从15％渐变降低至10％；
E、保持反应腔压力不变，降低反应腔温度至700℃-750℃，通入NH3、Cp2Mg、TMAl以及N2，生长厚度为10-15nm的MgAlN层54；
F、升高反应腔温度至850℃，反应腔压力升高至300mbar，通入NH3、TMGa、N2以及SiH4，生长5-8nm的GaN渐变层55，生长过程中控制Si的掺杂浓度由1E22atom/cm3渐变减少至1E21atom/cm3，温度由850℃渐变降低至780℃，反应腔压力由300mbar渐变增加至450mbar；
G、控制温度为800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层56。
重复上述步骤A-G，周期性依次进行掺Mg预处理、生长InGaN阱层51、生长In渐变InxMg1-x-yNy层52、生长Si渐变SimInnN1-m-n层53、生长MgAlN层54、生长GaN渐变层55以及GaN垒层56的步骤，周期数为3-10个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂的浓度为1E19atoms/cm3-1E20atoms/cm3。
步骤7：生长Mg掺杂的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的Mg掺杂P型GaN层7，Mg掺杂浓度1E19atoms/cm3-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热系统、关闭给气系统，随炉冷却。
实施例2
以下提供对比实施例，即传统LED外延结构的生长方法(外延结构请参考图2)。
步骤1：在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3、100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长不掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2的条件下，生长的所述不掺杂GaN层；所述不掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2、20-50sccm的SiH4的条件下，生长Si掺杂的N型GaN层4，所述n型GaN的厚度为3-4μm，Si掺杂的浓度为5E18-1E19atoms/cm3。
步骤5：生长InGaN/GaN多量子肼层5。
具体地，所述生长多量子肼层5，进一步为：
保持反应腔压力300-400mbar、保持温度720℃，通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、10000-15000sccm的TMIn及100-130L/min的N2，生长掺杂In的厚度为3nm的InGaN阱层51；
升高温度至800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层56；
重复交替生长InGaN阱层51和GaN垒层56，得到InGaN/GaN多量子阱发光层，其中，InGaN阱层51和GaN垒层56的交替生长周期数为7-13个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层6的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
步骤7：生长Mg掺杂的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的Mg掺杂P型GaN层7，Mg掺杂浓度1E19-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热系统、关闭给气系统，随炉冷却。
根据上述实施例1和实施例2分别制得样品1和样品2，样品1和样品2在相同的前工艺条件下镀ITO层约150nm，相同的条件下镀Cr/Pt/Au电极约1500nm，相同的条件下镀保护层SiO2约100nm，然后在相同的条件下将样品研磨切割成635μm*635μm(25mil*25mil)的芯片颗粒，之后将样品1和样品2在相同位置各自挑选1000颗晶粒，在相同的封装工艺下，封装成白光LED。采用积分球在驱动电流350mA条件下测试样品1和样品2的光电性能。
表1样品1和样品2的电性参数比较结果
Figure BDA0002785381110000101
将积分球获得的数据进行分析对比，从表1中可以看出，本发明提供的LED外延生长方法制备的LED(样品1)发光效率得到明显提升，并且电压、反向电压、漏电、抗静电能力等其它各项LED电性参数变好，是因为本专利技术方案解决了现有LED存在的量子阱生长质量不高及量子阱辐射复合效率低下的问题，从而提高LED的发光效率，并改善其它LED光电性能。
本发明中的LED外延多量子阱层生长方法达到了如下效果：
1、在本发明的多量子阱层生长过程中，先进行掺Mg预处理，且控制Mg的掺杂浓度规律性地变化，改善InGaN阱层的结晶质量，降低位错密度，提高量子阱区域空穴浓度及其迁移率，为LED器件发光有源区提供更多的空穴-电子对，提高载流子复合几率，从而提升亮度，改善LED器件的光电性能。
2、本发明的多量子阱层在生长InGaN阱层后再生长In渐变InxMg1-x-yNy层，能增加发光层准量子点的数目，提高电子和空穴波函数的交叠积分，提高电子和空穴的复合效率。生长过程使In原子摩尔含量均匀增加，以调整多量子阱层中In组分分布的起伏，可改变材料表面形貌，提高In原子的表面迁移率；由于In原子的表面迁移率得到提高，可改变光学质量，从而提高LED的发光效率。
3、本发明在多量子阱层中引入Si原子摩尔含量渐变降低的SimInnN1-m-n层，可以阻碍电荷径向移动，使电荷向四周扩散，即加强电流横向扩展能力，从而提高LED发光效率，并且正向驱动电压更低。
4、本发明在多量子阱层引入MgAlN层能够在量子阱附近形成有效的势垒差，势垒差能够抑制量子阱内的空穴溢出量子阱，从而能够有效提升量子阱内的空穴浓度，进而提高了电子与空穴的复合几率，提升LED发光效率。
5、本发明的多量子阱层在生长GaN垒层之前先生长GaN渐变层，通过使温度、压力以及Si的掺杂浓度均匀变化，使得多量子阱中空穴和电子的分布中心轴重叠，提高电子向空穴跃迁的效率从而提高了LED芯片的发光效率。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (8)

1.一种LED外延多量子阱层生长方法，依次包括：处理衬底、生长低温GaN缓冲层、生长不掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却；其中生长多量子阱层依次包括：掺Mg预处理、生长InGaN阱层、生长In渐变InxMg1-x-yNy层、生长Si渐变SimInnN1-m-n层、生长MgAlN层、生长GaN渐变层、生长GaN垒层，具体步骤为：
A、将反应腔压力控制在200-280mbar，反应腔温度控制在800-850℃，通入NH3以及Cp2Mg，进行25-35秒掺Mg预处理，且控制Mg的掺杂浓度由2E20atom/cm3渐变减少至2E18atom/cm3；
B、反应腔压力保持不变，升高反应腔温度至900-950℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN阱层；
C、保持反应腔压力不变，升高反应腔温度至1000℃-1050℃，通入NH3、Cp2Mg、TMIn以及N2，生长厚度为8-12nm的In渐变InxMg1-x-yNy层，其中x的范围为0.05-0.20，y的范围为0.02-0.15，生长过程中控制In原子摩尔含量从8％渐变升高至20％；
D、保持反应腔压力不变，降低反应腔温度至800℃-840℃，通入NH3、SiH4、TMIn以及N2，生长厚度为4-8nm的Si渐变SimInnN1-m-n层，其中n的范围为0.15-0.25，m的范围为0.08-0.25，生长过程中控制Si原子摩尔含量从15％渐变降低至10％；
E、保持反应腔压力不变，降低反应腔温度至700℃-750℃，通入NH3、Cp2Mg、TMAl以及N2，生长厚度为10-15nm的MgAlN层；
F、升高反应腔温度至850℃，反应腔压力升高至300mbar，通入NH3、TMGa、N2以及SiH4，生长5-8nm的GaN渐变层，生长过程中控制Si的掺杂浓度由1E22atom/cm3渐变减少至1E21atom/cm3，温度由850℃渐变降低至780℃，反应腔压力由300mbar渐变增加至450mbar；
G、控制温度为800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层；
重复上述步骤A-G，周期性依次进行掺Mg预处理、生长InGaN阱层、生长In渐变InxMg1-x- yNy层、生长Si渐变SimInnN1-m-n层、生长MgAlN、生长GaN渐变层以及GaN垒层的步骤，周期数为3-10个。
2.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，在1000-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
3.根据权利要求2所述的LED外延多量子阱层生长方法，其特征在于，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
4.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，所述生长不掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的不掺杂GaN层。
5.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，所述生长掺杂Si的N型GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN，其中，Si掺杂浓度5E18-1E19atoms/cm3。
6.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
7.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，所述生长掺Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
8.根据权利要求1所述的LED外延多量子阱层生长方法，其特征在于，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热系统、关闭给气系统，随炉冷却。
CN202011295803.6A 2020-11-18 2020-11-18 一种led外延多量子阱层生长方法 Active CN112420884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011295803.6A CN112420884B (zh) 2020-11-18 2020-11-18 一种led外延多量子阱层生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011295803.6A CN112420884B (zh) 2020-11-18 2020-11-18 一种led外延多量子阱层生长方法

Publications (2)

Publication Number Publication Date
CN112420884A CN112420884A (zh) 2021-02-26
CN112420884B true CN112420884B (zh) 2023-05-16

Family

ID=74773411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011295803.6A Active CN112420884B (zh) 2020-11-18 2020-11-18 一种led外延多量子阱层生长方法

Country Status (1)

Country Link
CN (1) CN112420884B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995161B (zh) * 2023-09-27 2023-12-15 江西兆驰半导体有限公司 高铟氮化镓基led外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109360876A (zh) * 2018-08-31 2019-02-19 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN110629197A (zh) * 2019-09-24 2019-12-31 湘能华磊光电股份有限公司 一种led外延结构生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109360876A (zh) * 2018-08-31 2019-02-19 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN110629197A (zh) * 2019-09-24 2019-12-31 湘能华磊光电股份有限公司 一种led外延结构生长方法

Also Published As

Publication number Publication date
CN112420884A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN111223764B (zh) 一种提高辐射复合效率的led外延生长方法
CN109411573B (zh) 一种led外延结构生长方法
CN114284406B (zh) 一种氮化物发光二极管的制备方法
CN112048710B (zh) 一种减少led发光波长蓝移量的led外延生长方法
CN108598233A (zh) 一种led外延层生长方法
CN108550665A (zh) 一种led外延结构生长方法
CN114695612A (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN111370540B (zh) 一种提高发光效率的led外延生长方法
CN110957403B (zh) 一种led外延结构生长方法
CN110620168B (zh) 一种led外延生长方法
CN112941490B (zh) Led外延量子阱生长方法
CN112687770B (zh) Led外延生长方法
CN113328015B (zh) 提高亮度的发光二极管芯片制作方法
CN111952418B (zh) 一种提升发光效率的led多量子阱层生长方法
CN111769181B (zh) 一种适用于小间距显示屏的led外延生长方法
CN112420884B (zh) 一种led外延多量子阱层生长方法
CN112599647B (zh) Led外延多量子阱层生长方法
CN111276579B (zh) 一种led外延生长方法
CN111952420B (zh) 一种适用于制作小间距显示屏的led外延生长方法
CN114823995A (zh) Led外延片制作方法
CN112420883B (zh) 一种提高发光效率的led外延生长方法
CN113972304B (zh) 一种led外延片制作方法
CN114122206B (zh) 发光二极管制作方法
CN111276578B (zh) 一种led外延结构生长方法
CN113036005B (zh) 提升内量子效率的led外延量子阱生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant