KR20210004242A - Led 소자 및 그의 제조 방법 - Google Patents

Led 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20210004242A
KR20210004242A KR1020190080361A KR20190080361A KR20210004242A KR 20210004242 A KR20210004242 A KR 20210004242A KR 1020190080361 A KR1020190080361 A KR 1020190080361A KR 20190080361 A KR20190080361 A KR 20190080361A KR 20210004242 A KR20210004242 A KR 20210004242A
Authority
KR
South Korea
Prior art keywords
layer
refractive
semiconductor layer
defect
wavelength band
Prior art date
Application number
KR1020190080361A
Other languages
English (en)
Inventor
지츠오 오타
강지훈
서정훈
심재필
김명희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190080361A priority Critical patent/KR20210004242A/ko
Priority to PCT/KR2020/008216 priority patent/WO2021002627A1/en
Priority to EP20834690.8A priority patent/EP3925013B1/en
Priority to US16/916,321 priority patent/US11417810B2/en
Publication of KR20210004242A publication Critical patent/KR20210004242A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/285—Interference filters comprising deposited thin solid films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

본 개시에서의 LED(Light Emitting Diode) 소자는, 제1 형의 제1 반도체층, 제1 형과 상이한 제2 형의 제2 반도체층, 제1 반도체층 및 제2 반도체층 사이에 형성되며, 제1 반도체층에 인가된 전압 및 제2 반도체층에 인가된 전압 차에 기초하여 광을 발광하는 발광층 및 제1 반도체층 상에 형성되며, 제1 파장 대역 중에서 제2 파장 대역의 광을 투과하는 필터를 포함한다.
여기서, 필터는 결함층(defect layer), 복수의 제1 굴절층 및 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층을 포함하며, 복수의 제1 굴절층 및 복수의 제2 굴절층은 결함층의 일 측 및 타 측에 서로 교번하여 형성되며, 결함층의 두께는 제1 파장 대역의 중심 파장, 제2 파장 대역의 피크 파장 및 결함층의 굴절률에 기초하여 결정된다.

Description

LED 소자 및 그의 제조 방법{LIGHT EMITTING DIODE DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 LED 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 광의 색 특성을 향상시킬 수 있는 LED 소자 및 그의 제조 방법에 관한 것이다.
최근 높은 발광 효율 때문에 디스플레이, 조명 분야 등 다양한 산업 분야에 있어서 반도체 기반의 LED(Light Emitting Diode) 소자가 실용화되고 있으며, 특히 긴 수명을 가지며 개별적인 픽셀을 형성할 수 있는 마이크로 LED(Micro LED; μ-LED) 소자가 차세대 광원으로서 많은 주목을 받고 있다. 여기서, 마이크로 LED 소자는 가로, 세로 및 높이가 각각 1~100 마이크로미터(㎛) 크기의 LED 소자를 지칭할 수 있다.
한편, 디스플레이 장치에 표시되는 영상은 복수의 픽셀(Pixel)로 구성될 수 있다. 여기서, 픽셀은 빛의 3원색인 적색(R), 녹색(G), 청색(B)을 표현하는 서브 픽셀(Sub Pixel)들로 구성되고, 픽셀은 이를 구성하는 각 서브 픽셀들이 표현하는 빛의 양과 색의 조합을 통해 다양한 색을 표현할 수 있다.
이를 위해, 마이크로 LED 소자는 서브 픽셀 단위(또는 픽셀 단위)로서 개별적으로 구동되어 광을 방출함으로써 서브 픽셀(또는 픽셀)을 구현할 수 있다. 예를 들어, 마이크로 LED 소자 하나가 하나의 서브 픽셀을 구현하는 경우, UHD 규격(예: 3840x2160의 픽셀 수)에서는 약 2500만개의 마이크로 LED가 요구될 수 있다.
다만, 마이크로 LED 소자 자체의 결함 또는 공정 오차로 인해 개별적인 마이크로 LED 소자에서 방출되는 광의 파장 스펙트럼이 균일하지 않으며, 픽셀 마다 색상의 차이가 발생하거나 동일한 색상을 재현할 수 없다는 문제가 있다.
본 개시는 상술한 필요성에 의해 안출된 것으로, 본 개시의 목적은 광의 색 특성을 향상시킬 수 있는 LED 소자 및 그의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한, 본 개시의 일 실시 예에 따른 LED(Light Emitting Diode) 소자는, 제1 형의 제1 반도체층, 제1 형과 상이한 제2 형의 제2 반도체층, 제1 반도체층 및 제2 반도체층 사이에 형성되며, 제1 반도체층에 인가된 전압 및 제2 반도체층에 인가된 전압 차에 기초하여 광을 발광하는 발광층 및 제2 반도체층 상에 형성되며, 제1 파장 대역 중에서 제2 파장 대역의 광을 투과하는 필터를 포함한다. 여기서, 필터는 결함층(defect layer), 복수의 제1 굴절층 및 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층을 포함하며, 복수의 제1 굴절층 및 복수의 제2 굴절층은 결함층의 일 측 및 타 측에 서로 교번하여 형성되며, 결함층의 두께는 제1 파장 대역의 중심 파장, 제2 파장 대역의 피크 파장 및 결함층의 굴절률에 기초하여 결정된다.
여기에서, 결함층의 굴절률은 제1 굴절층의 굴절률과 동일할 수 있다.
한편, 제1 굴절층은 1.0 이상 2.0 이하의 굴절률을 가지며, 제2 굴절층은 2.0 이상 3.0 이하의 굴절률을 가질 수 있다.
한편, 제2 반도체층 및 결함층 사이에는 제1 굴절층 및 제2 굴절층 순으로 제1 굴절층 및 제2 굴절층이 서로 교번하여 형성되고, 결함층 상에는 제2 굴절층 및 제1 굴절층 순으로 제1 굴절층 및 제2 굴절층이 서로 교번하여 형성될 수 있다.
한편, 결함층의 일 측에 형성된 제1 굴절층 및 제2 굴절층의 개수는 결함층의 타 측에 형성된 제1 굴절층 및 제2 굴절층의 개수와 동일할 수 있다.
한편, 제1 파장 대역은 필터로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함할 수 있다.
한편, 제1 굴절층의 두께는 제1 파장 대역의 중심 파장 및 제1 굴절층의 굴절률에 기초하여 결정되고, 제2 굴절층의 두께는 제1 파장 대역의 중심 파장 및 제2 굴절층의 굴절률에 기초하여 결정될 수 있다.
한편, 본 개시의 LED 소자는 제2 반도체층 및 필터 사이에 형성되고, 형광체 및 양자점 중 적어도 하나를 포함하는 컬러 변환층을 더 포함할 수 있다.
한편, 본 개시의 LED 소자는 제1 반도체층, 제2 반도체층 및 발광층의 외측에 형성되며, 발광층에서 발광하는 광을 필터로 반사시키는 반사층을 더 포함할 수 있다.
한편, 본 개시의 일 실시 예에 따른 LED(Light Emitting Diode) 소자의 제조 방법은, 기판 상에 제1 형의 제1 반도체층, 광을 발광하는 발광층 및 제1 형과 상이한 제2 형의 제2 반도체층을 순차적으로 형성하는 단계, 기판을 제거하는 단계 및 제1 파장 대역 중에서 제2 파장 대역의 광을 투과하는 필터를 제1 반도체층에서 기판이 제거된 부분에 형성하는 단계를 포함한다. 여기서, 필터는 결함층(defect layer) 복수의 제1 굴절층 및 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층을 포함하며, 복수의 제1 굴절층 및 복수의 제2 굴절층은 결함층의 일 측 및 타 측에 서로 교번하여 형성되며, 결함층의 두께는 제1 파장 대역의 중심 파장, 제2 파장 대역의 피크 파장 및 결함층의 굴절률에 기초하여 결정된다.
여기에서, 결함층의 굴절률은 제1 굴절층의 굴절률과 동일할 수 있다.
한편, 제1 굴절층은 1.0 이상 2.0 이하의 굴절률을 가지며, 제2 굴절층은 2.0 이상 3.0 이하의 굴절률을 가질 수 있다.
한편, 필터를 형성하는 단계는 제1 반도체층 상에 제1 굴절층 및 제2 굴절층 순으로 복수의 제1 굴절층 및 복수의 제2 굴절층을 서로 교번하여 형성하는 단계, 교번하여 형성된 복수의 제1 굴절층 및 복수의 제2 굴절층의 최상단에 결함층을 형성하는 단계 및 결함층 상에 제2 굴절층 및 제1 굴절층 순으로 복수의 제1 굴절층 및 복수의 제2 굴절층을 서로 교번하여 형성하는 단계를 포함할 수 있다.
한편, 결함층의 일 측에 형성된 제1 굴절층 및 제2 굴절층의 개수는 결함층의 타 측에 형성된 제1 굴절층 및 제2 굴절층의 개수와 동일할 수 있다.
한편, 제1 파장 대역은 필터로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함할 수 있다.
한편, 제1 굴절층의 두께는 제1 파장 대역의 중심 파장 및 제1 굴절층의 굴절률에 기초하여 결정되고, 제2 굴절층의 두께는 제1 파장 대역의 중심 파장 및 제2 굴절층의 굴절률에 기초하여 결정될 수 있다.
한편, 본 개시의 제조 방법은 필터가 형성되기 전에, 형광체 및 양자점 중 적어도 하나를 포함하는 컬러 변환층을 제1 반도체층 상에 형성하는 단계를 더 포함할 수 있다.
한편, 본 개시의 제조 방법은 발광층에서 발광하는 광을 필터로 반사시키는 반사층을 제1 반도체층, 제2 반도체층 및 발광층의 외측에 형성하는 단계를 더 포함할 수 있다.
이상과 같은 본 개시의 다양한 실시 예에 따르면, 광의 색 특성을 향상시킬 수 있는 LED 소자 및 그의 제조 방법을 제공할 수 있다.
또한, 광의 색 순도 및 색 재현성을 향상시킬 수 있는 LED 소자 및 그의 제조 방법을 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 LED 소자를 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 LED 소자를 설명하기 위한 도면이다.
도 3a은 본 개시의 일 실시 예에 따른 필터의 구조를 설명하기 위한 도면이다.
도 3b는 본 개시의 일 실시 예에 따른 필터의 광 특성을 설명하기 위한 도면이다.
도 4a는 본 개시의 일 실시 예에 따른 LED 소자의 광 특성을 설명하기 위한 도면이다.
도 4b는 본 개시의 일 실시 예에 따른 LED 소자의 광 특성을 설명하기 위한 도면이다.
도 4c는 본 개시의 일 실시 예에 따른 LED 소자의 광 특성을 설명하기 위한 도면이다.
도 5a는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 5b는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 6a는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 6b는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 6c는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 7a는 본 개시의 일 실시 예에 따른 LED 소자가 적용된 디스플레이 장치를 설명하기 위한 도면이다.
도 7b는 본 개시의 일 실시 예에 따른 LED 소자가 적용된 디스플레이 장치를 설명하기 위한 도면이다.
도 8은 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 9a는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 도면이다.
도 9b는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 도면이다.
도 9c는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 도면이다.
도 9d는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 도면이다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서, “x~y”와 같은 표현은 “x 이상 y 이하의 범위에 속하는 적어도 하나의 값”이라는 의미로 해석될 수 있다. (여기서 x, y는 각각 숫자)
본 개시에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
이하에서는, 첨부된 도면을 이용하여 본 개시의 다양한 실시 예들에 대하여 구체적으로 설명하도록 한다.
도 1은 본 개시의 일 실시 예에 따른 LED 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)는 제1 반도체층(111), 발광층(113), 제2 반도체층(115) 및 필터(120)를 포함할 수 있다.
LED 소자(Light Emitting Diode)(100)는 광을 발광하는 반도체 소자를 지칭할 수 있다. 예를 들어, LED 소자(100)는 무기 반도체(Inorganic Semiconductor) 기반의 마이크로 LED 소자(Micro-LED) 또는 미니 LED(Mini-LED) 소자로 구현될 수 있다. 여기서, 마이크로 LED 소자는 가로, 세로 및 높이가 각각 1~100 마이크로미터(㎛) 크기의 반도체 발광 소자를 지칭할 수 있으며, 미니 LED 소자는 가로, 세로 및 높이가 각각 100~200 마이크로미터(㎛) 크기의 반도체 발광 소자를 지칭할 수 있다.
제1 반도체층(111)은 제1 형의 반도체를 포함할 수 있으며, 제2 반도체층(115)은 제1 형과 상이한 제2 형의 반도체를 포함할 수 있다. 여기서, 제1 형 및 제2 형은 n형(n-type) 반도체 및 p형(p-type) 반도체 중 서로 다른 하나를 지칭할 수 있다. 예를 들어, 제1 형의 제1 반도체층(111)이 n형(또는 p형) 반도체인 경우, 제2 형의 제2 반도체층(115)은 p형(또는 n형) 반도체일 수 있다. 이 경우, n형 반도체는 전하를 옮기는 캐리어로 자유전자(electron)가 사용되는 반도체를 지칭할 수 있으며, p형 반도체는 전하를 옮기는 캐리어로 정공(hole)이 사용되는 반도체를 지칭할 수 있다.
발광층(Light Emitting Layer)(113)은 제1 반도체층(111)에 인가된 전압 및 제2 반도체층(115)에 인가된 전압 차에 기초하여 광을 발광할 수 있다. 이를 위해, 발광층(113)은 제1 반도체층(111) 및 제2 반도체층(115) 사이에 형성될 수 있다. 여기서, 발광층은 n형 반도체 및 p형 반도체의 접합(junction)에 의해 접합된 계면에 형성된 활성층(Active Layer)을 지칭할 수 있다. 또한 발광층(113)은 단일 양자 우물 구조(Single-Quantum Well; SQW) 또는 다중 양자 우물 구조(Multi-Quantum Well; MQW)로 형성될 수 있다.
한편, 제1 반도체층(111), 발광층(113) 및 제2 반도체층(115)은 반도체셀(Cell)(110)을 구성할 수 있다.
필터(120)는 제1 파장 대역(310, 도 3b 참조) 중에서 제2 파장 대역(330, 도 3b 참조)의 광을 투과시킬 수 있다. 예를 들어, 필터(120)는 제1 파장 대역(310) 중에서 제2 파장 대역(330)의 광을 투과시키고, 제1 파장 대역(310) 중에서 제2 파장 대역(330)을 제외한 나머지 파장 대역의 광을 반사 또는 흡수함으로써 투과시키지 않을 수 있다.
여기서, 제1 파장 대역(310)은 광이 투과되지 않는 금지 대역(prohibited band or prohibited transmission region) 및 제2 파장 대역(330)을 포함할 수 있다. 이때, 제2 파장 대역(330)은 제1 파장 대역(310) 중에서 광이 투과되는 통과 대역(pass band)을 지칭할 수 있다.
이를 위해, 필터(120)는 제2 반도체층(115) 상에 형성될 수 있다. 구체적으로, 필터(120)는 반도체셀(110) 내부에서 발광되는 광이 외부로 추출되는 경로를 고려하여, 광이 추출되는 반도체셀(110)의 표면 상에 형성될 수 있다. 본 개시에서는 반도체셀(110) 내의 발광층(113)에서 발광되는 광이 제2 반도체층(115)을 거쳐 외부로 추출되는 것으로 가정하도록 한다. 이에 따라, 필터(120)는 제2 반도체층(115) 상에 형성될 수 있다.
또한, 필터(120)는 복수의 제1 굴절층(121, 121`), 복수의 제2 굴절층(123, 123`) 및 결함층(125)을 포함할 수 있다. 이하에서는, 설명의 편의를 위해 복수의 제1 굴절층(121, 121`) 각각을 제1 굴절층(121)이라 지칭하며, 복수의 제2 굴절층(123, 123`) 각각을 제2 굴절층(123)이라 지칭하기로 한다.
제1 굴절층(121)은 제2 굴절층(123)의 굴절률보다 작은 굴절률을 가질 수 있다. 즉, 제2 굴절층은 제1 굴절층의 굴절률보다 큰 굴절률을 가질 수 있다. 여기서, 굴절률(Refractive Index)은 광이 다른 매질로 이동(진행)하는 경우에 광의 속도가 줄어드는 비율을 의미할 수 있다.
복수의 제1 굴절층(121, 121`) 및 복수의 제2 굴절층(123, 123`)은 결함층(125)의 일 측 및 타 측에 서로 교번하여(alternate) 형성될 수 있다. 여기서, 결함층(125)의 일 측은 결함층(125)의 하부 표면을, 결함층(125)의 타 측은 결함층(125)의 상부 표면을 지칭할 수 있다. 또한, 제1 및 제2 굴절층(121, 123)이 교번하는 것은 제1 및 제2 굴절층(121, 123)의 쌍이 하나이거나 제1 및 제2 굴절층(121, 123)의 쌍이 주기적으로 반복되는 것을 지칭할 수 있다.
결함층(defect layer)(125)은 필터(120)의 내부에 위치한 중간층으로서, 복수의 제1 굴절층(121, 121`) 및 복수의 제2 굴절층(123, 123`)의 사이에 형성될 수 있다. 한편, 결함층(125)의 두께는 제1 파장 대역(310)의 중심 파장, 제2 파장 대역(330)의 피크 파장 및 결함층(125)의 굴절률에 기초하여 결정될 수 있다. 여기서, 제1 파장 대역(310)의 중심 파장은 제1 파장 대역(310)의 최소 파장 및 최대 파장의 평균(또는 중간 값)이 되는 파장을 지칭할 수 있으며, 제2 파장 대역(330)의 피크 파장은 제2 파장 대역(330) 내에서 투과되는 양이 가장 많은 광의 파장을 지칭할 수 있다. 이 경우, 결함층(125)의 두께는 결함층(125)의 주변층인 제1 굴절층 및 제2 굴절층의 두께와 상이한 두께를 가질 수 있다.
이와 같이, 교번하여 형성되는 복수의 제1 굴절층(121, 121`) 및 복수의 제2 굴절층(123, 123`)으로 인해 광 투과 스펙트럼(광 파장에 대한 투과율 함수) 내에서 광이 투과되지 않는 금지 대역(prohibited transmission region)이 형성될 수 있으며, 제1 굴절층 및 제2 굴절층의 두께와 상이한 두께를 갖는 결함층(125)으로 인해 광 투과 스펙트럼 내에서 금지 대역 중 광이 투과될 수 있는 통과 대역(pass band)이 형성될 수 있다. 이때, 통과 대역의 반치전폭(Full Width at Half Maximum; FWHM) 값은 2~50nm 범위 내의 좁은(narrow) 폭의 값을 가질 수 있다.
이에 따라, 본 개시의 LED 소자(100)는 제1 파장 대역(310) 중에서 좁은 폭의 통과 대역인 제2 파장 대역(330)의 광만을 투과시킨다는 점에서, 광의 색 순도(Color Purity)가 향상될 수 있다.
또한, 본 개시의 LED 소자(100)는 반도체셀(110) 및 필터(120)가 일체로 형성되는 구조라는 점에서, 제조 공정 및 구조가 단순화될 수 있으며 광의 색 순도가 향상될 수 있다. 이와 같은 LED 소자가 적용된 디스플레이 장치의 경우, LED 소자에서 외부로 추출되는 광의 색 순도가 향상되어, 적색, 녹색, 청색의 조합으로 구현되는 색상의 범위가 넓어질 수 있다. 또한, 실제 사물의 색을 디스플레이 장치의 화면에 재현할 수 있는지를 나타내는 척도인 색재현율(Color Reproducibility)이 향상될 수 있다.
이하에서는, 도 2 내지 도 6을 참조하여 본 개시의 일 실시 예에 따른 LED 소자를 상세히 설명하기로 한다.
도 2는 본 개시의 일 실시 예에 따른 LED 소자를 설명하기 위한 LED 소자의 단면도이다.
도 2를 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)는 제1 반도체층(111), 발광층(113), 제2 반도체층(115) 및 필터(120) 이외에도 전극(130)을 더 포함할 수 있다.
제1 반도체층(111)은 제1 형의 반도체를 포함할 수 있으며, 제2 반도체층(115)은 제1 형과 상이한 제2 형의 반도체를 포함할 수 있다. 제1 반도체층(111) 및 제2 반도체층(115)은 적어도 하나의 층으로 구성될 수 있다. 여기서, 층은 가로 및 세로의 길이에 비해 높이가 작은 구조로서, 수직으로 형성되는 구조를 지칭할 수 있다.
발광층(113)은 제1 반도체층(111) 및 제2 반도체층(115) 사이에 형성되어, 제1 반도체층(111)에 인가된 전압 및 제2 반도체층(115)에 인가된 전압 차에 기초하여 광을 발광할 수 있다.
구체적으로, 발광층(113)은 n형 반도체층에 인가된 전압 및 p형 반도체층에 인가된 전압의 차이가 문턱 전압(Threshold Voltage) 이상인 경우, n형 반도체에서 제공된 전자(electron)와 p형 반도체에서 제공된 정공(hole)이 발광층(113)에서 재결합되면서, 밴드 갭(Band Gap) 에너지에 해당하는 특정한 파장(또는 특정한 색상)의 광(광자의 다발(photon packet))을 발광할 수 있다. 여기서, n형 반도체층에 인가된 전압 및 p형 반도체층에 인가된 전압의 차이를 바이어스(Bias)라고 지칭할 수 있으며, p형 반도체층에 양극 (Anode)의 전압을 인가하고 n형 반도체층에 음극(Cathode)의 전압을 인가한 경우의 바이어스를 순방향 바이어스(Forward Bias), p형 반도체층에 음극의 전압을 인가하고 n형 반도체층에 양극의 전압을 인가한 경우의 바이어스를 역방향 바이어스(Reverse Bias)라고 지칭할 수 있다. 이 경우, 문턱 전압(또는 동작 전압)은 제1 반도체층(111) 및 제2 반도체층(115)의 물질, 구조 또는 발광층(113)의 광 색상 등에 따라 다르게 결정될 수 있다. 여기서, 문턱 전압은 예를 들어, 제1 반도체층(111) 및 제2 반도체층(115)의 물질, 구조 또는 발광층(113)의 광 색상 등에 따라 순방향 바이어스 중 +1.8V, +3.4V 등의 특정한 값이 될 수 있다.
한편, 발광층(113)은 제1 반도체층(111)에 인가된 전압 및 제2 반도체층(115)에 인가된 전압의 차이가 문턱 전압 미만인 경우, 광이 발광되지 않을 수 있다.
또한, 발광층(113)은 제1 반도체층(111)에 인가된 전압 및 제2 반도체층(115)에 인가된 전압 차에 기초하여 특정한 색상의 광을 발광할 수 있다. 이를 위해, 제1 및 제2 반도체층(111, 115)은 스펙트럼의 특정한 파장(Wavelength)에 대응되는 특정한 밴드 갭 에너지를 갖는 다양한 화합물 반도체로 구성될 수 있다. 예를 들어, 에티펙시 성장(Epitaxy Growth)을 통해 Al2O3, Si, SiC, GaAs, GaP 등과 같은 단결정 웨이퍼 상에 일정한 방향성을 갖는 결정을 성장시킴으로써, 화합물 반도체를 포함하는 제1 반도체층(111) 및 제2 반도체층(115)을 형성할 수 있다.
이 경우, 반도체셀(110) 내의 제1 및 제2 반도체층(111, 115)의 화합물 및 조성비에 따라 특정한 밴드　갭 에너지가 결정되고, 밴드　갭 에너지에 해당하는 특정한 파장(또는 특정한 색상)의 광을 발광층(113)에서 발광할 수 있다. 예를 들어, 적색의 반도체셀(110)은 600~750nm의 파장의 적색 광을 발광하기 위해 AlInGaP계 반도체 기반의 하나 이상의 반도체층을 포함할 수 있다. 그리고, 청색 및 녹색의 반도체셀(110)은 450~490nm 및 500~570nm의 파장의 청색 및 녹색 광을 각각 발광하기 위해, AlInGaN계 반도체 기반의 하나 이상의 반도체층을 포함할 수 있다. 여기서, 적색의 반도체셀(110)은 적색 광을 발광하는 반도체셀(110)을 지칭하는 것일 뿐, 반도체셀(110) 자체의 색상을 지칭하는 것이 아니다. 청색 및 녹색의 반도체셀(110)의 경우도 이와 동일하다.
필터(120)는 제2 반도체층(115) 상에 형성되어, 제1 파장 대역(310) 중에서 제2 파장 대역(330)의 광을 투과시킬 수 있다. 이를 위해, 필터(120)는 발광층(113)에서 발광되는 광이 외부로 추출되는 경로를 고려해, 제2 반도체층(115)의 상부 표면에 형성될 수 있다. 다만 이는 일 실시 예일 뿐이며, 필터(120) 및 제2 반도체층(115) 사이에 다른 층(예: 컬러 변환층)이 형성되는 경우, 필터(120)는 다른 층의 상부 표면에 형성되는 것 또한 가능하다. 필터(120)에 대한 보다 구체적인 설명은 도 3a 및 도 3b와 함께 후술하여 설명하도록 한다.
전극(130)은 외부 전압을 제1 반도체층(111) 및 제2 반도체층(115)에 인가할 수 있다. 이를 위해, 전극(130)은 제1 반도체층(111) 및 제2 반도체층(115) 일측에 형성될 수 있으며, 전극(130)은 제1 전극 및 제2 전극을 포함할 수 있다. 예를 들어, 제1 전극은 제1 반도체층(111)의 표면에 형성되어 제1 반도체층(111)에 전기적으로 접촉(Ohmic Contact)하며, 제2 전극은 제2 반도체층(115)의 표면에 형성되어 제2 반도체층(115)에 전기적으로 접촉할 수 있다. 여기서, 제1 전극 및 제2 전극은 접촉된 반도체층이 n형(또는 p형)인 경우, n 전극(또는 p 전극)이라 지칭될 수도 있다.
또한, 전극(130)은 전도성이 높은 물질로 구현될 수 있다. 예를 들어, 전극(130)은 Al, Ti, Cr, Ni, Pd, Ag, Ge, Au 또는 이들의 합금과 같은 금속으로 구현될 수 있으며, ITO(Indium Tin Oxide), ZnO 와 같은 전도성 산화물로 구현될 수도 있다.
한편, 도 2에서는 전극(130)이 제1 반도체층(111)의 하부 표면 및 제2 반도체층(115)의 하부 표면에 형성되는 것으로 도시하였으나, 이는 일 실시 예일 뿐이며, 전극(130)의 배치는 다양하게 변형될 수 있다. 이 경우, 전극(130)의 배치에 따라 LED 소자(100)의 구조적인 형태 또한 달라질 수 있다. 이에 대한 구체적인 설명은 도 6a 내지 도 6c를 참조하여 후술하여 설명하도록 한다.
이하에서는 도 3a 및 3b를 참조하여, 본 개시의 일 실시 예에 따른 필터를 상세히 설명하기로 한다. 도 3a은 본 개시의 일 실시 예에 따른 필터의 구조를 설명하기 위한 필터(120)의 단면도이다. 도 3b는 본 개시의 일 실시 예에 따른 필터의 광 특성을 설명하기 위해 필터의 광 투과 스펙트럼을 나타낸 도면이다.
필터(120)는 제2 반도체층(115) 상에 형성되어, 제1 파장 대역(310) 중에서 제2 파장 대역(330)의 광을 투과시킬 수 있다.
도 3a를 참조하면, 이를 위해 필터(120)는 복수의 제1 굴절층(121-1, 121-2, 121-1`, 121-2`), 복수의 제2 굴절층(123-1, 123-2, 123-1`, 123-2`) 및 결함층(125)을 포함할 수 있다.
복수의 제1 굴절층(121-1, 121-2, 121-1`, 121-2`) 및 복수의 제2 굴절층(123-1, 123-2, 123-1`, 123-2`)은 결함층(125)의 일 측 및 타 측에 서로 교번하여 형성될 수 있다. 예를 들어, 결함층(125)의 하부에서 제1 굴절층(121) 및 제2 굴절층(123)이 교대로(또는 주기적으로) 반복하여 형성되고, 결함층(125)의 상부에서 제1 굴절층(121`) 및 제2 굴절층(123`)이 서로 교대로 반복하여 형성될 수 있다.
본 개시의 일 실시 예에 따르면, 제2 반도체층(115) 및 결함층(125) 사이에는 제1 굴절층(121) 및 제2 굴절층(123) 순으로 제1 굴절층(121-1, 121-2) 및 제2 굴절층(123-1, 123-2)이 서로 교번하여 형성될 수 있다. 그리고, 결함층(125) 상에는 제2 굴절층(123) 및 제1 굴절층(121) 순으로 제1 굴절층(121-1`, 121-2`) 및 제2 굴절층(123-1`, 123-2`)이 서로 교번하여 형성될 수 있다. 예를 들어, 제2 반도체층(115) 및 결함층(125) 사이에는 제1 굴절층(121-1), 제2 굴절층(123-1), 제1 굴절층(121-2), 제2 굴절층(123-2), … 와 같이 반복하여 형성될 수 있다. 그리고, 결함층(125) 상에는 제2 굴절층(123-2`), 제1 굴절층(121-2`), 제2 굴절층(123-1`), 제1 굴절층(121-1`), … 와 같이 반복하여 형성될 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 결함층(125)의 일 측에 형성된 제1 굴절층(121-1, 121-2) 및 제2 굴절층(123-1, 123-2)의 개수는 결함층(125)의 타 측에 형성된 제1 굴절층(121-1`, 121-2`) 및 제2 굴절층(123-1`, 123-2`)의 개수와 동일할 수 있다. 예를 들어, 결함층(125)의 일 측에 형성된 제1 굴절층(121) 및 제2 굴절층(123)의 개수가 n개이면, 결함층(125)의 타 측에 형성된 제1 굴절층(121`) 및 제2 굴절층(123`)의 개수는 이와 동일한 n개가 될 수 있다. 이에 따라, 필터(120)에 포함된 복수의 제1 굴절층(121, 121`) 및 복수의 제2 굴절층(123, 123`)의 전체 개수는 2n으로 짝수가 될 수 있다(여기서, n은 임의의 자연수). 나아가, 결함층(125)이 1개인 경우를 가정하면, 필터(120)에 포함된 전체 층의 수는 2n+1개(예: 5, 7, 9, 11개 등)가 될 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 복수의 제1 굴절층(121-1, 121-2, 121-1`, 121-2`) 및 복수의 제2 굴절층(123-1, 123-2, 123-1`, 123-2`)은 결함층(125)을 기준으로 대칭되도록 교번하여 형성될 수 있다. 즉, 결함층(125)을 기준으로 제1 및 제2 굴절층(121, 123)과 같이 결함층(125)의 일 측에 형성되는 순서와 제2 및 제1 굴절층(123, 121)과 같이 결함층(125)의 타 측에 형성되는 순서는 상이하고, 결함층(125)의 일 측에 형성되는 제1 및 제2 굴절층(121, 123)의 개수와 결함층(125)의 타 측에 형성되는 제1 및 제2 굴절층(123, 121)의 개수는 동일할 수 있다.
한편, 도 3a 및 도 3b를 참조하면, 제1 굴절층(121)의 두께(dL)는 제1 파장 대역(310)의 중심 파장(λ0) 및 제1 굴절층(121)의 굴절률(nL)에 기초하여 결정될 수 있다. 그리고, 제2 굴절층(123)의 두께(dH)는 제1 파장 대역(310)의 중심 파장(λ0) 및 제2 굴절층(123)의 굴절률(nH)에 기초하여 결정될 수 있다.
예를 들어, 제1 굴절층(121)의 두께(dL)는 하기의 수학식 1에 따라 결정될 수 있으며, 제2 굴절층(123)의 두께(dH)는 하기의 수학식 2에 따라 결정될 수 있다.
Figure pat00001
Figure pat00002
여기서, 제1 파장 대역(310)은 필터(120)로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함할 수 있다. 이때 파장 대역은 최소 파장 및 최대 파장 사이의 대역을 지칭할 수 있다. 예를 들어, 청색의 경우 제1 파장 대역(310)은 420nm의 최소 파장 및 500nm의 최대 파장 사이의 대역을 지칭할 수 있다. 다만 이는 일 실시 예일 뿐, 제1 파장 대역(310)은 그 대역 내에서 광을 투과시키지 않는 금지 대역을 형성하기 위한 것으로서 발광층(133)에서 방출되는 광의 파장 대역에 따라 다양하게 변형될 수 있다.
이 경우, 제1 파장 대역(310)의 중심 파장(λ0)은 제1 파장 대역(310)의 최소 파장 및 최대 파장의 평균이 되는 파장을 지칭할 수 있다.
한편, 제1 굴절층(121)의 굴절률(nL)은 제2 굴절층(123)의 굴절률(nH)보다 작은 값을 가질 수 있다. 즉, 제2 굴절층(123)의 굴절률(nH)은 제1 굴절층(121)의 굴절률(nL)보다 큰 값을 가질 수 있다.
본 개시의 일 실시 예로서, 제1 굴절층(121)은 1.0 이상 2.0 이하의 굴절률(nL)을 가지며, 제2 굴절층(123)은 2.0 이상 3.0 이하의 굴절률(nH)을 가질 수 있다. 이를 위해, 제1 굴절층(121)은 SiO2, SiNx, MgF2 등의 물질 또는 이들의 조합으로 구성되는 합금을 포함할 수 있으며, 제2 굴절층(123)은 TiO2, Nb2O5, Ta2O5 등의 물질 또는 이들의 조합으로 구성되는 합금을 포함할 수 있다. 나아가, 제1 굴절층(121) 및 제2 굴절층(123)은 열적 및 화학적으로 안정한 수지(Resin)가 사용될 수도 있다.
도 3a 및 도 3b를 참조하면, 결함층(125)은 필터(120)의 중간층으로 형성될 수 있다. 구체적으로, 복수의 제1 굴절층(121-1, 121-2, 121-1`, 121-2`) 및 복수의 제2 굴절층(123-1, 123-2, 123-1`, 123-2`)이 교번하여 형성되는 구조에서 중간층으로서 형성될 수 있다. 예를 들어, 결함층(125)은 복수의 제2 굴절층(123-2, 123-2')의 사이에 형성될 수 있으며, 이때 결함층(125)의 굴절률(ndefect)은 제2 굴절층(123)의 굴절률(nH)보다 작을 수 있다.
결함층(125)의 두께(ddefect)는 제2 파장 대역(330)의 피크 파장(λp) 및 결함층(125)의 굴절률(ndefect)에 기초하여 결정될 수 있다.
여기에서, 결함층(125)의 굴절률(ndefect)은 제1 굴절층(121)의 굴절률(nL)과 동일할 수 있다. 다만 이는 일 실시 예일 뿐이며 결함층(125)의 굴절률(ndefect)은 다양하게 변형될 수 있다. 이하에서는 결함층(125)의 굴절률(ndefect)은 제1 굴절층의 굴절률(nL)과 동일한 것으로 가정하고 설명하도록 한다.
본 개시의 일 실시 예에 따르면, 결함층(125)의 두께(ddefect)는 굴절률(nL) 및 제1 파장 대역(310)의 중심 파장(λ0)에 따라 하기와 같은 수학식 3 또는 수학식 4의 범위 내의 값을 가질 수 있다.
Figure pat00003
Figure pat00004
일 실시 예로서, 결함층(125)의 두께(ddefect)가 상술한 수학식 3의 범위를 갖는 경우를 가정하면, 결함층(125)의 두께(ddefect)는 하기의 수학식 5의 (1) 또는 (2)에 따라 결정될 수 있다. 이때, 수학식 5의 (1)은 제2 파장 대역(330)의 피크 파장(λp)으로 정리한 것이며, 수학식 5의 (2)는 수학식 5의 (1)을 결함층(125)의 두께(ddefect)로 정리한 것이다. 이 경우, 결함층(125)의 두께(ddefect)는 부호에 상관없이 양의 값을 갖는다.
Figure pat00005
여기에서, 결함층(125)의 두께(ddefect)는 제1 파장 대역(310)의 중심 파장(λ0), 제2 파장 대역(330)의 피크 파장(λp) 및 결함층(125)의 굴절률(ndefect)에 기초하여 결정될 수 있다. 여기에서, 제2 파장 대역(330)의 피크 파장(λp)은 광을 투과시키는 통과 대역인 제2 파장 대역(330)에서 광이 투과되는 양이 가장 많은 파장을 지칭할 수 있다. 여기서, 제2 파장 대역(330)이 형성되기 위해서는 제2 파장 대역(330)의 피크 파장(λp)과 제1 파장 대역(310)의 중심 파장(λ0)은 서로 상이한 값을 가질 수 있다.
또한 이와 다른 실시 예로서, 결함층(125)의 두께(ddefect)가 상술한 수학식 4의 범위를 갖는 경우를 가정하면, 결함층(125)의 두께(ddefect)는 하기의 수학식 6의 (1) 또는 (2)에 따라 결정될 수 있다. 이때, 수학식 6의 (1)은 제2 파장 대역(330)의 피크 파장(λp)으로 정리한 것이며, 수학식 6의 (2)는 수학식 6의 (1)을 결함층(125)의 두께(ddefect)로 정리한 것이다. 이 경우, 결함층(125)의 두께(ddefect)는 부호에 상관없이 양의 값을 갖는다.
Figure pat00006
이하에서는 상술한 수학식에 따라 제1 굴절층(121), 제2 굴절층(123) 및 결함층(125)의 두께가 결정되는 실시 예를 설명하도록 한다. 여기에서, 제1 굴절층(121) 및 결함층(125)은 약 1.4의 굴절률(nL)을 갖는 SiO2 로 구성되고, 제2 굴절층(123)은 약 2.3의 굴절률(nH)을 갖는 TiO2 로 구성되는 경우를 가정하도록 한다.
일 실시 예로서, 발광층(113)에서 발광되는 광이 청색인 경우에 제1 파장 대역(310)의 중심 파장(λ0)을 450nm로 설정하면, 제1 굴절층(121)의 두께(dL)는 수학식 1에 따라 (1/1.4)*(450nm/4)=80.4nm와 같은 두께로 결정될 수 있으며, 제2 굴절층(123)의 두께(dH)는 수학식 2에 따라 (1/2.3)*(450nm/4)=48.9nm와 같은 두께로 결정될 수 있다. 이때, 제2 파장 대역(330)의 피크 파장(λp)을 460nm로 설정하면, 결함층(125)의 두께(ddefect)는 수학식 5의 (2)에 따라 (460nm-450nm)/(1.4)=7.1nm 와 같은 두께로 결정될 수 있다.
한편 이와 다른 실시 예로서, 발광층(113)에서 발광되는 광이 녹색인 경우에 제1 파장 대역(310)의 중심 파장(λ0)을 520nm로 설정하고, 제2 파장 대역(330)의 피크 파장(λp)을 540nm로 설정한 것을 가정하면, 제1 굴절층(121)의 두께(dL)는 수학식 1에 따라 92.9nm로, 제2 굴절층(123)의 두께(dH)는 수학식 2에 따라 56.5nm로 결정될 수 있다. 결함층(125)의 두께(ddefect)는 수학식 5의 (2)에 따라 (540nm-520nm)/(1.4)=14.3nm 와 같은 두께로 결정될 수 있다.
한편 이와 다른 실시 예로서, 발광층(113)에서 발광되는 광이 적색인 경우에 제1 파장 대역(310)의 중심 파장(λ0)을 600nm로 설정하고 제2 파장 대역(330)의 피크 파장(λp)을 650nm로 설정한 것을 가정하면, 제1 굴절층(121)의 두께(dL)는 수학식 1에 따라 107.1nm로, 제2 굴절층(123)의 두께(dH)는 수학식 2에 따라 65.2nm로 결정될 수 있다. 결함층(125)의 두께(ddefect)는 수학식 5의 (2)에 따라 (650nm-600nm)/(1.4)=35.7nm 와 같은 두께로 결정될 수 있다.
한편, 도 3b은 제1 파장 대역(310)의 중심 파장(λ0)이 제2 파장 대역(330)의 피크 파장(λp)보다 큰 것으로 도시하고 있으나, 이는 일 실시 예일 뿐이며 도 3b와 다르게 제1 파장 대역(310)의 중심 파장(λ0)이 제2 파장 대역(330)의 피크 파장(λp)의 대소 관계가 변형될 수 있다.
도 4a 내지 4c는 본 개시의 일 실시 예에 따른 LED 소자의 광 특성을 설명하기 위한 도면이다. 이하에서는, LED 소자(100)의 발광층(113)에서 발광하는 광은 청색에 대응되는 파장 대역(예: 420~500nm)을 갖는 것으로 가정하도록 한다.
도 4a는 LED 소자(100)에 필터(120)가 형성되지 않은 경우, 발광층(113)에서 발광된 광이 외부로 추출될 때의 광 스펙트럼 분포를 본 개시의 일 실시 예로서 도시한 것이다. 이때, 필터(120)가 형성되지 않은 복수의 LED 소자(100) 각각에 대한 광 스펙트럼을 실선, 점선, 이중쇄선 등의 그래프로 구분하여 도시하였다.
도 4a를 참조하면, 복수의 LED 소자(100) 각각에 대한 광 스펙트럼은 455~465nm 이내의 파장을 피크 파장(광의 세기가 최대가 되는 파장)으로 가질 수 있다. 이 경우, 중심 피크 파장(wp)은 피크 파장의 평균인 460nm이 될 수 있으며, 피크 파장의 차(Δwp)는 피크 파장의 최대 값(465nm) 및 최소 값(455nm)의 차이인 10nm가 될 수 있다. 또한, 반치전폭(FWHM) 값은 19nm일 수 있다. 여기서, 반치전폭 값은 피크 파장에서 광의 세기를 100%로 가정하고, 광의 세기가 50%인 두개의 파장간 차이(간격)를 지칭할 수 있다.
도 4b는 필터(120)의 광 투과 스펙트럼을 본 개시의 일 실시 예로서 도시한 것이다.
본 개시의 일 실시 예에 따른 LED 소자(100)에 형성된 필터(120)의 광 투과 스펙트럼은 상술한 바와 같이, 수학식 1 및 수학식 2에 따라 제1 및 제2 굴절층(121, 123)의 두께 및 굴절률을 조절하여 제1 파장 대역(310)의 중심 파장을 결정할 수 있으며, 수학식 5 또는 수학식 6에 따라 결함층(125)의 두께 및 굴절률을 조절하여 제2 파장 대역(330)의 피크 파장(λp)을 결정할 수 있다. 예를 들어, 도 4b에 도시된 바와 같이 제2 파장 대역(330)의 피크 파장(λp)은 460nm로 결정될 수 있으며, 이 경우 반치전폭(FWHM) 값은 5nm을 가질 수 있다.
도 4c는 LED 소자(100)에 필터(120)가 형성된 경우, 발광층(113)에서 발광된 광이 외부로 추출될 때의 광 스펙트럼 분포를 본 개시의 일 실시 예로서 도시한 것이다. 이 경우, 광 스펙트럼은 LED 소자(100) 각각에 대한 광의 파장에 대한 광의 세기의 관계를 나타낸 그래프로 나타낸 것을 지칭할 수 있다. 이때, 필터(120)가 형성되지 않은 복수의 LED 소자(100) 각각에 대한 광 스펙트럼을 실선, 점선, 이중쇄선 등의 그래프로 구분하여 도시하였다.
도 4c를 참조하면, 복수의 LED 소자(100) 각각에 대한 광 스펙트럼은 459~461nm 이내의 파장을 피크 파장으로 가질 수 있다. 이 경우, 중심 피크 파장(wp)은 피크 파장의 평균인 460nm이 될 수 있으며, 피크 파장의 차(Δwp)는 피크 파장의 최대 값(461nm) 및 최소 값(459nm)의 차이인 2nm가 될 수 있다. 또한, 반치전폭(FWHM) 값은 5nm일 수 있다.
한편, 도 4a에 도시된 광 스펙트럼은 필터(120)가 형성되지 않은 복수의 LED 소자(100)에서 발광된 광이 외부로 추출될 때의 광 스펙트럼을 나타내며, 이는 필터(120)가 형성된 복수의 LED 소자(100)에서 발광된 광이 필터(120)로 입사할 때의 광 스펙트럼으로 볼 수 있다. 이 경우, 도 4c와 같은 필터(120)가 형성된 복수의 LED 소자(100)에서 발광된 광이 필터(120)를 거쳐 외부로 추출될 때의 광 스펙트럼 분포는, 도 4a에 도시된 광 스펙트럼과 도 4b에 도시된 필터(120)의 광 투과 스펙트럼을 곱한 결과로서 얻어질 수 있다.
이와 같이, 교번하여 형성되는 복수의 제1 굴절층(121, 121`) 및 복수의 제2 굴절층(123, 123`)으로 인해 광 투과 스펙트럼 내에서 광이 투과되지 않는 금지 대역이 형성될 수 있으며, 제1 굴절층 및 제2 굴절층의 두께와 상이한 두께를 갖는 결함층(125)으로 인해 광 스펙트럼 내에서 금지 대역 중 광이 투과될 수 있는 통과 대역이 형성될 수 있다. 이때, 통과 대역의 반치전폭(Full Width at Half Maximum; FWHM) 값은 2~50nm 범위 내의 좁은(narrow) 폭의 값을 가질 수 있다.
이에 따라, 본 개시의 LED 소자(100)는 제1 파장 대역(310) 중에서 좁은 폭의 통과 대역인 제2 파장 대역(330)의 광만을 투과시킨다는 점에서, 광의 색 순도(Color Purity)가 향상될 수 있다.
도 5a는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 5a를 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)는 제1 반도체층(111), 발광층(113), 제2 반도체층(115) 및 필터(120) 이외에도 반사층(140)을 더 포함할 수 있다. 여기서, 반사층(140)은 발광층(113)에서 발광하는 광을 필터(120)로 반사시킬 수 있다.
이를 위해, 반사층(140)은 제1 반도체층(111), 제2 반도체층(115) 및 발광층(113)의 외측에 형성될 수 있다. 예를 들어, 반사층(140)은 제1 반도체층(111), 제2 반도체층(115) 및 발광층(113)의 외측 표면에 형성될 수 있으며, 나아가 필터(120)의 상부를 제외한 측벽(sidewall)에 형성될 수 도 있다.
한편, 도 5a에서는 반사층(140)의 각도는 수평면을 기준으로 90도 인 것으로 도시하고 있으나, 이는 일 실시 예일 뿐이며, 수평면을 기준으로 다양한 각도(예: 5~85도 이내의 각도 등)로 변형될 수 있다. 이 경우, 반사층(140)의 각도가 변형됨에 따라, 제1 반도체층(111), 제2 반도체층(115) 및 발광층(113)의 측면에 대한 각도 또한 변형될 수 있다.
한편, 반사층(140)은 패시베이션(Passivation)(141), 거울층(143)을 포함할 수 있다.
패시베이션(141)은 제1 반도체층(111), 제2 반도체층(115) 및 발광층(113)을 보호하고 전기적으로 절연되도록 제1 반도체층(111), 제2 반도체층(115) 및 발광층(113)의 표면 상에 형성될 수 있으며, 절연체(예: Al2O3, SiN, SiO2 등)로 이루어질 수 있다. 또한, 패시베이션(141)은 투명한 성질의 절연체로 구현될 수도 있다.
한편, 패시베이션(141)은 필터(120)가 제2 반도체층(115)의 상부에 형성될 수 있도록 필터(120)가 형성되는 부분에 대해 개구 영역을 가질 수 있다. 또한, 패시베이션(141)은 전극(130)이 제1 반도체층(111) 및 제2 반도체층(115)의 상부 또는 하부에 형성될 수 있도록 전극(130)이 형성되는 부분에 대해서도 개구 영역을 가질 수 있다.
거울층(143)은 패시베이션(30)의 표면에 형성될 수 있다. 또한, 거울층(143)은 반사도가 높은 다양한 물질이 사용될 수 있다. 거울층(143)이 금속 물질(예: 알루미늄(Al))과 같이 전도성이 높은 물질로 구현되는 경우, 거울층(143)은 도 5a에 도시된 바와 달리, 전극(130)을 구성하는 제1 전극 및 제2 전극이 전기적으로 서로 연결되지 않도록 구분될 수 있다.
한편, 거울층(143)은 금속 반사경(metal reflector) 또는 분산 브래그 반사경(distributed-bragg-reflector: DBR) 구조로 형성될 수 있다. 구체적으로, 분산 브래그 반사경 구조는 굴절률이 서로 다른 두 개의 층이 번갈아 가면서 적층된 다층 구조로 구현될 수 있다. 그리고, 이에 따라 서로 다른 두 개 층의 굴절률 차이에 기인하여 각 층의 계면에서 프레넬(fresnel) 반사가 발생하며, 다층 구조에 포함된 물질 및 그 두께에 따라, 반사된 모든 파동이 보강 간섭(constructive interference)을 일으킬 수 있다. 이에 따라, 분산 브래그 반사경 구조로 형성된 거울층(143)은 높은 반사도를 가질 수 있다.
도 5b는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다.
도 5b를 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)는 제1 반도체층(111), 발광층(113), 제2 반도체층(115) 및 필터(120) 이외에도 컬러 변환층(150)을 더 포함할 수 있다. 여기서, 컬러 변환층(Color Conversion Layer)(150)은 발광층(113)에서 발광된 광의 색상을 변환할 수 있다.
이를 위해, 컬러 변환층(150)은 제2 반도체층(115) 및 필터(120) 사이에 형성될 수 있다. 예를 들어, 컬러 변환층(150)은 제2 반도체층(115)의 상부(또는 내부) 및 필터(120)의 하부에 형성될 수 있다. 이때, 컬러 변환층(150)은 형광체(Phosphor) 및 양자점(Quantum Dot, QD) 중 적어도 하나를 포함할 수 있다.
여기서, 형광체는 발광층(113)에서 발광된 광을 흡수해 에너지 준위 차이에 따라 특정한 파장의 광을 방출하는 유기물 또는 무기물을 지칭할 수 있다. 또한, 양자점은 발광층(113)에서 발광된 광에 노출되면 특정한 파장의 광을 방출하는 지름이 2-10nm 에 불과한 초미세 반도체 입자를 미칭할 수 있다. 특히, 양자점은 입자의 크기에 따라 다양한 색의 빛을 방출할 수 있다. 예를 들어, 2nm의 크기를 갖는 양자점은 청색의 광을 구현하고, 6nm의 크기를 갖는 양자점은 적색의 광을 구현할 수 있다.
도 6a 내지 도 6c는 본 개시의 일 실시 예에 따른 LED 소자의 구조를 설명하기 위한 도면이다. 다만,
도 6a 내지 도 6c를 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)는 전극(130)의 배치에 따라 다양한 구조로 형성될 수 있다.
본 개시의 일 실시 예에 따른 LED 소자(100)의 구조는, 도 6a 및 도 6b와 같이 반도체셀(110)을 기준으로 전극(130)이 수평으로 배치된 수평(lateral) 형과 도 6c와 같이 반도체셀(110)을 기준으로 전극(130)이 수직으로 배치된 수직(vertical) 형으로 구분할 수 있다. 수평 형의 경우, 도 6a와 같이 전극(130)이 반도체셀(110)의 하부에 배치되는 구조와 도 6b와 같이 전극(130)이 반도체셀(110)의 상부에 배치되는 구조로 구분될 수 있는데, 일반적으로 전극(130)이 반도체셀(110)의 하부에 배치되는 구조를 플립칩(Flip Chip) 형이라고 한다는 점에서, 이하에서는 수평 형의 LED 소자(100) 중 전극(130)이 반도체셀(110)의 상부에 배치되는 구조를 일반적인 수평 형의 LED 소자(100)로 지칭하고, 전극(130)이 반도체셀(110)의 하부에 배치되는 구조를 플립칩 형의 LED 소자(100)로 지칭하기로 한다.
도 6a에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(100)는 플립칩 형의 구조로 형성될 수 있다. 플립칩 형의 LED 소자(100)는 전극(130)이 반도체셀(110)의 하부에 배치(또는 형성)될 수 있다. 예를 들어, 플립칩 형의 LED 소자(100)는 전극(130)을 구성하는 제1 전극 및 제2 전극이 제1 반도체층(111)의 하부 및 제2 반도체층(115)의 하부에 각각 형성될 수 있다.
이후, 플립칩 형의 LED 소자(100)는 도 7a 및 7b와 같은 디스플레이 장치(10)의 구동 회로(30)에 본딩되어 전기적으로 연결될 수 있다. 예를 들어, 플립칩 형의 LED 소자(100)의 전극(130) 및 구동 회로(30)의 전극(40) 사이에 범프가 도포되고, 도포된 범프가 고온 또는 저온의 열에 의해 경화되거나 소성됨으로써 플립칩 형의 LED 소자(100)는 구동 회로(30)에 본딩될 수 있다. 이를 위해, 범프는 전도성 수지로 구현될 수 있으며, 예를 들어, Al, Cu, Sn, Au, Zn, Pb 등의 금속 중 하나이거나 적어도 둘 이상의 혼합물 또는 합금이 0.1마이크로미터∼10마이크로미터 평균 입경을 갖는 분말과, 점착성을 갖는 페이스트(paste) 또는 바인더 수지가 혼합된 재질로 구현될 수 있다.
도 6b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(100)는 일반적인 수평 형의 구조로 형성될 수 있다. 일반적인 수평 형의 LED 소자(100)는 전극(130)이 반도체셀(110)의 상부에 배치(또는 형성)될 수 있다. 예를 들어, 수평 형의 LED 소자(100)는 전극(130)을 구성하는 제1 전극 및 제2 전극이 제1 반도체층(111)의 상부 및 제2 반도체층(115)의 상부에 각각 형성될 수 있다. 이후, 수평 형의 LED 소자(100)는 도 7a 및 7b와 같은 디스플레이 장치(10)의 구동 회로(30)에 와이어를 통해 상호 전기적으로 연결될 수 있다.
도 6c에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(100)는 수직 형의 구조로 형성될 수 있다. 수직 형의 LED 소자(100)는 전극(130)이 반도체셀(110)의 하부에 배치(또는 형성)될 수 있다. 예를 들어, 수직 형의 LED 소자(100)는 전극(130)을 구성하는 제1 전극 및 제2 전극이 제1 반도체층(111)의 하부 및 제2 반도체층(115)의 상부에 각각 형성될 수 있다. 이후, 수평 형의 LED 소자(100)는 도 7a 및 7b와 같은 디스플레이 장치(100)의 구동 회로(30)에 배선(또는 와이어), 범프 또는 이들의 조합을 통해 상호 전기적으로 연결될 수 있다.
도 7a 및 7b는 본 개시의 일 실시 예에 따른 LED 소자가 적용된 디스플레이 장치를 설명하기 위한 도면이다. 도 7a는 디스플레이 장치(10)와 픽셀(20)에 대한 평면도이고, 도 7b는 픽셀(20)에 대한 단면도이다.
도 7a를 참조하면, 디스플레이 장치(10)는 적어도 하나의 픽셀(20)을 포함할 수 있다. 이때, 디스플레이 장치(10)는 외부 장치 또는 내부의 저장 장치(미도시)로부터 수신되는 영상 신호를 처리하고, 처리된 영상을 시각적으로 표시할 수 있는 장치로서, TV, 모니터, 휴대용 멀티미디어 장치, 휴대용 통신장치, 스마트 폰, 스마트 윈도우, HMD(Head Mount Display), 웨어러블(Wearable) 장치, 사이니지(Signage) 등 다양한 형태로 구현될 수 있다.
픽셀(20)은 디스플레이 장치(10)에 의해 표시되는 이미지를 구성하는 단위를 지칭할 수 있다. 픽셀(20)은 가로 및 세로의 매트릭스 형태로 배열될 수 있다.
도 7a에 도시된 바와 같이, 픽셀(20)은 복수의 서브 픽셀로 구성될 수 있다. 예를 들어, 픽셀(20)은 빛의 3요소인 적색(R), 녹색(G), 청색(B)의 서브 픽셀의 조합에 의해 특정한 색상 및 밝기의 빛으로 표시될 수 있다. 이때, 픽셀(20)을 구성하는 복수의 서브 픽셀(R, G, B)은 제1 형(21), 제2 형(22) 등과 같이 다양한 유형에 따라 크기 및 위치가 다르게 배열될 수 있다. 다만, 이는 일 실시 예일 뿐이며, 복수의 서브 픽셀(R, G, B)의 크기, 위치, 배열 등은 다이아몬드 형태, 델타 형태, Stripe 형태, RGBW 형태, RGBY 형태, 펜타일 형태, Quad 형태, Mosaic 형태 등 다양한 형태의 레이아웃에 따라 다양하게 변경될 수 있음은 물론이다. 이에 따라 서브 픽셀을 구성하는 LED 소자의 개수, 배치, 구조 및 색상 등 또한 다양하게 변경될 수 있다.
도 7a 및 7b에 도시된 바와 같이, 픽셀(20)은 복수의 LED 소자(100-1, 100-2, 100-3)의 구동에 따라 구현될 수 있다. 즉, 서브 픽셀은 LED 소자(100)의 구동에 따라 구현될 수 있다. 예를 들어, 적색의 서브 픽셀(R)은 적색 LED 소자(100-1)의 구동에 따라 구현되고, 녹색의 서브 픽셀(G)은 녹색 LED 소자(100-2)의 구동에 따라 구현되고, 청색의 서브 픽셀(B)은 청색 LED 소자(100-3)의 구동에 따라 구현될 수 있다. 이때, 복수의 LED 소자(100-1, 100-2, 100-3)는 각각에서 발광된 광의 색상의 차이만 있을 뿐, 본 개시의 일 실시 예에 따른 LED 소자(100)에 대한 설명이 동일하게 적용될 수 있다.
이를 위해, 본 개시의 일 실시 예에 따른 디스플레이 장치(10)는 복수의 LED 소자(100-1, 100-2, 100-3)를 구동하기 위한 구동 회로(30)를 포함할 수 있다.
구동 회로(30)는 디스플레이 장치(10)의 기판(미도시) 내부 또는 기판 상에 형성될 수 있다. 구동 회로(30)는 복수의 LED 소자(100-1, 100-2, 100-3) 각각에 순방향 전압(예를 들어 p형 반도체에 양극의 전압, n형 반도체에 음극의 전압) 또는 역방향 전압(예를 들어 p형 반도체에 음극, n형 반도체에 양극의 전압)을 인가할 수 있다. 이에 따라, 구동 회로(30)는 복수의 LED 소자(100-1, 100-2, 100-3)의 구동(발광)을 개별적으로 제어할 수 있다.
이를 위해, 복수의 LED 소자(100-1, 100-2, 100-3)는 구동 회로(30) 위에 실장되고, 복수의 LED 소자(100-1, 100-2, 100-3)의 전극(130) 및 구동 회로(30)의 전극(40)은 전기적으로 연결될 수 있다.
예를 들어, 구동 회로(30)는 서로 전기적으로 분리된(또는 절연된) 개별 전극(미도시) 및 공통 전극(미도시)을 포함할 수 있으며, 구동 회로(30)의 개별 전극 및 공통 전극은 복수의 LED 소자(100-1, 100-2, 100-3)의 제1 전극 및 제2 전극에 각각 전기적으로 연결될 수 있다. 이때, 개별 전극은 LED 소자(100-1, 100-2, 100-3)에 독립적인 전압을 인가하기 위해 LED 소자(100) 마다 서로 구분되어 연결되는 스위칭 소자로 구현될 수 있으며, 예를 들어 스위칭 소자가 TFT(Thin Film Transistor)인 경우 게이트 전압에 따라 LED 소자(100)의 제1 전극에 특정한 전압이 인가되거나(On 상태) 또는 인가되지 않도록(Off 상태) 제어할 수 있다. 공통 전극은 복수의 LED 소자(100-1, 100-2, 100-3)의 제2 전극에 공통적인 전압을 인가하기 위해 복수의 LED 소자(100-1, 100-2, 100-3)의 제2 전극과 공통적으로 연결되는 하나의 전극으로 구성될 수 있다.
한편, 디스플레이 장치(10)는 수동 매트릭스(Passive Matrix) 또는 능동 매트릭스(Active Matrix) 방식으로 구동될 수 있으며, 구동 회로(30)는 디스플레이 장치(10)의 구동 방식에 맞게 설계될 수 있다.
한편, 구동 회로(30)는 LED 소자(100)의 제1 및 제2 반도체층(111, 115)에 펄스 폭 변조(Pulse Width Modulation; PWM) 방식에 따른 순방향 전압(p형 반도체에 양극의 전압, n형 반도체에 음극의 전압)이 인가된 경우를 가정하면, 펄스의 듀티 비(Duty Ratio)에 따라 발광층(113)에서 발광되는 광의 세기(또는 밝기)가 달라질 수 있으며, 펄스의 듀티 비를 조정함으로써 계조를 표현할 수 있다. 이때, 듀티 비는 펄스가 한 주기 동안 On(High) 또는 Off(Low)인 상태를 갖는 경우에 한 주기에 대해서 펄스가 On인 상태를 갖는 시간의 비율을 의미할 수 있다.
도 8은 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 설명하기 위한 흐름도이다. 이하에서는 도 9a 내지 도 9d를 함께 참조하여 LED 소자의 제조 방법을 설명하도록 한다.
도 8을 참조하면, 본 개시의 일 실시 예에 따른 LED 소자(100)의 제조 방법은, 기판(1000) 상에 제1 형의 제1 반도체층(1111), 광을 발광하는 발광층(1113) 및 제1 형과 상이한 제2 형의 제2 반도체층(1115)을 순차적으로 형성하는 단계(S810), 기판(1000)을 제거하는 단계(S820) 및 제1 파장 대역(310) 중에서 피크 파장을 포함하는 제2 파장 대역의 광을 투과하는 필터(120)를 제1 반도체층(1111)에서 기판(1000)이 제거된 부분에 형성하는 단계(S830)를 포함한다. 한편, 도 8 내지 도 9에서의 제1 반도체층(1111) 및 제2 반도체층(1115)은 반도체층이 생성되는 순서에 따라 제1 및 제2를 부여한 것이며, 상술한 도 1 내지 도 7에서의 제1 반도체층(111) 및 제2 반도체층(115)은 하부에서 상부 방향의 반도체층의 위치에 따라 제1 및 제2를 부여한 것이다. 이하에서 서술하는, 제1 반도체층(1111)에는 상술한 제2 반도체층(115)에 대한 설명이 동일하게 적용될 수 있으며, 제2 반도체층(1115)에는 상술한 제1 반도체층(111)에 대한 설명이 동일하게 적용될 수 있다.
먼저, 도 9a를 참조하여, 기판(1000) 상에 제1 형의 제1 반도체층(1111), 광을 발광하는 발광층(1113) 및 제1 형과 상이한 제2 형의 제2 반도체층(1115)을 순차적으로 형성할 수 있다(S810).
이를 위해, 먼저 기판(1000)을 구비할 수 있다. 여기서, 기판(1000)은 반도체층의 성장을 위한 웨이퍼일 수 있다. 예를 들어, 기판(1000)은 사파이어(Sapphire, Al2SO4), Si, SiC, GaN, GaAs, GaP, ZnO 등과 같은 웨이퍼로 이루어 질 수 있으며, 다만 본 개시에 있어 사용되는 기판(1000)이 특정 재료에 한정되는 것은 아니다.
기판(1000)이 구비되면, 도 9a에 도시된 바와 같이, 기판(1000) 상에 제1 반도체층(1111), 광을 발광하는 발광층(1113) 및 제2 반도체층(1115)을 순차적으로 형성할 수 있다(S810). 여기서, 제1 반도체층(1111)은 제1 형의 반도체층이고, 제2 반도체층(1115)은 제1 형과 상이한 제2 형의 반도체층일 수 있다.
구체적으로, MOVPE(Metal Organic Vapor Phase Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy)와 같은 공정 기술을 활용하는 에피택시(epitaxy) 성장을 통해 기판(1000) 상에 제1 반도체층(1111), 광을 발광하는 발광층(1113) 및 제2 반도체층(1115)을 순차적으로 형성할 수 있다. 예를 들어, 제1 형의 제1 반도체층(1111)이 n형의 반도체층인 경우 제2 형의 제2 반도체층(1115)은 p형의 반도체층이 되며, 제1 형의 제1 반도체층(1111)이 p형의 반도체층인 경우 제2 형의 제2 반도체층(1115)은 n형의 반도체층이 될 수 있다.
한편, 이 경우, 제1 반도체층(1111) 및 제2 반도체층(1115)의 상부 또는 하부에 다양한 성질의 반도체층을 추가적으로 적층할 수도 있다.
다음으로, 도 9b를 참조하여, 외부 전압을 제1 반도체층(1111) 및 제2 반도체층(1115)에 인가하기 위해, 전극(130)을 제1 반도체층(1111) 및 제2 반도체층(1115)에 전기적으로 접촉(Ohmic Contact)하도록 형성할 수 있다. 예를 들어, 제1 반도체층(1111) 및 제2 반도체층(1115)의 일측에 전극(130)을 각각 형성할 수 있으며, 제1 반도체층(1111) 및 제2 반도체층(1115)은 서로 전기적으로 구분되도록 제1 반도체층(1111)의 일측에 전극(130)의 제1 전극을 형성하고, 제2 반도체층(1115)의 일측에 제1 전극과 구분된 제2 전극을 형성할 수 있다. 이와 같은 전극(130)의 형성은 스퍼터링(sputtering), 증발(evaporation) 및 스핀 코팅(spin coating)과 같은 다양한 기술에 의해 이루어질 수 있다.
이를 위해, LED 소자(100)의 구조 및 크기에 따라, 기판(1000) 상에 형성된 반도체층(1100)을 식각할 수 있다. 이 경우, 반도체층(1100)을 일정한 간격으로 식각함으로써 개별화(isolation)된 복수의 반도체셀(1100-1, 1100-2, …, 1100-n)로 구분될 수 있다. 여기서, 개별화된 반도체셀의 크기는 수 나노미터에서 수십 마이크로미터 범위 내의 크기일 수 있다. 이에 따라, 복수의 반도체셀(1100-1, 1100-2, …, 1100-n) 각각의 내부는 도 5 내지 6 등과 같이 도시된 본 개시의 다양한 실시 예에 따른 LED 소자(100)의 반도체셀(110)이 뒤집힌 구조로 형성될 수 있다. 이와 같은 반도체셀의 개별화는 건식 식각, 플라즈마 식각과 같은 다양한 기술에 의해 이루어질 수 있다.
한편, 도 5a를 참조하면, 본 개시의 제조 방법은 발광층(1113)에서 발광하는 광을 추후 형성될 필터(120)로 반사시키기 위한 반사층(140)을 제1 반도체층(미도시), 제2 반도체층(미도시) 및 발광층(미도시)의 외측에 형성하는 단계를 더 포함할 수 있다.
구체적으로, 반사층(140)은 개별화(isolation)된 복수의 반도체셀(1100-1, 1100-2, …, 1100-n) 각각에 포함된 제1 반도체층(1111), 제2 반도체층(1115) 및 발광층(1113)의 외측에 형성할 수 있다. 이 경우, 반사층(140)은 수평면을 기준으로 1~90도와 같이 다양한 각도를 갖도록 제1 반도체층(1111), 제2 반도체층(1115) 및 발광층(1113)의 외측에 형성할 수 있다. 이 경우, 반사층(140)의 형성은 원자층 증착(atomic layer deposition, ALD), 전자빔 증착(e-beam evaporation), 스퍼터링(sputtering) 및 스핀 코팅(spin coating)과 같은 기술에 의해 형성될 수 있다.
다음으로, 도 9b 및 도 9c를 참조하여, 기판(1000)을 제거할 수 있다(S820).
구체적으로, 반도체층(1100)이 복수의 반도체셀(1100-1, 1100-2, …, 1100-n)로 개별화(isolation)된 후, 복수의 반도체셀(1100-1, 1100-2, …, 1100-n)로부터 기판(1000)을 제거할 수 있다(S820). 이에 따라, 기판(1000)의 제거는 레이저 리프트 오프(laser lift off), 건식 또는 습식 식각과 같은 공지된 기술에 의해 이루어질 수 있다.
이후, 도 9c와 같이 복수의 반도체셀(1110-1, 1110-2, …, 1110-n)은 캐리어 기판(1200)으로 전사될 수 있다. 이 경우, 복수의 반도체셀(1110-1, 1110-2, …, 1110-n)은 전극(130)이 반도체셀의 하부에 위치하도록 전사될 수 있다. 이에 따라, 복수의 반도체셀(1100-1, 1100-2, …, 1100-n) 각각에 형성된 반도체층은 제2 반도체층(1115), 발광층(1113), 제1 반도체층(1111) 순으로 하부에서 상부 방향으로 위치할 수 있다.
한편, 본 개시의 제조 방법은 도 5b에 도시된 바와 같이, 필터(120)가 형성되기 전에, 형광체 및 양자점 중 적어도 하나를 포함하는 컬러 변환층(150)을 제1 반도체층(1111) 상에 형성하는 단계를 더 포함할 수 있다. 여기서, 컬러 변환층(Color Conversion Layer)(150)은 발광층(113)에서 발광된 광의 색상을 변환할 수 있다. 이를 위해, 컬러 변환층(150)은 제1 반도체층(1111) 및 추후 형성될 필터(120) 사이에 형성될 수 있다. 구체적인 내용은 상술한 내용과 중복된다는 점에서 생략하기로 한다.
다음으로, 9d를 참조하여, 필터(120)를 제1 반도체층(1111)에서 기판(1000)이 제거된 부분에 형성할 수 있다(S830). 여기서, 필터(120)는 제1 파장 대역(310) 중에서 피크 파장을 포함하는 제2 파장 대역(330)의 광을 투과할 수 있으며, 복수의 제1 굴절층(121) 및 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층(123)을 포함할 수 있다.
이 경우, 제1 반도체층(1111)에서 기판(1000)이 제거된 부분에 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)을 교번적으로 형성할 수 있으며, 이와 함께 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)의 사이에 결함층(125)이 위치하도록 결함층(125)을 형성할 수 있다.
여기에서, 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)은 결함층(125)의 일 측 및 타 측에 서로 교번하여 형성될 수 있다.
구체적으로, 필터(120)를 형성하는 단계는 제1 반도체층(1111) 상에 제1 굴절층(121) 및 제2 굴절층(123) 순으로 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)을 서로 교번하여 형성하고, 교번하여 형성된 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)의 최상단에 결함층(125)을 형성하고, 결함층(125) 상에 제2 굴절층(123) 및 제1 굴절층(121) 순으로 복수의 제1 굴절층(121) 및 복수의 제2 굴절층(123)을 서로 교번하여 형성할 수 있다.
예를 들어, 제1 반도체층(1111)에서 기판(1000)이 제거된 부분에 제1 굴절층(121), 제2 굴절층(123), 결함층(125), 제2 굴절층(123), 제1 굴절층(121)와 같은 순서로 복수의 제1 굴절층(121), 복수의 제2 굴절층(123) 및 결함층(125)을 형성할 수 있다.
한편, 제1 굴절층(121)의 두께는 제1 파장 대역(310)의 중심 파장 및 제1 굴절층(121)의 굴절률에 기초하여 결정되고, 제2 굴절층(123)의 두께는 제1 파장 대역(310)의 중심 파장 및 제2 굴절층(123)의 굴절률에 기초하여 결정될 수 있다.
여기에서, 제1 굴절층(121)은 1.0 이상 2.0 이하의 굴절률을 가지며, 제2 굴절층(123)은 2.0 이상 3.0 이하의 굴절률을 가질 수 있다.
한편, 결함층(125)의 두께는 제1 파장 대역(310)의 중심 파장, 제2 파장 대역(330)의 피크 파장 및 결함층(125)의 굴절률에 기초하여 결정될 수 있다.
여기에서, 결함층(125)의 굴절률은 제1 굴절층(121)의 굴절률과 동일할 수 있다. 또한, 결함층(125)의 일 측에 형성된 제1 굴절층(121) 및 제2 굴절층(123)의 개수는 결함층(125)의 타 측에 형성된 제1 굴절층(121) 및 제2 굴절층(123)의 개수와 동일할 수 있다.
한편, 제1 파장 대역(310)은 필터로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함할 수 있다.
본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치(예: 전자 장치(100))를 포함할 수 있다. 상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어 하에 다른 구성요소들을 이용하여 상기 명령에 상기하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 상기 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 상기 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
100: LED 소자

Claims (18)

  1. LED(Light Emitting Diode) 소자에 있어서,
    제1 형의 제1 반도체층;
    상기 제1 형과 상이한 제2 형의 제2 반도체층;
    상기 제1 반도체층 및 상기 제2 반도체층 사이에 형성되며, 상기 제1 반도체층에 인가된 전압 및 상기 제2 반도체층에 인가된 전압 차에 기초하여 광을 발광하는 발광층; 및
    상기 제2 반도체층 상에 형성되며, 제1 파장 대역 중에서 제2 파장 대역의 상기 광을 투과하는 필터;를 포함하며,
    상기 필터는, 결함층(defect layer), 복수의 제1 굴절층 및 상기 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층을 포함하며,
    상기 복수의 제1 굴절층 및 상기 복수의 제2 굴절층은, 상기 결함층의 일 측 및 타 측에 서로 교번하여 형성되며,
    상기 결함층의 두께는, 상기 제1 파장 대역의 중심 파장, 상기 제2 파장 대역의 피크 파장 및 상기 결함층의 굴절률에 기초하여 결정되는 LED 소자.
  2. 제1항에 있어서,
    상기 결함층의 굴절률은, 상기 제1 굴절층의 굴절률과 동일한 LED 소자.
  3. 제1항에 있어서,
    상기 제1 굴절층은, 1.0 이상 2.0 이하의 굴절률을 가지며,
    상기 제2 굴절층은, 2.0 이상 3.0 이하의 굴절률을 갖는 LED 소자.
  4. 제1항에 있어서,
    상기 제2 반도체층 및 상기 결함층 사이에는 상기 제1 굴절층 및 상기 제2 굴절층 순으로 상기 제1 굴절층 및 상기 제2 굴절층이 서로 교번하여 형성되고,
    상기 결함층 상에는 상기 제2 굴절층 및 상기 제1 굴절층 순으로 상기 제1 굴절층 및 상기 제2 굴절층이 서로 교번하여 형성되는, LED 소자.
  5. 제1항에 있어서,
    상기 결함층의 일 측에 형성된 제1 굴절층 및 제2 굴절층의 개수는, 상기 결함층의 타 측에 형성된 제1 굴절층 및 제2 굴절층의 개수와 동일한 LED 소자.
  6. 제1항에 있어서,
    상기 제1 파장 대역은,
    상기 필터로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함하는 LED 소자.
  7. 제1항에 있어서,
    상기 제1 굴절층의 두께는, 상기 제1 파장 대역의 중심 파장 및 상기 제1 굴절층의 굴절률에 기초하여 결정되고,
    상기 제2 굴절층의 두께는, 상기 제1 파장 대역의 중심 파장 및 상기 제2 굴절층의 굴절률에 기초하여 결정되는 LED 소자.
  8. 제1항에 있어서,
    상기 제2 반도체층 및 상기 필터 사이에 형성되고, 형광체 및 양자점 중 적어도 하나를 포함하는 컬러 변환층;을 더 포함하는 LED 소자.
  9. 제1항에 있어서,
    상기 제1 반도체층, 상기 제2 반도체층 및 상기 발광층의 외측에 형성되며, 상기 발광층에서 발광하는 광을 상기 필터로 반사시키는 반사층;을 더 포함하는 LED 소자.
  10. LED(Light Emitting Diode) 소자의 제조 방법에 있어서,
    기판 상에 제1 형의 제1 반도체층, 광을 발광하는 발광층 및 상기 제1 형과 상이한 제2 형의 제2 반도체층을 순차적으로 형성하는 단계;
    상기 기판을 제거하는 단계; 및
    제1 파장 대역 중에서 제2 파장 대역의 상기 광을 투과하는 필터를 상기 제1 반도체층에서 상기 기판이 제거된 부분에 형성하는 단계;를 포함하며,
    상기 필터는, 결함층(defect layer), 복수의 제1 굴절층 및 상기 제1 굴절층의 굴절률보다 큰 굴절률을 갖는 복수의 제2 굴절층을 포함하며,
    상기 복수의 제1 굴절층 및 상기 복수의 제2 굴절층은, 상기 결함층의 일 측 및 타 측에 서로 교번하여 형성되며,
    상기 결함층의 두께는, 제1 파장 대역의 중심 파장, 제2 파장 대역의 피크 파장 및 결함층의 굴절률에 기초하여 결정되는, 제조 방법.
  11. 제10항에 있어서,
    상기 결함층의 굴절률은, 상기 제1 굴절층의 굴절률과 동일한, 제조 방법.
  12. 제10항에 있어서,
    상기 제1 굴절층은, 1.0 이상 2.0 이하의 굴절률을 가지며,
    상기 제2 굴절층은, 2.0 이상 3.0 이하의 굴절률을 갖는, 제조 방법.
  13. 제10항에 있어서,
    상기 필터를 형성하는 단계는,
    상기 제1 반도체층 상에 상기 제1 굴절층 및 상기 제2 굴절층 순으로 상기 복수의 제1 굴절층 및 상기 복수의 제2 굴절층을 서로 교번하여 형성하는 단계;
    상기 교번하여 형성된 상기 복수의 제1 굴절층 및 상기 복수의 제2 굴절층의 최상단에 결함층을 형성하는 단계; 및
    상기 결함층 상에 상기 제2 굴절층 및 상기 제1 굴절층 순으로 상기 복수의 제1 굴절층 및 상기 복수의 제2 굴절층을 서로 교번하여 형성하는 단계;를 포함하는 제조 방법.
  14. 제10항에 있어서,
    상기 결함층의 일 측에 형성된 제1 굴절층 및 제2 굴절층의 개수는, 상기 결함층의 타 측에 형성된 제1 굴절층 및 제2 굴절층의 개수와 동일한, 제조 방법.
  15. 제10항에 있어서,
    상기 제1 파장 대역은,
    상기 필터로 입사되는 광의 적색, 녹색 및 청색 중 하나의 색상에 대응되는 파장 대역을 포함하는, 제조 방법.
  16. 제10항에 있어서,
    상기 제1 굴절층의 두께는, 상기 제1 파장 대역의 중심 파장 및 상기 제1 굴절층의 굴절률에 기초하여 결정되고,
    상기 제2 굴절층의 두께는, 상기 제1 파장 대역의 중심 파장 및 상기 제2 굴절층의 굴절률에 기초하여 결정되는, 제조 방법.
  17. 제10항에 있어서,
    상기 필터가 형성되기 전에, 형광체 및 양자점 중 적어도 하나를 포함하는 컬러 변환층을 상기 제1 반도체층 상에 형성하는 단계;를 더 포함하는, 제조 방법.
  18. 제10항에 있어서,
    상기 발광층에서 발광하는 광을 상기 필터로 반사시키는 반사층을 상기 제1 반도체층, 상기 제2 반도체층 및 상기 발광층의 외측에 형성하는 단계;를 더 포함하는, 제조 방법.
KR1020190080361A 2019-07-03 2019-07-03 Led 소자 및 그의 제조 방법 KR20210004242A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190080361A KR20210004242A (ko) 2019-07-03 2019-07-03 Led 소자 및 그의 제조 방법
PCT/KR2020/008216 WO2021002627A1 (en) 2019-07-03 2020-06-24 Light emitting diode device and manufacturing method thereof
EP20834690.8A EP3925013B1 (en) 2019-07-03 2020-06-24 Light emitting diode device and manufacturing method thereof
US16/916,321 US11417810B2 (en) 2019-07-03 2020-06-30 Light emitting diode device having multilayer filter for improving color characteristic of light

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190080361A KR20210004242A (ko) 2019-07-03 2019-07-03 Led 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210004242A true KR20210004242A (ko) 2021-01-13

Family

ID=74066143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190080361A KR20210004242A (ko) 2019-07-03 2019-07-03 Led 소자 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US11417810B2 (ko)
EP (1) EP3925013B1 (ko)
KR (1) KR20210004242A (ko)
WO (1) WO2021002627A1 (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856727B2 (ja) * 1996-07-29 1999-02-10 株式会社東芝 半導体発光素子及びその製造方法
JP4372440B2 (ja) * 2003-03-18 2009-11-25 雅則 尾▲崎▼ 発振波長可変セル及びそれを用いた発振波長可変レーザ装置
KR100536780B1 (ko) 2003-03-20 2005-12-14 박병주 광 밴드 갭 광 요소 및 이를 포함하는 광 소자
KR100568502B1 (ko) * 2004-08-11 2006-04-07 한국전자통신연구원 반도체 발광소자
WO2006118104A1 (ja) 2005-04-26 2006-11-09 Kabushiki Kaisha Toshiba 白色ｌｅｄおよびそれを用いたバックライト並びに液晶表示装置
JP2008052067A (ja) 2006-08-25 2008-03-06 Sony Corp 光源装置、表示装置および発光ダイオードチップ
KR101047792B1 (ko) * 2010-04-23 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2012015153A2 (en) * 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
KR101769075B1 (ko) * 2010-12-24 2017-08-18 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법
US20130021793A1 (en) * 2011-07-22 2013-01-24 Zimmerman Scott M Recycling light cavity with enhanced reflectivity
KR20140050396A (ko) * 2012-10-19 2014-04-29 일진엘이디(주) 밴드 패스 필터층을 포함하는 반도체 발광소자 패키지
KR102015907B1 (ko) * 2013-01-24 2019-08-29 삼성전자주식회사 반도체 발광소자
CN103149679A (zh) * 2013-03-26 2013-06-12 上海理工大学 一种双腔多滤波峰带通滤波器
JP2016004141A (ja) 2014-06-17 2016-01-12 シャープ株式会社 カラー表示装置
CN106660308B (zh) 2014-06-25 2020-05-15 富士胶片株式会社 层叠体及其制造方法、红外线吸收滤波器、带通滤波器、滤波器形成用套组及图像显示装置
KR20160034534A (ko) * 2014-09-19 2016-03-30 삼성전자주식회사 반도체 발광 소자
KR102380825B1 (ko) 2015-05-29 2022-04-01 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 구비한 발광장치
KR102415331B1 (ko) * 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
US10770440B2 (en) 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly

Also Published As

Publication number Publication date
US11417810B2 (en) 2022-08-16
US20210005797A1 (en) 2021-01-07
EP3925013B1 (en) 2024-03-20
WO2021002627A1 (en) 2021-01-07
EP3925013A1 (en) 2021-12-22
EP3925013A4 (en) 2022-04-20

Similar Documents

Publication Publication Date Title
US10516081B1 (en) High efficiency hexagon LED for micro LED application
CN109119408B (zh) 发光二极管、发光二极管封装件和包括其的设备
US11011680B2 (en) Light-emitting device
KR102546307B1 (ko) 발광 소자 및 이를 포함하는 표시 장치
KR102481524B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
EP2330641B1 (en) Light emitting diode
EP3483933B1 (en) High resolution display device
KR100862453B1 (ko) ＧａＮ 계 화합물 반도체 발광소자
US20170200862A1 (en) Small-sized light-emitting diode chiplets and method of fabrication thereof
KR102131599B1 (ko) 발광 다이오드 및 그 제조 방법
JP2020043073A (ja) ディスプレイ装置
US20230282797A1 (en) Light emitting device and led display apparatus having the same
JP2013055170A (ja) 自発光ディスプレイおよび自発光ディスプレイの製造方法
KR102477250B1 (ko) 발광 소자
TWI779522B (zh) 發光裝置
US11417810B2 (en) Light emitting diode device having multilayer filter for improving color characteristic of light
KR20220126178A (ko) 발광 소자 및 이를 포함하는 디스플레이 장치
US20050040406A1 (en) Semiconductor light emitting device
CN113889558A (zh) 一种发光二极管、发光模块及显示装置
US20220285578A1 (en) Light-emitting diode and display device including the same
CN113659052B (zh) 一种发光二极管、发光模块及显示装置
US20230056179A1 (en) Electroluminescent device and display apparatus applying the same
US20230109233A1 (en) Micro light-emitting element and image display element
US20230114923A1 (en) Display device
US20230215998A1 (en) Light-emitting device