KR20220126178A - 발광 소자 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220126178A
KR20220126178A KR1020210066830A KR20210066830A KR20220126178A KR 20220126178 A KR20220126178 A KR 20220126178A KR 1020210066830 A KR1020210066830 A KR 1020210066830A KR 20210066830 A KR20210066830 A KR 20210066830A KR 20220126178 A KR20220126178 A KR 20220126178A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
emitting cell
composition ratio
Prior art date
Application number
KR1020210066830A
Other languages
English (en)
Inventor
김동호
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/478,468 priority Critical patent/US20220285578A1/en
Publication of KR20220126178A publication Critical patent/KR20220126178A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 발광 소자 및 디스플레이 장치에 관한 것으로, 구체적으로, 한 발광 소자 칩에서 전극 연결에 따라 서로 다른 컬러 광을 방출하는 발광 소자 및 이를 포함하는 디스플레이 장치에 관한 것이다. 본 개시에 따른 발광 소자는 제1 내지 제3 컬러광을 각각 방출하는 제1 내지 제3 발광 셀을 포함하며, 인접한 두 발광 셀 사이를 전기적으로 연결하는 제1 및 제2 터널 접합을 포함한다.

Description

발광 소자 및 이를 포함하는 디스플레이 장치{LIGHT EMITTING DIODE AND DISPLAY DEVICE INCLUDING THE SAME}
본 개시는 발광 소자 및 디스플레이 장치에 관한 것으로, 구체적으로, 한 발광 소자 칩에서 전극 연결에 따라 서로 다른 컬러 광을 방출하는 발광 소자 및 디스플레이 장치에 관한 것이다.
최근 프로토 타입의 LED(Light Emitting Diode) 디스플레이는 ㎛ 단위의 발광 소자를 구동 기판의 화소 위치에 장착시킨 자발광 구조의 디스플레이로써 고휘도, 고전력효율, 긴 수명, 다양한 폼 팩터 구현 등의 장점을 갖는다. LED 디스플레이는 화소 별 적색광(R), 녹색광(G), 청색광(B)의 지정을 통해 화상 정보를 기반으로 풀 컬러(Full Color)을 구현할 수 있다. 이 때, Full Color 구현을 위해서 R, G, B LED를 구동 기판의 각 화소에 전사시키는 RGB Color 디스플레이 방식 또는 구동 기판의 전체 화소에 청색광 LED를 전사시킨 후 적색과 녹색광에 해당하는 화소만 각각에 해당하는 색변환층을 추가로 형성하는 색변환층 이용 방식을 사용할 수 있다.
RGB Color 디스플레이 방식은 패널(panel)에 수십만 개의 각 픽셀(pixel)에 R, G, B LED를 각각 배열하는데 많은 비용이 힘든 단점이 있다. 색변환층 이용 방식은 색변환층 제작 시 형광체(Phosphor) 및 양자점(Quantum Dot, QD)을 이용하는데 형광체가 열에 의해 열화되어 패널의 수명이 짧은 단점이 있으며, QD 코팅으로 인한 비용이 삼원색 각각의 광원을 사용했을 때에 비해 많은 비용이 든다는 단점이 있다.
일 실시예에 따르면, 제1 내지 제3 컬러 광을 방출하는 특성을 구현할 수 있는 단일 성장된 발광 소자를 제공한다.
일 실시예에 따르면, 전극 연결에 따라 제1 내지 제3 컬러 광을 선택적으로 방출할 수 있는 발광 소자를 제공한다.
일 실시예에 따르면, 서로 다른 컬러 광을 방출하는 발광 소자를 각각 배열하거나 또는 색변환층 없이 Full Color를 구현하는 디스플레이를 제공한다.
일 실시예에 따른 발광 소자는, 일 방향으로 순차적으로 배치되며, 각각이 서로 다른 컬러 광을 방출하는 제1 발광 셀, 제2 발광 셀, 및 제3 발광 셀, 제1 및 제2 발광 셀 사이에 배치되며, 제1 및 제2 발광 셀을 전기적으로 연결하며, 측방 전류 확산(lateral current spreading)을 유도하는 제1 터널 접합(tunnel junction), 및 제2 및 제3 발광 셀 사이에 배치되며, 제2 및 제3 발광 셀을 전기적으로 연결하며, 측방 전류 확산을 유도하는 제2 터널 접합을 포함할 수 있다.
또는, 제1 발광 셀과 접하는 제1 전극, 제2 발광 셀과 접하는 제2 전극, 제3 발광 셀과 접하면서 서로 이격 배치된 제3 전극 및 제4 전극을 더 포함할 수 있다.
그리고, 제1 전극 내지 제4 전극은 발광 소자의 중심축을 기준으로 대칭일 수 있다.
또한, 제1 내지 제3 전극은 단면 형상은 링형일 수 있으며, 제4 전극의 단면 형상은 원형, 타원형, 다각형, 링형 중 하나일 수 있다.
그리고, 솔더링(Soldering), ACF(Anisotropic Conductive Film) 및 도선을 이용한 부착 중 적어도 하나를 통해 제1 내지 제4 전극 중 인접한 두 전극이 구동층의 전극 패드와 전기적으로 연결될 수 있다.
또한, 제1 전극 및 제2 전극이 구동층과 전기적으로 연결되면, 제1 발광 셀이 제1 컬러 광을 방출할 수 있으며, 제2 전극 및 제3 전극이 구동층과 전기적으로 연결되면, 제2 발광 셀이 제2 컬러 광을 방출할 수 있으며, 제3 전극 및 제4 전극이 구동층과 전기적으로 연결되면, 제3 발광 셀이 제3 컬러 광을 방출할 수 있다.
그리고, 제1 컬러 광은 적색광, 제2 컬러 광은 녹색광, 제3 컬러 광은 청색광일 수 있다.
또한, 일 실시예에 따른 발광 소자는 제1 내지 제4 전극 중 인접한 두 전극 중 한 쌍만 구동층과 전기적으로 연결되어 한 컬러의 광만 방출할 수 있다.
그리고, 제1 발광 셀 하부에 배치되는 제1 조성비변화층(Compositionally graded layer), 제1 및 제2 발광 셀 사이에 배치되는 제2 조성비변화층, 제2 및 제3 발광 셀 사이에 배치되는 제3 조성비변화층 중 적어도 하나를 더 포함할 수 있다.
또는, 제1 조성비변화층과 접하는 제1 전극, 제2 조성비변화층과 접하는 제2 전극, 제3 조성비변화층과 접하는 제3 전극, 제3 발광 셀과 접하는 제4 전극을 더 포함할 수 있다.
그리고, 제1 발광 셀 상에 배치되며, 제2 발광 셀이 방출하는 컬러 광을 반사시키는 제1 DBR(Distributed Bragg Reflector)층, 제2 발광 셀 상에 배치되며, 제3 발광 셀이 방출하는 컬러 광을 반사시키는 제2 DBR층, 및 제1 발광 셀 하부에 배치되며, 제1 발광 셀이 방출하는 컬러 광을 반사시키는 제3 DBR층 중 적어도 하나를 더 포함할 수 있다.
또한, 제1 발광 셀의 폭이 제2 발광 셀의 폭보다 클 수 있으며, 제2 발광 셀의 폭이 제3 발광 셀의 폭보다 클 수 있다.
일 실시예에 따른 디스플레이 장치는 복수 개의 발광 소자를 포함하는 표시층 및 복수 개의 발광 소자와 전기적으로 연결된 복수 개의 트랜지스터를 포함하며, 복수 개의 발광 소자를 구동시키는 구동층을 포함하고, 여기서 복수 개의 발광 소자 중 적어도 하나는 일 방향으로 순차적으로 배치되며, 각각이 서로 다른 컬러 광을 방출하는 제1 발광 셀, 제2 발광 셀, 및 제3 발광 셀, 제1 및 제2 발광 셀 사이에 배치되며, 제1 및 제2 발광 셀을 전기적으로 연결하며, 측방 전류 확산(lateral current spreading)을 유도하는 제1 터널 접합(tunnel junction), 및 제2 및 제3 발광 셀 사이에 배치되며, 제2 및 제3 발광 셀을 전기적으로 연결하며, 측방 전류 확산을 유도하는 제2 터널 접합을 포함할 수 있다.
그리고, 제1 발광 셀과 접하는 제1 전극, 제2 발광 셀과 접하는 제2 전극, 제3 발광 셀과 접하면서 서로 이격배치된 제3 전극 및 제4 전극을 더 포함할 수 있다.
또는, 제1 전극 및 제2 전극이 구동층과 전기적으로 연결되면, 제1 발광 셀이 제1 컬러 광을 방출할 수 있으며, 제2 전극 및 제3 전극이 구동층과 전기적으로 연결되면, 제2 발광 셀이 제2 컬러 광을 방출할 수 있으며, 제3 전극 및 제4 전극이 구동층과 전기적으로 연결되면, 제3 발광 셀이 제3 컬러 광을 방출할 수 있다.
그리고, 제1 발광 셀 하부에 제1 조성비변화층, 제1 및 제2 발광 셀 사이에 제2 조성비변화층, 제2 및 제3 발광 셀 사이에 제3 조성비변화층 중 적어도 하나를 더 포함할 수 있다.
또는, 제1 조성비변화층과 접하는 제1 전극, 제2 조성비변화층과 접하는 제2 전극, 제3 조성비변화층과 접하는 제3 전극, 제3 발광 셀과 접하는 제4 전극을 더 포함할 수 있다.
그리고, 일 실시예에 따른 디스플레이 장치의 구동층은 교번적으로 배치된 제1 영역, 제2 영역, 및 제3 영역을 포함할 수 있으며, 제1 내지 제3 영역은 각각 적어도 하나의 웰을 포함할 수 있으며, 제1 내지 제3 영역의 웰에 배치된 복수 개의 발광 소자는 배치된 각 영역에 따라 서로 다른 컬러 광을 방출할 수 있다.
일 실시예에 따른 단일 성장 발광 소자 제조 방법에 있어서, 발광 소자는 제1 내지 제4 전극의 연결에 따라 제1 컬러 광 내지 제3 컬러 광 중 선택적으로 하나를 방출할 수 있으며, 기판 상에 제1 조성비변화층 성장 단계, 제1 조성비변화층 상에 제1 발광 셀 성장 단계, 제1 발광 셀 상에 제1 터널 접합 및 제1 DBR층 순차적 형성 단계, 제1 DBR층 상에 제2 조성비변화층 성장 단계, 제2 조성비변화층 상에 제2 발광 셀 성장 단계, 제2 발광 셀 상에 제2 터널 접합 및 제2 DBR층 순차적 형성 단계, 제2 DBR층 상에 제3 조성비변화층 성장 단계, 제3 조성비변화층 상에 제3 발광 셀 성장 단계, 및 제1 내지 제3 조성비변화층에 각각 접하는 제1 내지 제3 전극 형성 및 제3 발광 셀 상에 제4 전극 형성 단계를 포함할 수 있다.
일 실시예에 따른 이종 기판 접합 발광 소자 제조 방법에 있어서, 발광 소자는 제1 내지 제4 전극의 연결에 따라 제1 내지 제3 컬러 광 중 선택적으로 하나를 방출할 수 있으며, 제1 소자 성장 단계, 제2 소자 성장 단계, 제1 및 제2 소자 결합 단계, 제2 소자의 제2 기판 제거 단계 및 전극 형성 단계를 포함할 수 있으며, 제1 소자 성장 단계는 제1 기판 상에 제3 DBR층 형성 단계, 제3 DBR층 상에 제1 발광 셀 성장 단계, 및 제1 발광 셀 상에 제1 터널 접합 형성 단계를 포함할 수 있고, 제2 소자 성장 단계는 제2 기판 상에 제3 조성비변화층 성장 단계, 제3 조성비변화층 상에 제3 발광 셀 성장 단계, 제3 발광 셀 상에 제2 조성비변화층 성장 단계, 제2 조성비변화층 상에 제2 DBR층 및 제2 터널 접합 순차적 형성 단계, 제2 터널 접합 상에 제2 발광 셀 성장 단계, 및 제2 발광 셀 상에 제1 DBR층 형성 단계를 포함할 수 있고, 전극 형성 단계는 제1 내지 제3 발광 셀에 각각 접하는 제1 내지 제3 전극 형성 및 제3 발광 셀 상에 제4 전극 형성 단계를 포함할 수 있다.
일 실시예에 따른 발광 소자는 제1 내지 제3 컬러 광을 각각 방출하는 제1 내지 제3 발광 셀이 단일 성장으로 구현될 수 있다.
일 실시예에 따른 발광 소자는 전극 연결에 따라 제1 내지 제3 컬러 광을 선택적으로 방출할 수 있다.
일 실시예에 따른 발광 소자는 터널 접합을 포함하여 측방 전류 확산에 의해 높은 광 추출 효율을 가질 수 있다.
일 실시예에 따른 발광 소자는 전극 연결에 따라 선택적으로 제1 내지 제3 컬러 광을 방출할 수 있음에 따라 서로 다른 광을 방출하는 발광 소자 각각을 전사하는 시간 및 비용을 줄일 수 있으며, 색변환층 사용 없이 Full Color를 구현할 수 있다.
도 1은 일 실시예에 따른 발광 소자의 측면에서 본 단면도를 도시한다.
도 2는 일 실시예에 따른 발광 소자의 위에서 내려다본 단면도를 도시한다.
도 3a는 일 실시예에 따른 발광 소자의 제2 전극 및 제3 전극과 구동층의 연결을 도시한 것이다.
도 3b는 일 실시예에 따른 발광 소자의 제1 전극 및 제2 전극과 구동층의 연결을 도시한 것이다.
도 3c는 일 실시예에 따른 발광 소자의 제3 전극 및 제4 전극과 구동층의 연결을 도시한 것이다.
도 4는 다른 실시예에 따른 발광 소자의 측면에서 본 단면도이다.
도 5a 내지 도 5c는 단일 기판에 단일 성장(monolithic growth)으로 발광 소자를 제조하는 방법을 도시한다.
도 6a 내지 도 6d는 이종 기판에 각각 성장한 제1 소자 및 제2 소자를 접합하여 발광 소자를 제조하는 방법을 도시한다.
도 7은 복수의 웰을 포함하는 디스플레이 구동층의 단면을 나타내는 도면이다.
도 8은 일 실시예에 따른 발광 소자를 포함하는 디스플레이를 도시한다.
도 9는 예시적인 실시 예에 따른 디스플레이 장치가 모바일 장치에 적용된 예를 도시한 것이다.
도 10은 예시적인 실시 예에 따른 디스플레이 장치가 자동차에 적용된 예를 도시한 것이다.
도 11은 예시적인 실시 예에 따른 디스플레이 장치가 증강 현실 안경 또는 가상 현실 안경에 적용된 예를 도시한 것이다.
도 12은 예시적인 실시 예에 따른 디스플레이 장치가 대형 사이니지(signage)에 적용된 예를 도시한 것이다.
도 13는 예시적인 실시 예에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한 것이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 마찬가지로, "하부" 나 "아래"라고 기재된 것은 접촉하여 바로 밑에 있는 것뿐 만 아니라 비접촉으로 아래에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
“연결”의 의미는 물리적 연결은 물론, 광학적 연결, 전기적 연결 등을 포함할 수 있다.
또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
제1, 제1-1 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
도 1은 일 실시예에 따른 발광 소자(10)의 측면에서 본 단면도를 도시하며, 도 2는 일 실시예에 따른 발광 소자(10)의 위에서 내려다본 단면도를 도시한다.
도 1 및 도 2에 따르면, 일 실시예에 따른 발광 소자(10)는 일 방향으로 순차적으로 배치되며, 각각이 서로 다른 컬러 광을 방출하는 제1 발광 셀(100), 제2 발광 셀(200), 및 제3 발광 셀(300), 제1 및 제2 발광 셀(100,200) 사이에 배치되며, 제1 및 제2 발광 셀(100,200)을 전기적으로 연결하며, 측방 전류 확산(lateral current spreading)을 유도하는 제1 터널 접합(180)(tunnel junction), 제2 및 제3 발광 셀(200,300) 사이에 배치되며, 제2 및 제3 발광 셀(200,300)을 전기적으로 연결하며, 측방 전류 확산을 유도하는 제2 터널 접합(280)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(10)는 제1 발광 셀(100) 하부에 제1 조성비변화층(170)(Compositionally graded layer), 제1 및 제2 발광 셀(100,200) 사이에 제2 조성비변화층(270), 제2 및 제3 발광 셀(200,300) 사이에 제3 조성비변화층(370) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 발광 소자(10)는 4개의 전극(410,420,430,440)을 포함할 수 있고, 제1 전극(410)은 제1 조성비변화층(170)과 접할 수 있고, 제2 전극(420)은 제2 조성비변화층(270)과 접할 수 있으며, 제3 전극(430)은 제3 조성비변화층(370)과 접할 수 있으며, 제4 전극(440)은 제3 발광 셀(300)과 접할 수 있다. 4개의 전극(410,420,430,440) 중 인접한 두 전극을 연결함을 통해서 제1 발광 셀 내지 제3 발광 셀(100,200,300) 중 선택적으로 한 발광 셀에 전류를 흘려줄 수 있으며, 그에 따라 해당 발광 셀의 활성층(130,230,330)에서 광이 방출될 수 있다.
일 실시예에 따른 발광 소자(10)는 마이크로 단위의 크기를 가질 수 있다. 예를 들면, 발광 소자(10)의 크기는 1 내지 1000 ㎛의 크기를 가질 수 있다. 바람직하게는, 200 ㎛ 이하의 크기를 가질 수 있다.
일 실시예에 따른 발광 소자(10)는 제1 발광 셀(100) 하부에 기판(50)을 더 포함할 수 있다. 기판(50) 상에 제1 발광 셀 내지 제3 발광 셀(100,200,300)이 성장될 수 있다. 기판(50)의 격자 상수와 기판(50) 상에 배치된 제1 발광 셀(100)의 격자 상수(Lattice Constant)가 동일하다면, 기판(50) 상에 제1 발광 셀(100)이 접하면서 배치될 수 있다. 격자 상수가 동일하지 않다면, 기판(50)과 제1 발광 셀(100) 사이에 제1 조성비변화층(170)을 배치하여 기판(50)과 제1 발광 셀(100) 사이의 격자 상수 차이를 보상해줄 수 있다. 기판(50)은 실리콘(Si), 사파이어, GaAs 등을 포함할 수 있다. 예를 들어, 기판(50)이 Si 또는 사파이어이고, 제1 발광 셀(100)이 적색광을 발하는 InxGa1-xN(0≤x≤1)인 경우, 격자 상수가 동일하지 않아 기판(50)과 제1 발광 셀(100) 사이에 제1 조성비변화층(170)을 포함할 수 있다. 예를 들어, 기판(50)이 GaAs이고, 제1 발광 셀(100)이 적색광을 발하는 AlpGaqIn1-p-qP(0≤p≤1, 0≤q≤1, 0≤p+q≤1)인 경우, 기판(50)과 제1 발광 셀(100) 사이의 격자 상수가 거의 동일하여 제1 발광 셀(100)이 제1 조성비변화층(170) 없이 기판(50)에 배치될 수 있다. 기판(50)은 제1 발광 셀 내지 제3 발광 셀(100,200,300)이 성장된 후 제거될 수 있다.
조성비변화층(Compositionally graded layer)(170,270,370)은 그 층의 아래 물질과 위 물질의 격자 상수가 동일하지 않는 경우 격자 상수 차이를 보상해주기 위한 층이다. 조성비변화층(170,270,370)은 두께에 따라 격자 상수를 변화시켜 격자 상수 차이로 인해 격자 정합 에피택시얼 성장이 불가능했던 두 층을 연결해줄 수 있다. 따라서 조성비변화층(170,270,370)을 격자 상수가 동일하지 않은 층들 사이에 배치하면, 격자 상수가 다른 층의 에피택시얼 성장(Epitaxial growth)이 가능할 수 있다. 조성비변화층(170,270,370)은 조성비변화층(170,270,370) 위로 성장된 에피택시얼층, 예를 들면, 제1 발광 셀 내지 제3 발광 셀(100,200,300)과 동일한 원소들을 포함할 수도 있고, 다른 원소들을 포함할 수도 있다. 조성비변화층(170,270,370)은 같은 원소들을 가지더라도, 그 두께에 따라 조성비가 다를 수 있고, 조성비에 따라 격자 상수가 다를 수 있다. 예를 들어, 조성비변화층(170,270,370)이 InsGa1-sN(0≤s≤1)이라면, s는 두께에 따라 서서히 변하여, 층의 높이마다 격자 상수가 증가하거나 감소될 수 있다. 이에 따라 조성비변화층(170,270,370)의 최하층은 조성비변화층(170,270,370)의 하부에 있는 층과 같은 격자 상수를 가질 수 있다. 조성비변화층(170,270,370)의 최상층은 조성비변화층(170,270,370)의 상부에 있는 층과 같은 격자 상수를 가질 수 있다.
일 실시예에 따른 발광 소자(10)가 단일 기판(50)에서 복수 개의 발광 셀(100,200,300)이 단일 성장(monolithic growth)된 발광 소자(10)라면 성장된 발광 셀 개수 이하의 조성비변화층(170,270,370)을 포함할 수 있다. 예를 들어, 도 1의 발광 소자(10)는 제1 내지 제3 발광 셀(100,200,300) 3 개를 포함하며, 제1 조성비변화층 내지 제3 조성비변화층(170,270,370) 3 개를 포함할 수 있다. 다만, 일 물질 상에 일 물질과 격자 상수가 동일한 다른 물질이 성장된다면 일 물질과 다른 물질 사이에 조성비변화층이 포함되지 않을 수 있다.
조성비변화층(170,270,370)이 그 위에 배치된 발광 셀(100,200,300)의 제1 반도체층(110,210,310)과 접한다면, 조성비변화층(170,270,370)은 제1 반도체층(110,210,310)과 같은 형(p 또는 n)으로 도핑될 수 있다. 예를 들어, 제1 반도체층(110,210,310)이 n형 또는 p형 도핑되어 있으며, 조성비변화층(170,270,370) 상에 배치되어 있다면, 조성비변화층(170,270,370)도 제1 반도체층(110,210,310)과 같은 형으로 도핑될 수 있다.
발광 셀(100,200,300)은 제1 반도체층(110,210,310), 활성층(130,230,330), 및 제2 반도체층(150,250,350)을 포함할 수 있으며, 상기 순서대로 기판(50) 또는 조성비변화층(170,270,370) 상에 배치될 수 있다. 발광 셀(100,200,300)의 격자 상수는 아래 배치된 기판(50) 또는 조성비변화층(170,270,370)의 최상층의 격자 상수와 동일할 수 있다.
제1 반도체층(110,210,310)과 제2 반도체층(150,250,350)은 Ⅱ-Ⅵ 족 또는 Ⅲ-Ⅴ 족 화합물 반도체 재료로 구성될 수 있다. 제1 반도체층(110,210,310)과 제2 반도체층(150,250,350)은 활성층(130,230,330)에 전자와 정공을 제공하는 역할을 한다. 이를 위해, 제1 반도체층(110,210,310)은 n형 또는 p형으로 도핑되고, 제2 반도체층(150,250,350)은 제1 반도체층(110,210,310)과 전기적으로 상반되는 도전형으로 도핑될 수 있다. 예를 들어, 제1 반도체층(110,210,310)은 p형으로 도핑되고, 제2 반도체층(150,250,350)은 n형으로 도핑될 수 있고, 제1 반도체층(110,210,310)은 n형으로 도핑되고, 제2 반도체층(150,250,350)은 p형으로 도핑될 수 있다. 제2 반도체층(150,250,350)을 n형으로 도핑하는 경우에, 예를 들어, 실리콘(Si)을 도판트(dopant)로 사용할 수 있고, 제1 반도체층(110,210,310)을 p형으로 도핑하는 경우에, 예를 들어, 아연(Zn)을 도판트로 사용할 수 있다. 이 때, n형으로 도핑된 제2 반도체층(150,250,350)은 활성층(130,230,330)에 전자를 제공할 수 있고, p형으로 도핑된 제1 반도체층(110,210,310)은 활성층(130,230,330)에 정공을 제공할 수 있다.
활성층(130,230,330)은 장벽 사이에 양자우물이 배치된 양자우물 구조를 갖는다. 제1 반도체층(110,210,310) 및 제2 반도체층(150,250,350)에서 제공된 전자와 정공이 활성층(130,230,330) 내의 양자우물 구조 내에서 재결합되면서 광이 방출될 수 있다. 활성층(130,230,330) 내의 양자우물을 구성하는 재료의 밴드갭에 따라 활성층(130,230,330)에서 발생하는 광 파장이 결정될 수 있다. 활성층(130,230,330)은 단일 양자우물 구조일 수도 있고, 다중 양자우물과 다수의 장벽이 번갈아 배치된 다중양자우물(Multi-Quantum Well, MQW) 구조를 가질 수 있다. 활성층(130,230,330)의 두께 또는 활성층(130,230,330) 내의 양자우물의 개수는 제조될 발광 소자(10)의 구동 전압과 발광 효율 등을 고려하여 적절하게 선택될 수 있다.
활성층(130,230,330)은 양자장벽층 및 양자우물층을 포함할 수 있다. 예를 들어 양자장벽층은 질화갈륨(GaN), 양자우물층은 질화인듐갈륨(InxGa1-xN(0≤x≤1))으로 구성될 수 있다. 위의 예에 한정되지 않고 다양한 물질로 양자장벽층 또는 양자우물층이 구성될 수 있다. 활성층(130,230,330)은 양자장벽층 및 양자우물층이 각각 N번(여기서 N은 1 이상의 자연수) 교번적으로 적층된 구조일 수 있다.
제1 발광 셀(100)은 제1-1 반도체층(110), 제1 활성층(130), 제1-2 반도체층(150)을 포함할 수 있으며, 제2 발광 셀(200)은 제2-1 반도체층(210), 제2 활성층(230), 제2-2 반도체층(250)을 포함할 수 있으며, 제3 발광 셀(300)은 제3-1 반도체층(310), 제3 활성층(330), 제3-2 반도체층(350)을 포함할 수 있다. 제1-1 반도체층(110), 제2-1 반도체층(210), 및 제3-1 반도체층(310)은 앞서 설명한 제1 반도체층(110,210,310)에 대응될 수 있고, 제1-2 반도체층(150), 제2-2 반도체층(250), 및 제3-2 반도체층(350)은 앞서 설명한 제2 반도체층(150,250,350)에 대응될 수 있다. 제1 활성층 내지 제3 활성층(130,230,330)은 각각 서로 다른 컬러 광을 방출할 수 있다. 이 때, 제1 활성층(130)이 방출한 제1 컬러 광은 제2 및 제3 발광 셀(200,300)을 통과해 발광 소자(10)로부터 빠져나갈 수 있고, 제2 컬러 광은 제3 발광 셀(300)을 통과해 발광소자로부터 빠져나갈 수 있다. 예를 들어, 제1 활성층(130)은 적색광을 방출할 수 있으며, 제2 활성층(230)은 녹색광을 방출할 수 있으며, 제3 활성층(330)은 청색광을 방출할 수 있다. 이 때, 제1 컬러 광은 적색광이고, 제2 컬러 광은 녹색광이며, 제3 컬러 광은 청색광일 수 있다. 하지만, 이에 한정되지 않고 제1 활성층 내지 제3 활성층(130,230,330)은 각각 다른 컬러 광을 방출할 수도 있다. 바람직하게는, 제1 활성층(130)이 방출하는 광의 파장은 제2 활성층(230)이 방출하는 광의 파장보다 크고, 제2 활성층(230)이 방출하는 광의 파장은 제3 활성층(330)이 방출하는 광의 파장보다 클 수 있다. 왜냐하면, 제1 발광 셀 내지 제3 발광 셀(100,200,300) 중 하나의 발광 셀만 선택적으로 발광할 수 있는데, 제1 활성층(130)이 방출하는 광의 파장이 제2 활성층(230)이 방출하는 광의 파장보다 작다면, 제1 활성층(130)이 방출하는 광이 발광 소자(10)를 빠져나가는 도중 제2 활성층(230)을 활성화시켜 제1 발광 셀(100) 및 제2 발광 셀(200)이 동시에 발광할 수 있기 때문이다. 제2 활성층(230)이 방출하는 광의 파장이 제3 활성층(330)이 방출하는 광의 파장보다 큰 것이 바람직한 이유도 위와 마찬가지이다.
제1-1 반도체층(110) 및 제1-2 반도체층(150)은 InxGa1-xN(0≤x≤1), 및 AlpGaqIn1-p-qP(0≤p≤1, 0≤q≤1 and 0≤p+q≤1) 등을 포함할 수 있으며, 제2-1 반도체층(210) 및 제2-2 반도체층(250)은 InyGa1-yN(0≤y≤1) 등을 포함할 수 있으며, 제3-1 반도체층(310) 및 제3-2 반도체층(350)은 InzGa1-zN(0≤z≤1) 등을 포함할 수 있다.
일 실시예에 따른 발광 소자(10)가 조성비변화층(170,270,370)을 포함하는 경우, 해당 조성비변화층(170,270,370) 상에 배치된 발광 셀(100,200,300)의 위에서 본 단면적은 조성비변화층(170,270,370)의 단면적보다 작을 수 있으며, 발광 셀(100,200,300)의 단면은 조성비변화층(170,270,370)의 단면 내부에 포함될 수 있다. 또한, 제1 발광 셀(100)의 폭이 제2 발광 셀(200)의 폭보다 크며, 제2 발광 셀(200)의 폭이 제3 발광 셀(300)의 폭보다 클 수 있다. 발광 소자(10)는 두께에 따라 폭이 좁아지는 형상을 가질 수 있다.
터널 접합(Tunnel junction)(180,280,380)은 배치된 터널 접합(180,280)의 상하를 전기적으로 연결해줄 수 있다. 터널 접합(180,280)은 터널 접합(180,280)이 접하는 발광 셀(100,200,300)의 제1 반도체층(110,210,310) 또는 제2 반도체층(150,250,350)보다 더 강하게 도핑된 반도체층을 적어도 하나 포함할 수 있다. 예를 들어, 터널 접합(180,280)은 강하게 p형 도핑된(p++) 반도체층 및 강하게 n형 도핑된(n++) 반도체층을 포함한 이중층 구조일 수 있다. 예를 들어, 터널 접합이 일 발광 셀의 제2 반도체층 위에 배치되며, 제2 반도체층이 p형으로 도핑되어 있다면, 터널 접합의 강하게 p형 도핑된(p++) 반도체층이 제2 반도체층에 접하며 배치되는 것 및, 터널 접합의 강하게 n 형 도핑된(n++) 반도체층은 p++ 반도체층 상에 배치되는 것이 바람직할 수 있다. 또한, n++ 반도체층 상의 다른 발광 셀의 제1 반도체층 및/또는 조성비변화층은 n 형으로 도핑되는 것이 바람직할 수 있다. p형으로 도핑된 제2 반도체층 상에 배치된 터널 접합은 순차적으로 배치된 p++ 반도체층 및 n++ 반도체층을 포함하여, 결핍 영역(depletion region)을 형성함에 따라 터널 접합 상하로 전자 및 정공이 수송될 수 있다. 터널 접합(180,280)은 터널 접합 상부와 하부를 전기적으로 연결해줄 수 있다. 또한, 터널 접합(180,280)은 측방 전류 확산(lateral current spreading)을 유도하여 발광 소자(10)의 광 추출 효율을 증가시킬 수 있다. 예를 들어, p 형으로 도핑된 질소계 물질은 n 형으로 도핑된 질소계 물질보다 저항이 약 103 정도의 스케일로 높다. 따라서, p 형으로 도핑된 질소계 물질 상에 p-전극, n형으로 도핑된 질소계 물질 상에 n-전극이 있는 수직 전극 구조의 경우, 전류는 저항이 낮은 n형으로 도핑된 질소계 물질을 따라 흐르려고 하여서 측방 전류 확산이 감소된다. 감소된 측방 전류 확산에 의해, 활성층(130,230,330)의 극히 일부분에만 전자가 주입되고, 그 부분의 활성층(130,230,330)만 광을 방출하여 광 추출 효율이 낮아질 수 있다. p 형으로 도핑된 질소계 물질 상에 터널 접합(180,280)이 배치되면, 터널 접합(180,280)을 통과하는 전자들은 측방으로 확산되어 터널 접합(180,280)에 주입되고, 이에 따라 전자를 주입받는 활성층(130,230,330)의 면적이 늘어나게 될 수 있다. 즉, 터널 접합(180,280)에 의해 각 발광 셀의 광 추출 효율이 증가될 수 있고, 결과적으로 발광 소자(10)의 광 추출 효율이 증가될 수 있다.
제1 전극(410) 및 제2 전극(420)이 구동층(미도시)의 각 전극 패드(501,502)와 연결되었을 때, 제1 발광 셀(100)을 전기적으로 닫힌 회로(electrically closed circuit) 내에 위치시키기 위해 제1 발광 셀(100) 상에 제1 터널 접합(180)이 접하며 배치될 수 있다. 제1 터널 접합(180)은 전기적 연결뿐만 아니라, 제1 발광 셀(100)에서 측방 전류 확산을 야기하여 제1 발광 셀(100)의 광 추출 효율을 증가시킬 수 있다. 또한, 제2 전극(420) 및 제3 전극(430)이 구동층의 각 전극 패드(501,502)와 연결되었을 때, 제2 발광 셀(200)을 전기적으로 닫힌 회로 내에 위치시키기 위해 제2 발광 셀(200) 상에 제2 터널 접합(280)이 접하며 배치될 수 있다. 제2 터널 접합(280)은 전기적 연결뿐만 아니라, 제2 발광 셀(200)에서 측방 전류 확산을 야기하여 제2 발광 셀(200)의 광 추출 효율을 증가시킬 수 있다. 제3 전극(430) 및 제4 전극(440)이 연결되었을 때, 제3 발광 셀(300)은 별도의 터널 접합(180,280) 없이 전기적으로 닫힌 회로내에 위치된다. 제3 발광 셀(300)은 터널 접합(180,280)이 필요 없을 수 있지만, 이에 한정되지 않고, 제3 발광 셀(300) 상에 제3 터널 접합(미도시)을 배치하여 광 추출 효율을 증대시킬 수도 있다.
DBR(Distributed Bragg Reflector)층은 특정 파장 광을 반사시킬 수 있다. 예를 들어, 제1 DBR층(190)은 제2 발광 셀(200)에서 방출된 컬러 광(L2) 중 아래로 입사하는 광을 다시 위로 입사하도록 반사할 수 있고, 제1 발광 셀(100)에서 방출된 컬러 광(L1)은 통과시킬 수 있다. 제2 DBR층(290)은 제3 발광 셀(300)에서 방출된 컬러 광(L3) 중 아래로 입사하는 광을 다시 위로 입사하도록 반사할 수 있고, L1 및 L2를 통과시킬 수 있다. 제2 발광 셀(200)에서 방출된 광(L2)이 제1 발광 셀(100)에서 방출된 광(L1)보다 파장이 크다면 L2가 제1 발광 셀(100)을 광 펌핑(optical pumping)하지 않을 것이므로 발광 소자(10)는 제1 DBR층(190)을 제외한 구성이 가능할 수도 있다. 하지만, 이 경우 L1이 위로 입사하면서 제2 발광 셀(200)을 광 펌핑할 수 있다. 앞서 설명한 바람직한 구조에 따르면, L1의 파장이 L2의 파장보다 큰 경우 제1 DBR층(190)은 아래(제1 발광 셀(100))로 입사되는 L2를 위로 반사시켜 일 실시예에 따른 발광 소자(10)가 선택적으로 한 색을 방출할 수 있도록 한다.
DBR층(190,290)은 굴절률의 차이가 큰 두가지 물질을 다중층으로 증착한 구조로, 각 층의 계면에서 반사된 빛들의 간섭 현상을 이용한다. DBR층(190,290)에 의해 반사되는 특정 광의 파장은 DBR층(190,290)의 단일층 두께의 4N(이때, N은 1이상의 자연수)의 크기를 가질 수 있다. 특정 광은 DBR층(190,290)에 의해 반사될 수 있으며, 특정 광의 파장과 다른 파장을 가진 광은 상기 DBR층(190,290)을 투과할 수 있다. 즉, L1은 제1 DBR층(190)을 투과할 수 있고, L1 및 L2는 제2 DBR층(290)을 투과할 수 있다.
일 실시예에 따른 발광 소자(10)는 제1 발광 셀(100) 하부에 별도의 DBR층(190,290)을 포함하지 않을 수 있지만, 이에 한정되지 않고, 제1 발광 셀(100) 하부에 제3 DBR층(미도시)을 포함할 수 있다. 제3 DBR층은 L1을 반사시킬 수 있다. 발광 소자(10)가 기판(50)을 포함하고, 기판(50)을 구성하는 물질이 L1을 광흡수할 수 있다면, 이를 막기 위해서 제3 DBR층이 기판(50)과 제1 발광 셀(100) 사이에 배치될 수 있다. 예를 들어, 기판(50)이 GaAs를 포함하면 GaAs가 적색광에 해당하는 파장의 광을 흡수할 수 있으므로, 제3 DBR층을 더 포함할 수 있다.
복수의 발광 셀(100,200,300) 중 인접한 발광 셀 사이에 터널 접합, DBR층, 및/또는 조성비변화층 만을 포함할 수 있다. 즉, 발광 셀(100,200,300) 사이를 부착하기 위한 본딩층을 포함하지 않을 수 있다.
일 실시예에 따른 발광 소자(10)는 서로 이격된 제1 전극 내지 제4 전극(410,420,430,440)을 포함할 수 있다. 제1 전극(410)과 제2 전극(420), 제2 전극(420)과 제3 전극(430), 제3 전극(430)과 제4 전극(440)은 각각 인접하여 배치될 수 있다. 예를 들어, 제1 전극(410)은 제1 조성비변화층(170) 상에 배치될 수 있으며, 제1-1 반도체층(110) 상에 배치될 수도 있다. 즉, 제1 전극(410)은 제1-1 반도체층(110)과 이격되어 배치될 수도 있고, 접하며 배치될 수도 있다. 마찬가지로, 제2 전극(420)은 제2 조성비변화층(270) 상에 배치될 수 있으며, 또는 제2-1 반도체층(210) 상에 배치될 수도 있다. 제3 전극(430)은 제2 조성비변화층(270) 상에 배치될 수 있으며, 또는 제3-1 반도체층(310) 상에 배치될 수도 있다. 다만, 이에 한정되지 않고, 제1 전극(410)은 제1 활성층(130) 및 제1-2 반도체층(150)이 일부 제거된 제1-1 반도체층(110) 상에 제1 활성층(130) 및 제1-2 반도체층(150)과 이격되어 배치될 수도 있다. 특히, 제1 조성비변화층(170)이 배치되지 않은 경우 위와 같이 제1-1 반도체층(110) 상에 배치될 수 있다. 이러한 배치는 제2 전극(420) 및 제3 전극(430)에도 동일하게 적용될 수 있다. 제4 전극(440)은 제3 발광 셀(300)의 제3-2 반도체층(350) 상에 배치될 수 있다. 제3-2 반도체층(350) 상에 제3 터널 접합이 있는 경우는 제3 터널 접합 상에 제4 전극(440)이 배치될 수 있다. 위와 같이, 제1 전극 내지 제4 전극(410,420,430,440)은 제1 발광 셀 내지 제3 발광 셀(100,200,300) 내부를 일부 제거하여 형성된 별도의 개구부(미도시) 내부에 배치되지 않으며, 제1 발광 셀 내지 제3 발광 셀(100,200,300) 외부에 배치될 수 있다. 다만, 이에 한정되지 않고, 발광 셀(100,200,300) 내부에 형성된 개구부의 내부에 배치될 수도 있다.
일 실시예에 따른 발광 소자(10)는 4 개의 전극(410,420,430,440) 중 인접한 전극 한 쌍을 연결하여 선택적으로 한가지 컬러 광을 방출할 수 있다. 예를 들어, 제1 전극(410)과 제2 전극(420)이 구동층과 전기적으로 연결되면, 제1 발광 셀(100)이 제1 컬러 광을 방출할 수 있으며, 제2 전극(420)과 제3 전극(430)이 구동층과 전기적으로 연결되면, 제2 발광 셀(200)이 제2 컬러 광을 방출할 수 있으며, 제3 전극(430)과 제4 전극(440)이 구동층과 전기적으로 연결되면, 제3 발광 셀(300)이 제3 컬러 광을 방출할 수 있다. 예를 들어, 제1 전극(410)과 제2 전극(420)이 구동층과 전기적으로 연결되었다는 것은, 제1 전극(410), 제2 전극(420), 및 구동층이 전기적으로 닫힌 회로 내에 위치된다는 것을 의미할 수 있고, 제1 전극(410)과 제2 전극(420) 사이의 제1 발광 셀(100)도 전기적으로 닫힌 회로 내에 위치한다는 것을 의미할 수 있다.
도 2를 참조하면, 일 실시예에 따르면 제1 전극(410)은 제1 조성비변화층(170) 상에 링형으로 배치될 수 있으며, 다른 실시예에 따르면 제1-1 반도체층(110) 상에 링형으로 배치될 수도 있다. 마찬가지로, 제2 전극(420)도 제2 조성비변화층(270) 또는 제2-1 반도체층(210) 상에 링형으로 배치될 수 있으며, 제3 전극(430)도 제3 조성비변화층(370) 또는 제3-1 반도체층(3-1)상에 링형으로 배치될 수 있다. 다만, 제1 전극 내지 제3 전극(410,420,430)의 형상은 링형에 한정되지 않고 위상학적으로 1개의 홀(hole)을 가진 토러스(torus)와 위상동형인 어떠한 형상도 가능할 수 있다. 또한, 닫힌 링형이 아닌 링에서 호의 일부분이 제거된 형상, 즉 단면이 호(arc)인 전극 형상도 가능할 수 있다. 제4 전극(440)은 링형 또는 형상의 단면이 다각형, 원형, 타원형 등으로 배치될 수 있다.
일 실시예에 따르면, 제1 내지 제4 전극(410,420,430,440)의 형상은 발광 소자(10)의 중심축을 기준으로 회전대칭을 가질 수 있다. 이 때, 중심축은 제1 내지 제3 발광 셀(100,200,300)의 중심을 연결한 직선일 수 있다. 도 2의 단면에서 발광 소자(10)의 중심에서 단면에 수직인 방향으로 뻗은 직선이 중심축일 수 있다.
다시 도 1 및 도 2의 일 실시예를 참고하면, 일 실시예에 따른 발광 소자(10)에 따르면, 기판(50) 상에 제1 조성비변화층(170)이 배치될 수 있으며, 제1 조성비변화층(170)은 기판(50)과 제1 발광 셀(100) 사이의 격자 상수 차이를 서서히 줄일 수 있다. 제1 조성비변화층(170) 상에 제1 발광 셀(100)이 배치될 수 있으며, 제1 발광 셀(100)에서 방출된 제1 컬러 광(L1)은 적색광일 수 있다. 제1 발광 셀(100) 상에 제1 터널 접합(180)이 배치될 수 있으며, 제1 터널 접합(180)은 제1 전극(410)과 제2 전극(420)이 구동층의 각 전극 패드(501,502)와 전기적으로 연결될 때, 제1 발광 셀(100)을 전기적으로 닫힌 회로에 포함될 수 있도록 제1 터널 접합(180) 상층과 하층을 전기적으로 연결할 수 있으며, 측방 전류 확산을 야기하여 광 추출 효율을 증대시킬 수 있다. 제1 터널 접합(180) 상으로 제1 DBR층(190)이 배치되며, 제1 DBR층(190)은 L1은 통과시키고, L2는 반사시킬 수 있다. 제1 DBR층(190) 상에 제2 조성비변화층(270)이 배치될 수 있으며, 제2 조성비변화층(270)은 제1 DBR층(190)과 제2 발광 셀(200) 사이의 격자 상수 차이를 서서히 줄일 수 있다. 제2 조성비변화층(270) 상에 제2 발광 셀(200)이 배치될 수 있으며, 제2 발광 셀(200)에서 방출된 제2 컬러 광(L2)은 녹색광일 수 있다. 제2 발광 셀(200) 상에 제2 터널 접합(280)이 배치될 수 있으며, 제2 터널 접합(280)은 제3 전극(430)과 제4 전극(440)이 구동층의 각 전극 패드(501,502)와 전기적으로 연결될 때, 제2 발광 셀(200)을 전기적으로 닫힌 회로에 포함될 수 있도록 제2 터널 접합(280) 위층과 아래층을 전기적으로 연결할 수 있으며, 측방 전류 확산을 야기하여 광 추출 효율을 증대시킬 수 있다. 제2 터널 접합(280) 상으로 제2 DBR층(290)이 배치되며, 제2 DBR층(290)은 L1, L2를 통과시키고, L3를 반사시킬 수 있다. 제2 DBR층(290) 상에 제3 조성비변화층(370)이 배치될 수 있으며, 제3 조성비변화층(370)은 제2 DBR층(290)과 제3 발광 셀(300) 사이의 격자 상수 차이를 서서히 줄일 수 있다. 제3 조성비변화층(370) 상에 제3 발광 셀(300)이 배치될 수 있으며, 제3 발광 셀(300)에서 방출된 제3 컬러 광(L3)은 청색광일 수 있다. 또한, 제1 전극(410)은 제1 조성비변화층(170)에 접하며, 제2 전극(420)은 제2 조성비변화층(270) 접하며, 제3 전극(430)은 제3 조성비변화층(370)에 접하며 배치될 수 있으며, 제4 전극(440)은 제3 발광 셀(300) 상에 배치될 수 있다.
도 3a는 일 실시예에 따른 발광 소자(10)의 제2 전극(420) 및 제3 전극(430)과 구동층의 연결을 도시한 것이고, 도 3b는 일 실시예에 따른 발광 소자(10)의 제1 전극(410) 및 제2 전극(420)과 구동층의 연결을 도시한 것이며, 도 3c는 일 실시예에 따른 발광 소자(10)의 제3 전극(430) 및 제3 전극(440)과 구동층의 연결을 도시한 것이다.
도 3a을 참조하면, 제2 전극(420) 및 제3 전극(430)이 각각 구동층(500)의 전극 패드(501,502)와 돌출부(521,522)를 통해 연결되어 구동층(500)에 위치한 트랜지스터(미도시)에 의해 전기적으로 신호를 받을 수 있다. 제1 전극(410) 및 제4 전극(440)은 전극 패드(501,502)에 전기적으로 연결되지 않을 수 있다. 제2 발광 셀(200)은 전기적으로 닫힌 회로 내에 위치할 수 있고, 상기 회로에 전류가 흐르면, 제2 발광 셀(200)의 제2 활성층(230)에서 L2가 방출될 수 있다. L2가 상부로 입사하면 제2 DBR층(290)을 투과하며, 하부로 입사하면 제1 DBR층(190)에 의해 상부로 반사될 수 있다.
각 전극 패드(501,502)는 이격되어 배치될 수 있고, 각 전극 패드(501,502)로부터 돌출된 돌출부(521,522)는 이격되어 배치될 수 있다. 두 전극 패드(501,502)는 서로 다른 극으로 대전될 수 있다.
도 3a은 제2 전극(420) 및 제3 전극(430)의 연결을 나타낸 것이고, 같은 방식으로 제1 전극(410) 및 제2 전극(420)이 연결되어 L1이 방출될 수 있고, 또는 제3 전극(430) 및 제4 전극(440)이 연결되어 L3가 방출될 수 있다. 도 3b를 참조하면, 제1 전극(410) 및 제2 전극(420)이 각각 구동층(500)의 전극 패드(501,502)와 돌출부(511,512)를 통해 연결되어 구동층(500)에 위치한 트랜지스터에 의해 전기적으로 신호를 받을 수 있으며, 이 때 제3 전극(430)과 제4 전극(440)은 전극 패드(501,502)와 연결되지 않을 수 있다. 제1 발광 셀(100)은 전기적으로 닫힌 회로 내에 위치할 수 있고, 상기 회로에 전류가 흐르면 제1 발광 셀(100)의 제1 활성층(130)에서 L1이 방출될 수 있다. L1이 상부로 입사하면 제1 DBR층(190) 및 제2 DBR층(290)을 투과할 수 있다. 도 3c를 참조하면, 제3 전극(430) 및 제 4 전극(440)이 각각 구동층(500)의 전극 패드(501,502)와 돌출부(531,532)를 통해 연결되어 구동층(500)에 위치한 트랜지스터에 의해 전기적으로 신호를 받을 수 있으며, 이 때 제1 전극(410)과 제2 전극(420)은 전극 패드(501,502)와 연결되지 않을 수 있다. 제3 발광 셀(300)은 전기적으로 닫힌 회로 내에 위치할 수 있고, 상기 회로에 전류가 흐르면 제3 발광 셀(300)의 제3 활성층(330)에서 L3가 방출될 수 있다. L3는 상부로 입사되어 발광 소자를 빠져나갈 수 있고, 하부로 입사하면 제2 DBR층(290)에 의해 상부로 반사될 수 있다. 4개의 전극(410,420,430,440) 중 인접한 두 전극과 전극 패드(501,502)의 연결에 따라 발광 소자는 선택적으로 L1, L2, 또는 L3 중 하나의 컬러 광을 방출할 수 있다.
제1 내지 제4 전극(410,420,430,440) 중 인접한 두 전극과 구동층(500)의 전극 패드(501,502)가 연결될 수 있다. 즉, 제1 전극(410) 및 제2 전극(420)이 각 전극 패드(501, 502)와 연결될 수 있고, 또는 제2 전극(420) 및 제3 전극(430)이 각 전극 패드(501,502)와 연결될 수 있고, 또는 제3 전극(430) 및 제4 전극(440)이 각 전극 패드(501,502)와 연결될 수 있다. 이 때, 인접한 두 전극 외의 다른 전극은 구동층의 전극 패드(501,502)와 연결되지 않는 것이 바람직할 수 있다. 또한, 인접하지 않은 두 전극이 각 전극 패드(501,502)와 연결되지 않는 것이 바람직할 수 있다. 예를 들어, 제1 전극(410)과 제3 전극(430)이 각 전극 패드(501,502)와 연결되지 않는 것이 바람직할 수 있다. 이는, 제1 전극(410)과 제3 전극(430)이 각 전극 패드(501,502)와 연결된다면 L1 및 L2가 동시에 방출될 수 있기 때문이다.
제1 내지 제4 전극(410,420,430,440) 중 인접한 두 전극 및 구동층(500)의 전극 패드(501,502)는 솔더링(soldering), ACF(Anisotropic Conduction Film), 전극을 연결하는 도선 등과의 부착 등의 방법을 통해 부착될 수 있다. 예를 들면, 솔더링의 경우 미리 전극(410,420,430,440) 및 전극 패드(501,502)의 돌출부(521,522)에 패터닝된 솔더 페이스트(solder paste)에 열을 가하여 발광 소자(10)와 구동층(500)이 서로 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(420) 및 제3 전극(430)을 구동층(500)과 연결시키려면, ACF는 미세한 도전성 비드들(beads)을 이용하며, 발광 소자(10) 및 구동층(500) 사이에 열 및 압력을 가하면 제2 전극(420) 및 제3 전극(430)과 전극 패드(501,502)의 돌출부(521,522) 사이의 비드들이 찌그러지면서 전극(420,430)과 전극 패드(501,502) 사이를 부착시키고 전기적으로 연결될 수 있다. 이 때, 상기 발광 소자(10)가 배치된 영역에서 제1 전극 및 제4 전극(410,440)에 대응되는 돌출부가 구비되지 않아, 제1 전극 및 제4 전극(410,440)과 전극 패드(501,502) 사이에 비드들이 찌그러져 부착되지 않고, 전기적으로 연결될 수 없다. 즉, 구동층(500)의 한 영역에 배치된 발광 소자(10)가 L2를 방출하기 위해 제2 전극(420)과 제3 전극(430)을 구동층(500)과 전기적으로 연결해야 한다면, 전극 패드(501,502)에서 돌출된 돌출부(521,522)와 그와 부착하려는 전극(420,430)들 사이의 비드들은 열 및 압력에 의해 찌그러져 부착될 수 있다. 이 때, 상기 구동층(500)의 한 영역에서는 제1 전극(410) 및 제4 전극(440)에 대응되어 돌출되는 돌출부들은 포함하지 않아 열 및 압력이 가해지더라도 제1 전극(410) 및 제4 전극(440)은 구동층(500)과 전기적으로 연결되지 않을 수 있다.
구동층(500)은 복수 개의 발광 소자(10)와 전기적으로 연결된 복수 개의 트랜지스터를 포함할 수 있으며, 복수 개의 발광 소자(10)를 구동시킬 수 있다. 구동층(500)은 서로 겹치지 않는 제1 영역 내지 제3 영역(미도시)을 포함할 수 있으며, 제1 영역에서 각 돌출부(511,512)는 각 전극 패드(501,502)들로부터 발광 소자(10)의 제1 전극(410) 및 제2 전극(420)과 전기적 연결되도록 돌출될 수 있고, 제2 영역의 각 돌출부(521,522)는 각 전극 패드(501,502)들로부터 발광 소자(10)의 제2 전극(420) 및 제3 전극(430)과 전기적 연결되도록 돌출될 수 있으며, 제3 영역의 각 돌출부(531,532)는 각 전극 패드(501,502)로부터 발광 소자(10)의 제3 전극(430) 및 제4 전극(440)과 전기적으로 연결되도록 돌출될 수 있다. 이에 대한 자세한 설명은 후술한다.
도 4는 다른 실시예에 따른 발광 소자(20)의 측면에서 본 단면도이다.
도 4에 따르면, 일 실시예에 따른 발광 소자(20)는 기판(52), 제1 발광 셀(100), 제1 발광 셀(100) 상으로 순차적으로 배치된 제1 터널 접합(180) 및 제1 DBR층(190), 제2 발광 셀(200), 상기 제2 발광 셀(200) 상으로 순차적으로 배치된 제2 터널 접합(280); 및 제2 DBR층(290), 제3 발광 셀(300)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(20)는 제2 발광 셀(200)과 제3 발광 셀(300) 사이에 제2 조성비변화층(270)을 포함할 수 있으며, 제1 발광 셀(100) 하부에 제3 DBR층(390)을 더 포함할 수 있다. 일 실시예에 따른 발광 소자(20)는 4개의 전극(410,420,430,440)을 포함할 수 있고, 제1 전극 내지 제3 전극(410,420,430)은 각각 제1 발광 셀 내지 제3 발광 셀(100,200,300)과 접할 수 있으며, 제4 전극(440)은 제3 전극(430)과 이격되어 제3 발광 셀(300)에 접할 수 있다. 4개의 전극(410,420,430,440) 중 인접한 두 전극을 연결함을 통해서 제1 발광 셀 내지 제3 발광 셀(100,200,300) 중 선택적으로 한 발광 셀에 전류를 흘려줄 수 있으며, 그에 따라 해당 발광 셀의 활성층(130,230,330)에서 컬러 광이 방출될 수 있다.
일 실시예에 따른 발광 소자(20)의 기판(52)과 제1 발광 셀(100)의 격자 상수가 거의 동일할 수 있고, 둘 사이에 제1 조성비변화층(170)이 포함되지 않을 수 있다. 예를 들어, 기판(52)이 GaAs를 포함하고, 제1 발광 셀(100)이 AlpGaqIn1-p-qP(0≤p≤1,0≤q≤1, 0≤p+q≤1)을 포함하는 경우 제1 발광 셀(100)의 p와 q를 조정함에 따라 제1 발광 셀(100)과 GaAs와 격자상수가 같아질 수 있고, 이 때 제1 조성비변화층(170) 필요없이 제1 발광 셀(100)이 성장될 수 있다. 만약 제1 발광 셀(100)에서 방출된 제1 컬러 광(L1)이 적색광이라면, GaAs에 의해 적색광이 광흡수될 수 있으므로, 발광 소자(20)는 제1 발광 셀(100) 하부에 제3 DBR층(390)을 더 포함할 수 있다. 이 때, 제3 DBR층(390)은 L1을 반사시키도록 구성될 수 있다.
일 실시예에 따른 발광 소자(20)는 제1 발광 셀(100)을 포함하는 제1 소자(미도시) 및 제2 발광 셀(200)과 제3 발광 셀(300)을 포함하는 제2 소자(미도시)가 결합된 발광 소자(20)일 수 있다. 즉, 일 실시예에 따른 발광 소자(20)는 단일 기판에서 단일 성장된 발광 소자가 아닌 이종 기판에서 각각 성장된 제1 소자 및 제2 소자가 결합된 발광 소자(20)일 수 있다. 이 경우, 제1 발광 셀(100)과 제2 발광 셀(200) 사이에 제2 조성비변화층(270)이 포함되지 않을 수 있다. 제2 발광 셀(200)과 제3 발광 셀(300)이 조성비는 다르지만 같은 원소를 포함하는 물질인 경우 한 소자 내에 같이 포함되는 것이 바람직할 수 있다.
다만, 제1 소자 및 제2 소자의 구성은 위와 같이 한정되지 않고, 제1 소자는 제1 발광 셀(100)과 제2 발광 셀(200)을 포함할 수 있고, 제2 소자는 제3 발광 셀(300)을 포함할 수도 있다. 이러한 경우, 제1 발광 셀(100)과 제2 발광 셀(200) 사이에 제2 조성비변화층(270)이 포함될 수도 있으며, 제2 발광 셀(200)과 제3 발광 셀(300) 사이에 제3 조성비변화층(370)이 포함되지 않을 수도 있다. 제1 발광 셀(100)과 제2 발광 셀(200)이 조성비는 다르지만 같은 원소를 포함하는 물질인 경우 한 소자 내에 같이 포함되는 것이 바람직할 수 있다.
일 실시예에 따른 발광 소자(20)가 제1 발광 셀(100)을 포함하는 제1 소자 및 제2 발광 셀(200)과 제3 발광 셀(300)을 포함하는 제2 소자가 결합된 발광 소자(20)인 경우, 발광 소자(20)는 제3 발광 셀(300) 하부에 제2 조성비변화층(270)을 포함할 수 있다. 이는 제2 소자 성장 시, 제3 발광 셀(300) 상에 제2 발광 셀(200)이 성장되고, 제2 소자가 뒤집혀 제1 소자 상에 결합되기 때문이다. 다만, 이에 한정되지 않고, 제2 소자에서 제2 발광 셀(200) 상에 제3 발광 셀(300)이 성장되면, 발광 소자(20)는 제3 발광 셀(300) 하부에 제3 조성비변화층(370)을 포함할 수 있다. 이 때, 제2 소자의 제2 기판(미도시)과 제2 기판 상의 제2 조성비변화층(270)은 제1 소자와 제2 소자 결합 전 제거될 수 있다. 또한, 다른 실시예에 따른 발광소자에서, 제1 소자가 제1 발광 셀(100)과 제2 발광 셀(200)을 포함하고, 제2 소자가 제3 발광 셀(300)을 포함하는 경우는, 제2 발광 셀(200) 하부에 제2 조성비변화층(270)을 포함할 수 있다.
일 실시예에 따른 발광 소자(20)는 제1 전극 내지 제4 전극(410,420,430,440)을 포함할 수 있다. 제1 전극(410)과 제2 전극(420), 제2 전극(420)과 제3 전극(430), 제3 전극(430)과 제4 전극(440)은 각각 인접하여 배치될 수 있다. 제1 전극 내지 제3 전극(410,420,430) 각각은 제1 내지 제3 발광 셀(100,200,300)에 접할 수 있다. 더 자세하게는, 제1 전극(410)의 배치를 위해 제1 활성층(130) 및 제1-2 반도체층(150)은 일부 제거될 수 있으며, 제1 전극(410)은 제1-1 반도체층(110) 상에 제1 활성층(130) 및 제1-2 반도체층(150)과 이격되어 배치될 수 있다. 제1 활성층(130) 및 제1-2 반도체층(150) 일부 제거에는 식각 공정이 사용될 수 있다. 하지만 이에 한정되지 않고, 제1 전극(410)은 상기 식각 공정 외에 다양한 공정을 통해 제1 활성층(130) 및 제1-2 반도체층(150)과 이격되어 배치될 수 있으며, 제1 발광 셀(100) 성장 시 미리 제1 전극(410)이 배치될 위치를 제외하고 제1 활성층(130) 및 제1-2 반도체층(150)이 성장될 수도 있다. 마찬가지로 제2 전극(420)도 제2-1 반도체층(210) 상에 제2 활성층(230) 및 제2-2 반도체층(250)과 이격되어 배치될 수 있으며, 제3 전극(430)도 제3-1 반도체층(310) 상에 제3 활성층(330) 및 제3-2 반도체층(350)과 이격되어 배치될 수 있다. 제4 전극(440)은 제3 발광 셀(300)의 제3-2 반도체층(350) 상에 배치될 수 있다. 위와 같이, 제1 전극 내지 제4 전극(410,420,430,440)은 제1 발광 셀 내지 제3 발광 셀(100,200,300) 내부를 일부 제거하여 형성된 별도의 개구부(미도시) 내부에 배치되지 않으며, 제1 발광 셀 내지 제3 발광 셀(100,200,300) 외부에 배치될 수 있다. 다만, 이에 한정되지 않고, 발광 셀(100,200,300) 내부에 형성된 개구부의 내부에 배치될 수도 있다.
도 5a 내지 도 5c는 단일 기판(50)에 단일 성장(monolithic growth)으로 발광 소자(10)를 제조하는 방법을 도시한다.
도 5a에 따르면, 기판(50)을 준비하고, 기판(50) 상에 제1 조성비변화층(170)이 성장될 수 있다. 예를 들어, 기판(50)의 격자 상수가 a nm이고, 제1 조성비변화층(170) 상에 성장될 제1 발광 셀(100)의 격자 상수가 b nm이라면, 제1 조성비변화층(170)은 아래에서부터 두께에 따라 a nm 내지 b nm 사이의 격자 상수를 가질 수 있다. 두께가 올라감에 따라, 격자 상수는 a nm 에서 b nm 으로 서서히 변화(증가 또는 감소)될 수 있다. 이 때, 조성비변화층(170,270,370)은 서로 다른 격자 상수가 다른 두 층의 에피택시얼 연결을 위해 조성이 점차적으로 변하는 단일층이 겹겹이 적층된 구조라고 볼 수도 있다.
제1 조성비변화층(170) 상에 제1-1 반도체층(110), 제1 활성층(130), 및 제1-2 반도체층(150)을 포함하는 제1 발광 셀(100)이 성장될 수 있다. 제1-1 반도체층(110), 제1 활성층(130), 및 제1-2 반도체층(150)은 순차적으로 성장될 수 있다. 성장되는 제1 발광 셀(100)의 위에서 본 단면적은 제1 조성비변화층(170)의 단면적보다 작을 수 있으며, 제1 발광 셀(100)의 단면은 제1 조성비변화층(170)의 단면 내부에 포함될 수 있다.
제1 발광 셀(100) 상에 제1 터널 접합(180)이 적층될 수 있으며, 제1 터널 접합(180)은 제1-1 반도체층(110) 또는 제1-2 반도체층(150) 보다 더 강하게 도핑된 반도체층을 적어도 하나 포함할 수 있다.
제1 터널 접합(180) 상에 제1 DBR층(190)이 적층될 수 있다. 제1 DBR층(190)은 제1 발광 셀(100)에서 방출된 광(L1)을 통과시킬 수 있고, 제2 발광 셀(200)에서 방출된 광(L2)을 반사시킬 수 있다.
도 5b에 따르면, 제1 DBR층(190) 상에 제2 조성비변화층(270)이 성장될 수 있다. 도 5b의 과정은 도 5a에 대응되고, 제1 발광 셀(100)만 제2 발광 셀(200)로 바뀐 것으로 자세한 설명은 생략한다.
도 5c에 따르면, 제2 DBR층(290) 상에 제3 조성비변화층(370)이 성장될 수 있다. 도 5c의 과정은 도 5b의 형성과정과 대응되고, 제2 발광 셀(200)만 제3 발광 셀(300)로 바뀐 것으로 자세한 설명은 생략한다. 다만, 제3 발광 셀(300) 상부에 제3 터널 접합을 형성할 수도 있고, 형성하지 않을 수도 있다.
제1 발광 셀 내지 제3 발광 셀(100,200,300) 성장 후, 제1 전극 내지 제4 전극(410,420,430,440)이 형성될 수 있다. 제1 전극(410)은 제1 조성비변화층(170) 상에 링형으로 형성될 수 있다. 제1 전극(410)은 제1 활성층(130) 및 제1-2 반도체층(150)에 이격되도록 형성될 수 있다. 제1 전극(410)은 제1 조성비변화층(170) 바깥 둘레 상에 형성됨에 한하지 않고, 제1-1 반도체층(110) 상에 제1 활성층(130) 및 제1-2 반도체층(150)에 이격되도록 형성될 수도 있다. 이를 위해서, 제1 활성층(130) 및 제1-2 반도체층(150)이 식각 등의 다양한 방법을 이용해 일부 제거되어 제1 전극(410) 위치가 생성될 수도 있고, 제1 발광 셀(100) 성장 시 제1 전극(410)이 위치될 부분을 제외하고 제1-1 반도체층(110) 상에 제1 활성층(130) 및 제1-2 반도체층(150)이 성장될 수 있다. 제2 전극(420) 및 제3 전극(430)의 형성도 제1 전극(410)에 대응될 수 있다. 즉, 제2 전극(420)은 제2 조성비변화층(270) 또는 제2-1 반도체층(210) 상에 형성될 수 있고, 제3 전극(430)은 제3 조성비변화층(370) 또는 제3-1 반도체층(310) 상에 형성될 수 있다. 제4 전극(440)은 제3-2 반도체층(350) 상에 링형, 또는 제4 전극(440)의 단면이 원형, 타원형, 다각형 등의 형상을 가지고 형성될 수 있다.
제1 전극 내지 제4 전극(410,420,430,440)의 형상은 제1 발광 셀 내지 제3 발광 셀(100,200,300)이 모두 성장된 후에 형성되는 것에 한정되지 않는다. 제1 전극(410)은 제1 조성비변화층(170) 성장 후 또는 제1 발광 셀(100) 성장 후에 형성될 수도 있고, 제2 전극(420)은 제2 조성비변화층(270) 성장 후 또는 제2 발광 셀(200) 성장 후에 형성될 수도 있고, 제3 전극(430)은 제3 조성비변화층(370) 성장 후 또는 제3 발광 셀(300) 성장 후에 형성될 수도 있다.
도 5a 내지 도 5c로 설명한 단일 성장으로 발광 소자(10)를 제조하면, 별도의 본딩(bonding)과정 없이 발광 소자(10)를 제조할 수 있다. 이에 따라서, 복수의 발광 셀(100,200,300) 중 인접한 발광 셀 사이에 터널 접합, DBR층, 및/또는 조성비변화층 만을 포함할 수 있다. 즉, 발광 셀(100,200,300) 사이를 부착하기 위한 본딩층을 포함하지 않을 수 있다.
도 6a 내지 도 6d는 이종 기판(52,54)에 각각 성장한 제1 소자(21) 및 제2 소자(22)를 접합하여 발광 소자(20)를 제조하는 방법을 도시한다.
이종 기판 접합 발광 소자 제조방법은 제1 소자 성장 단계, 제2 소자 성장 단계, 제1 소자 및 제2 소자 접합 단계, 제2 소자의 제2 기판 제거 단계 및 전극 형성 단계를 포함할 수 있다.
도 6a에 따르면, 제1 소자(21) 성장을 위해 제1 기판(52)을 준비하고, 제1 기판(52) 상에 제3 DBR층(390)을 배치할 수 있다. 제3 DBR층(390)은 제1 발광 셀(100)에서 방출된 제1 컬러 광(L1)이 아래로 입사할 때 위로 반사시켜 L1이 제1 기판(52)에 의해 흡수되는 것을 막을 수 있다. 제3 DBR층(390) 상으로 제1-1 반도체층(110), 제1 활성층(130), 제1-2 반도체층(150)을 포함하는 제1 발광 셀(100)이 성장될 수 있다. 제1-1 반도체층(110), 제1 활성층(130), 제1-2 반도체층(150)은 순차적으로 성장될 수 있다. 제1 발광 셀(100)은 제1 기판(52) 및 제3 DBR층(390)과 격자 구조가 거의 동일할 수 있고, 제1 조성비변화층(170) 없이 성장될 수 있다. 다만, 필요한 경우 제1 조성비변화층(170)을 포함할 수도 있다. 제1 활성층(130) 및 제1-2 반도체층(150)은 제1 전극(410)이 형성될 위치를 제외한 제1-1 반도체층(110) 일부에만 성장될 수 있다.
제1 발광 셀(100) 상에 제1 터널 접합(180)이 형성될 수 있으며, 제1 터널 접합(180) 상에 제1 DBR층(190)이 형성될 수 있다. 다만, 제1 터널 접합(180)만 적층될 수도 있고, 이 경우 제1 DBR층(190)은 제2 소자(22)에 형성될 수 있다. 또는, 제1 터널 접합(180) 및 제1 DBR층(190) 모두가 제1 소자(21)에 형성되지 않고, 제2 소자(22)에 제1 DBR층(190), 제1 터널 접합(180)이 순차적으로 형성될 수도 있다. 다만, 제1 터널 접합(180)은 제1 발광 셀(100)과 격자 상수 일치를 위해 제1 발광 셀(100) 상에 형성되는 것이 바람직할 수 있다.
도 6b에 따르면, 제2 소자(22) 성장을 위해 제2 기판(54)을 준비하고, 제2 기판(54) 상에 제3 조성비변화층(370)이 성장될 수 있다. 제3 조성비변화층(370) 상에 제3-1 반도체층(310), 제3 활성층(330), 및 제3-2 반도체층(350)을 포함하는 제3 발광 셀(300)이 성장될 수 있다. 제3-2 반도체층(350), 제3 활성층(330), 및 제3-1 반도체층(310) 순서로 성장될 수 있다. 단일 성장 발광 소자(20)와 성장 순서가 반대인 이유는 제2 소자(22)는 성장 방향과 반대되는 방향으로 뒤집혀 제1 소자(21)에 결합되기 때문이다.
제3 발광 셀(300) 상에 제2 조성비변화층(270), 제2 DBR층(290), 및 제2 터널 접합(280)이 순차적으로 형성될 수 있다. 이에 한정되지 않고, 제2 DBR층(290), 제2 조성비변화층(270), 및 제2 터널 접합(280)이 순차적으로 형성될 수도 있다. 제2 터널 접합(280)이 제2 발광 셀(200)과 격자 상수가 동일할 수 있으므로, 제2 터널 접합(280) 형성 전 제2 조성비변화층(270)을 형성할 수 있다. 제2 DBR층(290) 및 제2 터널 접합(280)의 형성 순서가 단일 성장 발광 소자(10)와 반대인 이유는 위에서 설명한 이유와 같다.
제2 터널 접합(280) 상에 제2-1 반도체층(210), 제2 활성층(230), 제2-2 반도체층(250)을 포함하는 제2 발광 셀(200)이 성장될 수 있다. 제2-2 반도체층(250), 제2 활성층(230), 및 제2-1 반도체층(210) 순서로 성장될 수 있다.
제2 발광 셀(200) 상에 제1 DBR층(190)이 형성될 수 있고, 제1 DBR층(190) 상에 제1 터널 접합(180)이 형성될 수 있다. 제1 소자(21)에서 제1 터널 접합(180)이 형성된 경우, 제2 소자(22)에 제1 DBR층(190)만 형성될 수 있으며, 제1 소자(21)에 제1 터널 접합(180) 및 제1 DBR층(190)이 형성된 경우 제2 소자(22)에는 별도로 제1 터널 접합(180) 및 제1 DBR층(190)의 형성이 필요 없을 수 있다. 다만, 제1 터널 접합(180)은 제1 발광 셀(100)과 격자 상수 일치를 위해 제1 발광 셀(100) 상에 형성되는 것이 바람직할 수 있다.
이상 설명한 제2 소자(22)는 성장 방향에 반대 방향으로 뒤집혀 제1 소자(21)에 결합되기 위해 상기 설명한 순서대로 형성되었지만, 이에 한정되지 않고 성장 방향 그대로 제1 소자(21)에 결합되기 위해 다르게 형성될 수도 있다. 이 경우, 제2 기판(54) 위에 제2 조성비변화층(270), 제2-1 반도체층(210), 제2 활성층(230), 제2-2 반도체층(250), 제2 터널 접합(280), 제2 DBR층(290), 제3 조성비변화층(370), 제3-1 반도체층(310), 제3 활성층(330), 제3-2 반도체층(350)이 순차적으로 형성될 수 있다. 이 때, 제1 소자(21)와 제2 소자가 결합되기 전에 제2 소자의 제2 기판(54)이 제거될 수 있고, 제2 조성비변화층(270)이 제거될 수 있고 제거되지 않을 수도 있다.
도 6c에 따르면, 제2 소자(22)는 성장 방향에서 반대 방향으로 뒤집혀 제1 소자(21) 상으로 결합될 수 있다. 결합 후, 제2 소자(22)의 제2 기판(54)은 제거될 수 있고, 제3 조성비변화층(370)은 제거될 수 있으며 제거되지 않을 수도 있다. 상기 제거 과정은, 결합 전 제2 소자(22)가 모두 성장된 후에 진행될 수도 있다.
도 6d에 따르면, 제1 내지 제3 전극(410,420,430) 형성을 위해 식각 등의 다양한 방법에 의해 복수의 활성층(130,230,330) 및 복수의 제2 반도체층(150,250,350) 일부가 제거될 수 있다. 제1 활성층(130) 및 제1-2 반도체층(150) 일부가 제거되어, 제1-1 반도체층(110) 상에 제1 전극(410)이 제1 활성층(130) 및 제1-2 반도체층(150)과 이격되어 형성될 수 있다. 제2 활성층(230) 및 제2-2 반도체층(250) 일부가 제거되어, 제2-1 반도체층(210) 상에 제2 전극(420)이 제2 활성층(230) 및 제2-2 반도체층(250)과 이격되어 형성될 수 있다. 제3-1 반도체층(310) 상에 제3 전극(430)이 제3 활성층(330) 및 제3-2 반도체층(350)과 이격되어 형성될 수 있다. 제4 전극(440)은 제3-2 반도체층(350) 상에 형성될 수 있다. 이 때, 제1 발광 셀(100) 형성 과정 중에 제1 전극(410)이 위치될 부분을 제외하고 제1 발광 셀(100) 형성 상에 제1 활성층(130) 및 제1-2 반도체층(150)이 성장될 수 있다. 이 경우 제1 전극(410) 형성을 위해 제1 발광 셀(100)은 별도의 제거 과정이 필요하지 않을 수 있다. 만약, 제2 소자가 성장 방향 그대로 제1 소자(21)와 결합된다면, 제2 발광 셀(200) 및 제3 발광 셀(300)도 위와 별도의 제거 과정이 필요하지 않도록 형성될 수 있다.
일 실시예에 따른 발광 소자(20)는 제1 소자(21)가 제1 발광 셀(100), 제2 소자(22)가 제2 발광 셀(200) 및 제3 발광 셀(300)을 포함하지만, 이에 한정되지 않고 제1 소자가 제1 발광 셀(100) 및 제2 발광 셀(200), 제2 소자가 제3 발광 셀(300)을 포함할 수 있다. 이 경우, 제1 소자는 제1 기판(52) 상에 제3 DBR층(390), 제1-1 반도체층(110), 제1 활성층(130), 제1-2 반도체층(150), 제1 터널 접합(180), 제1 DBR층(190), 제2 조성비변화층(270), 제2-1 반도체층(210), 제2 활성층(230), 제2-2 반도체층, 제2 터널 접합(280)이 순차적으로 형성될 수 있다. 제2 소자는 제2 기판(54) 상에 제3 조성비변화층(370), 제3-2 반도체층(350), 제3 활성층(330), 제3-1 반도체층(310)이 순차적으로 형성될 수 있다. 제2 소자는 성장 방향과 반대 방향으로 뒤집혀 제1 소자에 결합될 수 있다.
도 7은 복수의 웰(W)을 포함하는 디스플레이 구동층(500)의 단면을 나타내는 도면이고, 도 8은 일 실시예에 따른 발광 소자(10,20)를 포함하는 디스플레이를 도시한다.
도 7 및 도 8에 따르면, 일 실시예에 따른 디스플레이 장치는 복수 개의 발광 소자(10)를 포함하는 표시층(600) 및 복수 개의 발광 소자(10,20)와 전기적으로 연결되는 트랜지스터를 포함하며, 상기 복수 개의 발광 소자(10,20)를 구동시키는 구동층(500)을 포함할 수 있다. 이 때 발광 소자는 도 1 내지 도 6d를 참조하여 설명한 발광 소자(10,20)일 수 있다. 구동층(500)은 서로 겹치지 않는 제1 영역(510), 제1 영역(520), 및 제3 영역(530)을 포함할 수 있으며, 제1 내지 제3 영역(510,520,530)은 각각 적어도 하나의 웰(W)을 포함할 수 있다. 제1 내지 제3 영역(510,520,530)은 순서를 따라 교번적으로 배치될 수 있으며, 각각 다른 컬러 광을 방출할 수 있다. 구동층(500)은 전극 패드들(501,502)을 포함할 수 있고, 전극 패드들(501, 502)은 단면도에서 겹쳐보이지만, 실제로는 이격되어 배치되어 있다. 발광 소자(10,20)는 디스플레이 장치의 구동층(500)의 복수의 웰(W)에 전사 및 고정되어 화소를 이룰 수 있다. 발광 소자(10,20)가 구동층(500)에 전사될 시 트랜지스터와 전기적으로 연결이 될 수 있으며, 트랜지스터의 신호에 따라 발광 소자(10,20)가 작동될 수 있다. 예를 들어, 제1 영역(510)의 웰(W)에 위치한 발광 소자(10,20)는 제1 컬러 광을 방출할 수 있고, 제1 영역(520)의 웰(W)에 위치한 발광 소자(10,20)는 제2 컬러 광을 방출할 수 있으며, 제3 영역(530)의 웰(W)에 위치한 발광 소자(10,20)는 제3 컬러 광을 방출할 수 있다
제1 영역(510)의 각 돌출부는 각 전극 패드(501,502)로부터 발광 소자(10,20)의 제1 전극(410) 및 제2 전극(420)과 전기적 연결되도록 돌출될 수 있고, 제2 영역(520)의 각 돌출부는 각 전극 패드(501,502)로부터 발광 소자(10,20)의 제2 전극(420) 및 제3 전극(430)과 전기적 연결되도록 돌출될 수 있으며, 제3 영역(530)의 각 돌출부는 각 전극 패드(501,502)로부터 발광 소자(10,20)의 제3 전극(430) 및 제4 전극(440)과 전기적으로 연결되도록 돌출될 수 있다. 이에 따라서, 제1 영역(510)은 제1 컬러 광만 방출하고, 제1 영역(520)은 제2 컬러 광만 방출하며, 제3 영역(530)은 제3 컬러 광만 방출할 수 있다. 제1 영역(510)의 적어도 하나의 발광 소자(10,20), 제1 영역(520)의 적어도 하나의 발광 소자(10,20), 및 제3 영역(530)의 적어도 하나의 발광 소자(10,20)는 하나의 화소를 이룰 수 있다. 발광 소자(10,20)를 포함하는 표시층(600)은 패시베이션(700)될 수 있다.
위와 같이, 제1 영역(510), 제1 영역(520), 및 제3 영역(530)이 각각 다른 광을 방출할 수 있으므로, 적색광(R), 녹색광(G), 청색광(B)을 방출하는 발광 소자 각각을 그에 맞는 웰(W)에 전사하는 제1 방법 또는 청색광(B) 발광 소자를 전체에 전사하고 색변환층을 이용하는 제2 방법을 이용하지 않고, 풀 컬러(Full Color) 디스플레이 장치를 구현할 수 있다. 제1 방법은 각각의 R, G, B 발광 소자를 전사해야 하므로 많은 비용이 들고, 제2 방법은 색변환층을 사용하는 경우 색변환층의 형광층(phosphor)이 열에 의한 열화과정으로 디스플레이 패널의 수명이 줄어드는 문제가 있고, 양자점 코팅(Quantum Dot coating)으로 인한 비용이 들 수 있다. 반면에, 일 실시예에 따른 발광 소자(10)를 포함하는 디스플레이 장치는 제1 방법 또는 제2 방법을 이용하지 않아 제조과정의 시간이 효율적으로 감소될 수 있고, 색변환층을 포함하지 않아 형광층 열화과정이 없어 수명이 길어지는 효과가 있고, 비용도 절감되는 효과를 가질 수 있다.
도 1 내지 도 6d를 참조하여 설명한 발광 소자(10,20)를 포함하는 디스플레이 장치는 다양한 전자 장치에서 사용될 수 있다.
도 9는 예시적인 실시 예에 따른 디스플레이 장치가 모바일 장치에 적용된 예를 도시한 것이다. 모바일 장치(9100)는 예시적인 실시 예에 따른 디스플레이 장치(9110)를 포함할 수 있다. 디스플레이 장치(9110)는 도 1 내지 도 6d를 참조하여 설명한 발광 소자(10,20)를 포함할 수 있다. 디스플레이 장치(9110)는 접힐 수 있는 구조를 가질 수 있으며, 예를 들어, 다중 폴더 디스플레이에 적용될 수 있다. 여기서는 모바일 장치(9100)가 폴더형 디스플레이로 도시되었으나 일반 평판형 디스플레이에도 적용 가능할 수 있다.
도 10은 예시적인 실시 예에 따른 디스플레이 장치가 자동차에 적용된 예를 도시한 것이다. 디스플레이 장치가 자동차용 헤드업 디스플레이 장치에 적용될 수 있다. 헤드업 디스플레이 장치(9200)는 자동차의 일 영역에 구비된 디스플레이 장치(9210)와, 디스플레이 장치(9210)에서 생성된 영상을 운전자가 볼 수 있도록 광의 경로를 변환하는 적어도 하나 이상의 광경로 변경 부재(9220)를 포함할 수 있다.
도 11은 예시적인 실시 예에 따른 디스플레이 장치가 증강 현실 안경 또는 가상 현실 안경에 적용된 예를 도시한 것이다. 증강 현실 안경(9300)은 영상을 형성하는 투영 시스템(9310)과, 투영 시스템(9310)으로부터의 영상을 사용자의 눈에 들어가도록 안내하는 적어도 하나의 요소(9320)를 포함할 수 있다. 투영 시스템(9310)은 도 1 내지 도 6d를 참조하여 설명한 발광 소자(10,20)를 포함할 수 있다.
도 12은 예시적인 실시 예에 따른 디스플레이 장치가 대형 사이니지(signage)에 적용된 예를 도시한 것이다. 사이니지(9400)는 디지털 정보 디스플레이를 이용한 옥외 광고에 이용될 수 있으며, 통신망을 통해 광고 내용 등을 제어할 수 있다.
도 13는 예시적인 실시 예에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한 것이다. 웨어러블 디스플레이(9500)는 도 1 내지 도 6d를 참조하여 설명한 발광 소자(10,20)를 포함할 수 있다.
예시적인 실시 예에 따른 디스플레이 장치는 LED TV, 액정 디스플레이, 모바일 디스플레이, 스마트 워치, AR(aggregated reality) 글라스, VR(virtual reality) 글라스, 헤드업 디스플레이 또는 사이니지 등에 적용될 수 있다. 이 밖에도 롤러블(rollable) TV, 스트레처블(stretchable) 디스플레이 등 다양한 제품에 적용될 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 예시적인 실시예에 따른 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 기술적 사상에 의해 정해져야만 할 것이다.
10, 20: 발광 소자 21: 제1 소자
22: 제2 소자 50: 기판
100: 제1 발광 셀 110: 제1-1 반도체층
130: 제1 활성층 150: 제1-2 반도체층
170: 제1 조성비변화층 180: 제1 터널 접합
190: 제1 DBR층 200: 제2 발광 셀
210: 제2-1 반도체층 230: 제2 활성층
250: 제2-2 반도체층 270: 제2 조성비변화층
280: 제2 터널 접합 290: 제2 DBR층
300: 제3 발광 셀 310: 제3-1 반도체층
330: 제3 활성층 350: 제3-2 반도체층
370: 제3 조성비변화층 390: 제3 DBR층
410: 제1 전극 420: 제2 전극
430: 제3 전극 440: 제4 전극
500: 구동층 501: 제1 전극 패드
502: 제2 전극 패드 510: 제1 영역
511,512: 제1 영역의 돌출부 520: 제2 영역
521,522: 제2 영역의 돌출부 530: 제3 영역
531,532: 제3 영역의 돌출부 600: 표시층
W: 웰

Claims (20)

  1. 일 방향으로 순차적으로 배치되며, 각각이 서로 다른 컬러 광을 방출하는 제1 발광 셀, 제2 발광 셀, 및 제3 발광 셀;
    상기 제1 및 제2 발광 셀 사이에 배치되며, 상기 제1 및 제2 발광 셀을 전기적으로 연결하며, 측방 전류 확산(lateral current spreading)을 유도하는 제1 터널 접합(tunnel junction); 및
    상기 제2 및 제3 발광 셀 사이에 배치되며, 상기 제2 및 제3 발광 셀을 전기적으로 연결하며, 측방 전류 확산을 유도하는 제2 터널 접합;을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 발광 셀과 접하는 제1 전극;
    상기 제2 발광 셀과 접하는 제2 전극;
    상기 제3 발광 셀과 접하면서 서로 이격 배치된 제3 전극 및 제4 전극;을 더 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제1 전극 내지 제4 전극은 상기 발광 소자의 중심축을 기준으로 대칭인 발광 소자.
  4. 제2항에 있어서,
    상기 제1 내지 제3 전극은 단면 형상은 링형이며,
    상기 제4 전극의 단면 형상은 원형, 타원형, 다각형, 링형 중 하나인 발광 소자.
  5. 제2항에 있어서,
    솔더링(Soldering), ACF(Anisotropic Conductive Film) 및 도선을 이용한 부착 중 적어도 하나를 통해 상기 제1 내지 제4 전극 중 인접한 두 전극이 구동층의 전극 패드와 전기적으로 연결되는 발광 소자.
  6. 제2항에 있어서,
    상기 제1 전극 및 제2 전극이 구동층과 전기적으로 연결되면, 상기 제1 발광 셀이 제1 컬러 광을 방출하며,
    상기 제2 전극 및 제3 전극이 구동층과 전기적으로 연결되면, 상기 제2 발광 셀이 제2 컬러 광을 방출하며,
    상기 제3 전극 및 제4 전극이 구동층과 전기적으로 연결되면, 상기 제3 발광 셀이 제3 컬러 광을 방출하는 발광 소자.
  7. 제6항에 있어서,
    상기 제1 컬러 광은 적색광, 상기 제2 컬러 광은 녹색광, 상기 제3 컬러 광은 청색광인 발광 소자.
  8. 제2항에 있어서,
    상기 발광 소자는,
    상기 제1 내지 제4 전극 중 인접한 두 전극 중 한 쌍만 구동층과 전기적으로 연결되어 한 컬러의 광만 방출하는 발광 소자.
  9. 제1항에 있어서,
    상기 제1 발광 셀 하부에 배치되는 제1 조성비변화층(Compositionally graded layer);
    상기 제1 및 제2 발광 셀 사이에 배치되는 제2 조성비변화층; 및
    상기 제2 및 제3 발광 셀 사이에 배치되는 제3 조성비변화층; 중 적어도 하나를 더 포함하는 발광 소자.
  10. 제9항에 있어서,
    상기 제1 조성비변화층과 접하는 제1 전극;
    상기 제2 조성비변화층과 접하는 제2 전극;
    상기 제3 조성비변화층과 접하는 제3 전극; 및
    상기 제3 발광 셀과 접하는 제4 전극;을 더 포함하는 발광 소자.
  11. 제1항에 있어서,
    상기 제1 발광 셀 상에 배치되며, 상기 제2 발광 셀이 방출하는 컬러 광을 반사시키는 제1 DBR(Distributed Bragg Reflector)층;
    상기 제2 발광 셀 상에 배치되며, 상기 제3 발광 셀이 방출하는 컬러 광을 반사시키는 제2 DBR층; 또는
    상기 제1 발광 셀 하부에 배치되며, 상기 제1 발광 셀이 방출하는 컬러 광을 반사시키는 제3 DBR층; 중 적어도 하나를 더 포함하는 발광 소자.
  12. 제1항에 있어서,
    상기 제1 발광 셀의 폭이 상기 제2 발광 셀의 폭보다 크며,
    상기 제2 발광 셀의 폭이 상기 제3 발광 셀의 폭보다 큰 발광 소자.
  13. 복수 개의 발광 소자를 포함하는 표시층; 및
    상기 복수 개의 발광 소자와 전기적으로 연결된 복수 개의 트랜지스터를 포함하며, 상기 복수 개의 발광 소자를 구동시키는 구동층;을 포함하고,
    상기 복수 개의 발광 소자 중 적어도 하나는,
    일 방향으로 순차적으로 배치되며, 각각이 서로 다른 컬러 광을 방출하는 제1 발광 셀, 제2 발광 셀, 및 제3 발광 셀;
    상기 제1 및 제2 발광 셀 사이에 배치되며, 상기 제1 및 제2 발광 셀을 전기적으로 연결하며, 측방 전류 확산(lateral current spreading)을 유도하는 제1 터널 접합(tunnel junction); 및
    상기 제2 및 제3 발광 셀 사이에 배치되며, 상기 제2 및 제3 발광 셀을 전기적으로 연결하며, 측방 전류 확산을 유도하는 제2 터널 접합;을 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1 발광 셀과 접하는 제1 전극;
    상기 제2 발광 셀과 접하는 제2 전극;
    상기 제3 발광 셀과 접하면서 서로 이격 배치된 제3 전극 및 제4 전극;을 더 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 전극 및 제2 전극이 구동층과 전기적으로 연결되면, 상기 제1 발광 셀이 제1 컬러 광을 방출하며,
    상기 제2 전극 및 제3 전극이 구동층과 전기적으로 연결되면, 상기 제2 발광 셀이 제2 컬러 광을 방출하며,
    상기 제3 전극 및 제4 전극이 구동층과 전기적으로 연결되면, 상기 제3 발광 셀이 제3 컬러 광을 방출하는 디스플레이 장치.
  16. 제13항에 있어서,
    상기 제1 발광 셀 하부에 제1 조성비변화층;
    상기 제1 및 제2 발광 셀 사이에 제2 조성비변화층; 및
    상기 제2 및 제3 발광 셀 사이에 제3 조성비변화층; 중 적어도 하나를 더 포함하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1 조성비변화층과 접하는 제1 전극;
    상기 제2 조성비변화층과 접하는 제2 전극;
    상기 제3 조성비변화층과 접하는 제3 전극; 및
    상기 제3 발광 셀과 접하는 제4 전극;을 더 포함하는 디스플레이 장치.
  18. 제13항에 있어서,
    상기 구동층은 교번적으로 배치된 제1 영역, 제2 영역, 및 제3 영역을 포함하며,
    상기 제1 내지 제3 영역은 각각 적어도 하나의 웰을 포함하고,
    상기 제1 내지 제3 영역의 웰에 배치된 상기 복수 개의 발광 소자는 배치된 상기 각 영역에 따라 서로 다른 컬러 광을 방출하는 디스플레이 장치.
  19. 제1 내지 제4 전극의 연결에 따라 제1 컬러 광 내지 제3 컬러 광 중 선택적으로 하나를 방출하는 단일 성장(monolithic growth) 발광 소자 제조방법에 있어서,
    기판 상에 제1 조성비변화층 성장 단계;
    상기 제1 조성비변화층 상에 제1 발광 셀 성장 단계;
    상기 제1 발광 셀 상에 제1 터널 접합 및 제1 DBR층 순차적 형성 단계;
    상기 제1 DBR층 상에 제2 조성비변화층 성장 단계;
    상기 제2 조성비변화층 상에 제2 발광 셀 성장 단계;
    상기 제2 발광 셀 상에 제2 터널 접합 및 제2 DBR층 순차적 형성 단계;
    상기 제2 DBR층 상에 제3 조성비변화층 성장 단계;
    상기 제3 조성비변화층 상에 제3 발광 셀 성장 단계; 및
    상기 제1 내지 제3 조성비변화층에 각각 접하는 제1 내지 제3 전극 형성 및 상기 제3 발광 셀 상에 제4 전극 형성 단계;를 포함하는 발광 소자 제조방법.
  20. 제1 내지 제4 전극의 연결에 따라 제1 내지 제3 컬러 광 중 선택적으로 하나를 방출하는 이종 기판 접합 발광 소자 제조방법에 있어서,
    제1 소자 성장 단계;
    제2 소자 성장 단계;
    상기 제1 및 제2 소자 결합 단계;
    상기 제2 소자의 제2 기판 제거 단계; 및
    전극 형성 단계;를 포함하며,
    상기 제1 소자 성장 단계는,
    제1 기판 상에 제3 DBR층 형성 단계, 상기 제3 DBR층 상에 제1 발광 셀 성장 단계, 및 상기 제1 발광 셀 상에 제1 터널 접합 형성 단계를 포함하고,
    상기 제2 소자 성장 단계는, 상기 제2 기판 상에 제3 조성비변화층 성장 단계, 상기 제3 조성비변화층 상에 제3 발광 셀 성장 단계, 상기 제3 발광 셀 상에 제2 조성비변화층 성장 단계, 상기 제2 조성비변화층 상에 제2 DBR층 및 제2 터널 접합 순차적 형성 단계, 상기 제2 터널 접합 상에 제2 발광 셀 성장 단계, 및 상기 제2 발광 셀 상에 제1 DBR층 형성 단계를 포함하고,
    상기 전극 형성 단계는,
    상기 제1 내지 제3 발광 셀에 각각 접하는 제1 내지 제3 전극 형성 및 상기 제3 발광 셀 상에 제4 전극 형성 단계를 포함하는 발광 소자 제조방법.
KR1020210066830A 2021-03-08 2021-05-25 발광 소자 및 이를 포함하는 디스플레이 장치 KR20220126178A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/478,468 US20220285578A1 (en) 2021-03-08 2021-09-17 Light-emitting diode and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163157972P 2021-03-08 2021-03-08
US63/157,972 2021-03-08

Publications (1)

Publication Number Publication Date
KR20220126178A true KR20220126178A (ko) 2022-09-15

Family

ID=83281451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210066830A KR20220126178A (ko) 2021-03-08 2021-05-25 발광 소자 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20220126178A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425127A (zh) * 2022-11-07 2022-12-02 江西兆驰半导体有限公司 一种倒装Micro-LED芯片及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115425127A (zh) * 2022-11-07 2022-12-02 江西兆驰半导体有限公司 一种倒装Micro-LED芯片及制备方法

Similar Documents

Publication Publication Date Title
US20230223424A1 (en) Light emitting diode (led) stack for a display
CN109417082B (zh) 半导体器件以及包括半导体器件的显示装置
KR101476207B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US8476666B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices
CN110071202B (zh) 微型led元件以及图像显示元件
CN108922899B (zh) 像素阵列基板及其驱动方法
KR102039838B1 (ko) 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법
US11742472B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
US20230387179A1 (en) Light emitting device for display and display apparatus having the same
CN110212064B (zh) 一种发光二极管芯片及其制备方法
US20220093833A1 (en) Light-emitting device and image display apparatus
US11935911B2 (en) Double color micro LED display panel
US11843077B2 (en) Unit pixel having light emitting device and displaying apparatus
US11476296B2 (en) Double color micro LED display panel
KR20220126178A (ko) 발광 소자 및 이를 포함하는 디스플레이 장치
JP2013055170A (ja) 自発光ディスプレイおよび自発光ディスプレイの製造方法
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
US20180138235A1 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
US20210384254A1 (en) Full-Color Display Module with Ultra-Wide Color Gamut
US20220285578A1 (en) Light-emitting diode and display device including the same
CN113659052B (zh) 一种发光二极管、发光模块及显示装置
US20240047608A1 (en) Light Emitting Module and Light Emitting System Including the Same
WO2023205999A1 (zh) 发光二极管芯片及其制备方法和显示装置
CN114975502A (zh) 具有超宽色域的全色模块
CN116469978A (zh) 一种双色led