본 발명은 종래 기술의 문제점을 해결하기 위하여 열전도율이 좋은 기판(AlN)을 사용하고, 상기 기판에 비아홀을 형성하여 전기전도도가 우수한 메탈을 충진함으로써 발광 다이오드에서 발생된 열을 더욱 효과적으로 방출할 뿐만 아니라 기판의 일면에 P전극 및 N전극을 모두 형성함으로써 발광영역이 전극에 의해 가려지는 것을 완전하게 방지하여 동일 발광 면적에서 발광 효율을 더욱 향상시키는 교류 발광 다이오드 칩 및 그의 제조방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 교류 발광 다이오드 및 그의 제조방법은 기존 발광 영역에 형성되던 전극을 기판의 일면에 모든 배치하여 발광 영역이 전극에 의해 가려지는 현상을 방지하여 동일 사이즈의 발광 다이오드 칩의 광출력을 향상할 수 있다. 또한, 에피텍셜 성장용으로 사용한 사파이어 기판을 제거한 뒤 비아홀이 형성된 AlN 기판을 발광 다이오드와 접합하여 발광 다이오드의 열방출 특성을 획기적으로 개선할 수 있다.
본 발명은 교류 발광 다이오드 칩의 제조방법에 관한 것으로, 제 1기판의 상부에 버퍼층, 제 1반도체층, 활성층, 및 제 2반도체층을 형성하고, 상게 제 2반도체층의 소정 부분에 반사막을 형성하는 단계를 포함하고, 상기 반사막을 제외한 부 분에 제 1반도체층의 일부가 드러나도록 메사 식각을 하는 단계;를 포함한다. 그리고, 상기 반사막을 제외한 제 2반도체층 및 상기 메사 식각에 의해 형성된 측면을 감싸며 절연체를 증착하고, 상기 식각되어 드러난 제 1반도체층 중 상기 절연체가 증착되지 않은 부분에 상기 제 1반도체층의 극성과 동일한 제 1전극을 증착하는 단계를 포함하며, 상기 반사막 및 상기 제 1전극의 상부에 본딩 금속을 증착한 후, 비아홀이 형성된 제 2기판을 접합하고, 제 1기판을 제거하는 단계를 포함할 수 있다.
본 발명에서 상기 제 1기판은 사파이어 기판이며, 제 2기판은 질화알루미늄 기판 및 세라믹 기판 중 선택되는 어느 하나의 기판으로 형성할 수 있다.
본 발명에서 상기 반사막은 인듐주석산화물(ITO), 인듐 산화물, 주석 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 구리은합금(AgCu), 및 구리은팔라듐합금(AgCuPd) 중 선택되는 어느 하나의 물질로 형성할 수 있다.
본 발명에서 상기 제 2기판의 비아홀은 제 1전극 및 반사막에 대응하는 위치에 형성되며, 전도성 금속으로 충진될 수 있다.
본 발명에서 상기 전도성 금속은 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au), 및 은(Ag) 중 선택되는 어느 하나의 금속으로 형성할 수 있다.
본 발명에서 상기 본딩 금속은 시드 금속층 및 도전성 접착층으로 형성될 수 있다.
본 발명에서 상기 시드 금속층은 텅스텐(W), 텅스텐티타늄합금(WTi), 몰리뷰 덴(Mo), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 루테늄(Rf), 이리듐(Ir), 탄탈륨(Ta), 또는 구리(Cu) 중 선택되는 어느 하나의 금속으로 형성될 수 있다.
본 발명에서 상기 도전성 접착층은, 팔라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 인듐(In), 금(Au), 금은화합물(Au/Ag), 및 납주석화합물(Pb-Sn)로 이루어진 그룹 중 선택되는 적어도 하나 이상으로 형성될 수 있다.
본 발명에서 제 1기판을 제거하는 단계 후, 노출된 상기 버퍼층을 제거하는 단계를 포함하고, 제 1반도체층에 텍스처링 구조를 형성하는 단계를 포함하고, 상기 비아홀의 상부에 제 2전극 또는 제 3전극을 형성하는 단계를 포함할 수 있다.
본 발명에서 상기 제 2전극 또는 제 3전극을 형성하는 단계는, 상기 반사막의 상부에 증착된 비아홀의 상부에는 제 2전극을 증착하고, 상기 제 1전극의 상부에 증착된 비아홀의 상부에는 제 3전극을 증착할 수 있다.
본 발명에서 상기 텍스처링 구조를 형성하는 단계는 나노 임프린팅법, 리소그래피법, 및 레이저 홀로그라피법 중 선택되는 어느 하나의 방법으로 패터닝 후 건식식각을 통해 형성하거나 패터닝 없이 습식 화학 에칭법을 통해 형성할 수 있다.
본 발명에 의하면 기판의 일면에 모든 전극을 배치하여 발광 영역이 전극에 의해 가려지는 현상을 방치하여 동일 사이즈의 발광 다이오드 칩에서 최대의 광출력을 나타내는 효과가 있다.
또한, 칩 자체에서 패키지까지 완료할 수 있는 칩 스케일 패키지 구조로 구현함에 따라 공정 비용이 절감되는 효과가 있다.
그리고, 발광 영역에 텍스처링을 형성하고, 열전도율이 큰 기판(AlN)을 사용함에 따라 발광 소자의 열 방출 효과를 향상시키는 동시에 발광 소자의 수명을 연장하여 신뢰성을 향상시키는 효과가 있다.
본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2a 내지 도 2g는 본 발명의 일 실시 에에 따른 교류 발광 다이오드 칩 제조방법을 나타낸 도면이다.
도 2a를 참조하면, 제 1기판(100), 버퍼층(102), 제 1반도체층(104), 활성층(106), 제 2반도체층(108), 및 반사막(110)을 포함한다.
제 1기판(100)은 기존에 사용되어 오던 사파이어 기판을 사용할 수 있다.
버퍼층(102)은 제 1기판(100)의 상부에 증착되며, 발광 다이오드 칩의 구현하는 방법에 따라 생략할 수 있다.
제 1반도체층(104), 활성층(106), 및 제 2반도체층(108)은 버퍼층(102)의 상부에 순차적으로 적층되며, 제 1반도체층(104)의 전극와 제 2반도체층(108)의 전극은 서로 상이하게 형성하여 활성층(106)에 의해 발광이 이루어진다.
반사막(110)은 제 2반도체층(108)의 상부의 소정부분에 형성되며, 활성층(106)에 의해 형성된 빛을 반사하여, 빛이 제 1기판(100) 방향으로만 방출되도록 한다.
그리고, 반사막(110)은 인듐주석산화물(ITO), 인듐 산화물, 주석 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 구리은(AgCu), 및 구리은팔라듐(AgCuPd) 중 선택되는 적어도 하나 이상의 물질로 형성한다.
도 2b를 참조하면, 반사막(108)이 형성된 부분을 제외한 제 2반도체층(108)을 메사식각하여 제 1반도체층(104)의 일부가 노출되도록 한다.
이때, 도 2a에서 반사막(108)을 증착하지 않고 메사식각을 먼저 실행한 후, 식각이 일어나지 않은 제 2반도체층(108)의 상부에 반사막(108)을 증착할 수도 있다.
도 2c를 참조하면, 메사 식각에 의해 노출된 제 1반도체층(104)에 제 1반도체층과 동일한 극성을 나타내는 제 1전극(112)을 증착하고, 제 1전극(112)과 반사막(108)을 제외한 부분을 절연체(114)로 코팅한다.
즉, 메사 식각에 의해 형성된 메사 기둥의 측면을 절연체(114)로 감싸서 각 메사 기둥에 형성된 제 1반도체층(104), 활성층(106), 제 2반도체층(108), 및 제 1전극(112) 사이의 교류를 방지한다.
도 2d를 참조하면, 도 2c에서 절연체(114)가 증착되지 않은 반사막(108) 및 제 1전극(112)의 상부에 전도성 특징을 갖는 본딩 금속(116)을 형성하여, 반사막(108), 및 제 1전극(112)을 극성을 본딩 금속(116)을 매개로 하여 제 2기판(미도시)으로 전달한다.
도시하지는 않았지만, 본딩 금속(116)은 시드 금속층과 도전성 접착층으로 구성할 수 있으며, 시드 금속층은 도전성 접착층으로 구성된 물질이 반사막(108)으로 확산되는 것을 방지한다.
시드 금속층은 상기 본딩 금속은 텅스텐(W), 텅스텐티타늄합금(WTi), 몰리뷰덴(Mo), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 루테늄(Rf), 이리듐(Ir), 탄탈륨(Ta), 또는 구리(Cu) 중 선택되는 어느 하나의 금속으로 형성할 수 있으며, 상기 도전성 접착층은 팔라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 인듐(In), 금(Au), 금은화합물(Au/Ag), 및 납주석화합물(Pb-Sn)로 이루어진 그룹 중 선택되는 적어도 하나 이상으로 물질로 형성할 수 있다.
도 2e를 참조하면, 도 2d에서 형성된 칩의 상부에 제 2기판(200)을 형성하며, 제 2기판(200)은 전도율이 높은 질화알루미늄(AlN) 기판 또는 세라믹 기판을 형성한다.
상기 제 2기판(200)은 내부가 전도성 금속으로 충진된 다수의 비아홀(210)을 포함하며, 상기 비아홀의 위치는 도 2d에 의해 형성된 칩의 반사막(108)과 제 1전극(112)의 위치와 동일하다.
즉, 반사막(110) 및 제 1전극(112)에 의해 흐르는 전류는 본딩 금속(116) 및 비아홀(210) 내부의 전도성 금속으로 전달된다.
그리고 본 발명에 한정하는 것은 아니지만 상기 전도성 금속은 구리(Cu), 동탄(Cuw), 알루미늄(Al), 금(Au), 및 은(Ag) 중 선택되는 어느 하나의 금속으로 형성할 수 있다.
도 2f를 참조하면, 도 2e에 의해 형서된 칩의 하부에 존재하는 제 1기판(100)을 제거하여, 활성층(108)에 의해 형성되는 빛을 방출한다.
그리고 도시하지는 않았지만, 제 2반도체층(108), 반사막(110), 본딩금속(116), 및 비아홀(210)의 전도성 금속의 상부에 제 2전극(220)을 증착하고, 제 1전극(112), 본딩금속(116), 및 비아홀(210)의 전도성 금속의 상부 제 3전극(230)을 증착할 수 있으며, 제 2전극(220) 및 제 3전극(230)의 증착순서는 제 1기판(100)을 제거하기 전에 실행할 수도 있다.
이에 따라, 제 2전극(220)과 제 3전극(230)이 모두 제 2기판(200) 상에 존재하며, 빛이 방출되는 부분 즉, 제 1기판(100)이 제거된 부분에는 전극이 존재하지 않기 때문에, 전극에 의해 발광 영역이 가려지는 현상을 방지하고, 광방출 효율을 향상시킨다.
여기서, 제 2전극(220) 및 제 3전극(230)은 동일하거나 상이한 물질로 구성 된 전극 메탈을 사용할 수 있으나, 바람직하게는 동일한 구조의 메탈 물질을 사용하여 공정의 단순화 효과를 얻을 수 있다.
도 2g를 참조하면, 광 효율을 더욱 향상시키기 위하여 버퍼층(102) 및 제 1반도체층(104)의 하부에 텍스처링 구조를 형성하며, 이때 제 1전극(112)이 증착된 부분은 제외하고 형성할 수 있다. 그리고, 도시하지는 않았지만, 노출된 제 1반도체층(104)의 전면에 텍스쳐링 구조를 형성할 수도 있다.
도 3a는 본 발명의 일 실시 예에 따른 교류 발광 다이오드 칩의 발광 셀을 나타낸 도면이고, 도 3b는 본 발명의 일 실시 예에 따른 교류 발광 다이오드 칩을 나타낸 도면이며, 도 3c는 본 발명의 일 실시 예에 따른 교류 발광 다이오드의 회로도를 나타낸 도면이다.
도 3a를 참조하면, 발광 셀(300)은 각기 다른 전극(제 2전극(220)과 제 3전극(230))을 하나씩 가지고 있는 발광 다이오드를 의미하며, 직류 작동 시 발광 다이오드가 동작한다.
하지만, 교류 발광 다이오드의 경우 적어도 두 개 이상의 발광 셀(300)을 필요로 하며, 두 개의 발광 셀을 가진 교류 다이오드에서는 정방향 전류 인가 시 하나의 발광 셀에서만 발광하고, 역방향 전류인가 시에는 다른 발광 셀에서 동작하게 되어 전류의 방향과 무관하게 지속적으로 발광할 수 있다(도 3c참조).
도 3b는 두 개의 발광 셀(300A, 300B)로 형성된 교류 발광 다이오드를 나타낸 도면이지만, 교류 발광 다이오드 구성 시 발광 셀의 갯수는 사용자가 다양하게 선택하여 설계할 수 있으며, 발광 셀의 크기는 가로, 세로 모두 50㎛ ~ 500㎛ 로 형성할 수 있다.
그리고, 각 발광 셀(300A, 300B)을 구성하는 제 2전극(220)과 제 3전극(230)은 별도의 전극(310)을 통해 서로 연결하여 전기적으로 연결한다.
또한, 두 개 이상으로 구성된 발광 셀들은 직렬 또는 병렬로 연결할 수 있으며, 도 3b에서는 정방향 전류 인가시 300B의 발광셀이 동작하고, 역방향 전류 인가시 300A의 발광셀이 동작한다.
도 3c를 참조하면, 4개의 발광셀을 가지고 있는 교류 발광 다이오드의 회로도로서, 두 개의 발광셀이 직렬로 연결되며, 다른 두 개의 발광 셀은 다른 두 개의 발광 셀과 병렬로 연결된다. 이때, 연결되는 발광 셀의 갯수 및 연결되는 형태(직렬, 병렬)는 전체 교류 발광 다이오드의 칩 사이즈 등을 고려하여 사용자의 편의에 따라 용이하게 설계 변경하여 사용하여 사용할 수 있다.
본 발명에서는 교류 발광 다이오드 칩은 별도의 패키징 공정을 거치지 않아도 발광 다이오드 패키지의 역할을 할 수 있어, 공정의 소요 시간을 절감시키는 장점도 가지고 있다.
당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대처할 수 있다. 또한, 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.