KR101894046B1 - 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치 - Google Patents

소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치 Download PDF

Info

Publication number
KR101894046B1
KR101894046B1 KR1020160107578A KR20160107578A KR101894046B1 KR 101894046 B1 KR101894046 B1 KR 101894046B1 KR 1020160107578 A KR1020160107578 A KR 1020160107578A KR 20160107578 A KR20160107578 A KR 20160107578A KR 101894046 B1 KR101894046 B1 KR 101894046B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
light emitting
opening
conductivity type
Prior art date
Application number
KR1020160107578A
Other languages
English (en)
Other versions
KR20180022310A (ko
Inventor
김예슬
김경완
김지혜
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160107578A priority Critical patent/KR101894046B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201910221951.4A priority patent/CN109920894B/zh
Priority to CN201610900247.8A priority patent/CN107039569B/zh
Priority to TW105133144A priority patent/TWI641166B/zh
Priority to TW106144382A priority patent/TWI664753B/zh
Priority to EP16855762.7A priority patent/EP3353822B1/en
Priority to CN201910222409.0A priority patent/CN109904293B/zh
Priority to TW105215584U priority patent/TWM542252U/zh
Priority to CN201910222406.7A priority patent/CN109950377A/zh
Priority to CN201621126240.7U priority patent/CN206293462U/zh
Priority to PCT/KR2016/011528 priority patent/WO2017065545A1/en
Priority to EP23177438.1A priority patent/EP4235823A3/en
Priority to CN201910222430.0A priority patent/CN109920899B/zh
Priority to US15/348,192 priority patent/US9851056B2/en
Priority to US15/852,704 priority patent/US10107458B2/en
Publication of KR20180022310A publication Critical patent/KR20180022310A/ko
Application granted granted Critical
Publication of KR101894046B1 publication Critical patent/KR101894046B1/ko
Priority to US16/166,159 priority patent/US10359153B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 칩, 발광 장치 및 그 응용품이 제공된다. 일 실시예에 따른 발광 다이오드 칩은, 기판; 기판 상에 배치된 제1 도전형 반도체층; 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 제1 도전형 반도체층 및 메사를 덮되, 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 메사 상부에 위치하는 제2 개구부를 포함하는 절연층; 절연층 상부에 배치되고, 제1 개구부를 통해 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및 절연층 상부에 배치되고, 제2 개구부를 통해 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고, 절연층의 제1 개구부는 제1 패드 전극에 의해 덮이는 제1 영역과 제1 패드 전극의 외부에 노출되는 제2 영역을 포함한다.

Description

소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치{COMPACT LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DEVICE INCLUDING THE SAME}
본 발명은 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치에 관한 것이다.
발광 다이오드는 대형 백라이트 유닛(Back Light Unit: BLU), 일반 조명 및 전장 등 다양한 제품에 이용되고 있으며, 또한 소형 가전 제품 및 인테리어 제품에 다양하게 이용되고 있다.
발광 다이오드는 단순히 광원으로 이용되는 것에 더하여 의미 전달, 미적 감각을 불러일으키기 위한 용도 등 다양한 용도로 사용될 수 있다. 따라서, 발광 다이오드를 이용한 제품들의 디자인 자유도가 요구된다. 예를 들어, 가요성 인쇄회로보드(Flexible Printed Circuits Board; FPCB)에 발광 다이오드를 실장하여 제품의 형태를 자유롭게 변경할 필요가 있다. 특히, 수요자의 필요에 따라 형태를 자유롭게 변경할 수 있는 제품이 요구되고 있다.
그런데 발광 다이오드는 예를 들어 질화갈륨계 단결정 반도체로 제작되기 때문에 발광 다이오드의 형태를 변경하는 것은 불가능하다. 그러나 소형 발광 다이오드를 가요성 인쇄회로보드 등에 실장하면, 변형이 자유로은 제품을 제작할 수 있다. 따라서, 변형 가능한 제품을 제조하기 위해 발광 다이오드의 소형화가 요구된다.
한편, 대부분의 발광 다이오드는 일반적으로 솔더를 이용하여 리드에 실장된다. 솔더를 이용하여 발광 다이오드를 실장할 경우, 솔더의 유동성에 기인하여 발광 다이오드의 틀러짐(tilting)이 발생되기 쉽다. 이러한 문제를 해결하기 위해, 리드에 홈을 형성하여 솔더에 의한 발광 다이오드의 틀어짐을 방지할 수 있다. 그러나 유연성이 있는 FPCB 등의 기판 상의 리드에는 홈을 형성하는 등의 가공이 어렵고, 리드에 홈을 형성할 경우, 제품의 형태를 변형할 때 리드에 단선이 발생되기 쉬워 제품의 신뢰성이 떨어지는 문제가 발생한다. 더욱이, 소형의 발광 다이오드를 좁은 간격으로 배치할 경우, 리드의 많은 부분에 홈이 형성됨에 따라 신뢰성은 더욱 감소된다.
따라서, 제조 수율이 높으면서도, 디자인 자유도를 확보할 수 있고, 다양한 디장인에 적합한 내구성을 보장하며, 틀어짐을 방지하기에 적합한 발광 다이오드 칩 및 발광 장치의 개발이 요구된다.
본 발명이 해결하고자 하는 과제는, 면적 및 두께를 최소화하면서, 발광 효율이 높고 제조 수율이 높은 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전기적 단락을 방지하면서도 제조되는 칩들 간의 전기적 특성 편차를 줄일 수 있는 플립칩형 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 소형화 및 슬림화된 발광 다이오드 칩을 최소한의 두께의 본딩부를 이용하여 기판 상에 실장함으로써, 슬림화된 발광 장치를 제공하며, 내구성이 우수한 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 제품의 내구성을 보장하면서도 실장할 때 틀어짐을 방지할 수 있는 발광 다이오드 칩 및 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 소형화 및 슬림화된 발광 다이오드 칩 및/또는 발광 장치를 포함하는 응용 제품을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층; 상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및 상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고, 상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하는 발광 다이오드 칩이 제공된다.
본 발명의 또 다른 실시예에 따르면, 베이스; 상기 베이스 상에 배치된 도전성 배선들; 상기 베이스 상에 배치된 상기 발광 다이오드 칩; 및 상기 발광 다이오드 칩을 상기 도전성 배선에 접합시키는 제1 및 제2 본딩재를 포함하는 발광 장치가 제공된다.
본 발명에 따르면, 간단한 구조의 발광 다이오드 칩을 제공함으로써 소형화 및 슬림화된 고효율 발광 다이오드 칩 및 발광 장치가 제공될 수 있다. 또한, 제1 개구부의 제2 영역이 제1 패드 전극의 외부에 노출되도록 함으로써 발광 다이오드 칩들 간의 전기적 특성 변화를 줄이고 제조 공정을 안정화시킬 수 있어 발광 다이오드 칩 제조 수율을 향상시킬 수 있다. 나아가, 기판 상의 리드를 가공하지 않고도 발광 다이오드 칩의 틀어짐을 방지할 수 있어 제품의 내구성을 향상시킬 수 잇으며, 제품 내에 복수의 칩들을 균일하게 실장할 수 있다.
본 발명의 다른 특징 및 장점에 대해서는 뒤에서 설명하는 상세한 설명을 통해 명확하게 이해될 것이다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 설명하기 위한 평면도들이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 설명하기 위한 단면도들이다.
도 6은 본 발명의 실시예에 따른 발광 다이오드 칩(100)의 전류 경로를 설명하기 위한 평면도이다.
도 7 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(200)을 설명하기 위한 평면도들 및 단면도들이다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(300)을 설명하기 위한 평면도들 및 단면도들이다.
도 17 내지 도 21은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(400)을 설명하기 위한 평면도들 및 단면도들이다.
도 22a 내지 도 27b는 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 28은 본 발명의 또 다른 실시예에 따른 파장변환부를 갖는 발광 다이오드 칩(100)을 설명하기 위한 개략적인 단면도이다.
도 29는 본 발명의 또 다른 실시예에 따른 파장변환부를 갖는 발광 다이오드 칩(100)을 설명하기 위한 개략적인 단면도이다.
도 30은 도 29의 발광 다이오드 칩의 개략적인 사시도를 나타낸다.
도 31은 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 개략적인 단면도이다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 개략적인 단면도이다.
도 33은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 적용한 응용품을 설명하기 위한 부분 사시도들이다.
도 34는 본 발명의 일 실시예에 따른 라이트 스트랩을 설명하기 위한 개략도이다.
도 35는 본 발명의 일 실시예에 따른 LED 램프를 설명하기 위한 개략적인 단면도이다.
도 36a 내지 도 38는 본 발명의 또 다른 실시예에 따른 전자 장치를 설명하기 위한 사시도, 평면도, 단면도 및 회로도이다.
도 39는 본 발명의 또 다른 실시예에 따른 가요성 키보드를 설명하기 위한 평면도이다.
도 40은 도 39의 부분 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하에서, 발광 다이오드 칩, 발광 장치 및 다양한 응용품이 소개된다. 여기서, 발광 다이오드 칩은 반도체 공정에서 사용되는 일반적인 의미로 웨이퍼로부터 개별화 공정을 통해 분리된 다이를 의미한다. 또한, 상기 발광 다이오드 칩에는 개별화 전 또는 후에 파장변환부가 제공될 수 있다. 발광 다이오드 칩 상에 파장변환부가 제공된 것은 발광 다이오드 칩으로도 발광 장치로도 명명될 수 있으며, 본 명세서에서는 발광 다이오드 칩으로 분류한다. 한편, "발광 장치"는 발광 다이오드 칩을 2차 기판 또는 베이스에 실장한 것을 의미한다. 베이스에 발광 다이오드 칩이 실장된 것인 한, 임의의 장치, 예컨대 특정 응용품을 포함해서 발광 장치로 명명될 수 있다. 상세한 설명에서 단일의 발광 다이오드 칩이 실장된 것을 주로 발광 장치로 지칭하지만, 반드시 발광 장치가 이러한 좁은 의미로 해석되는 것은 아니며, 뒤에서 설명되는 라이트 페이퍼, 라이트 스트랩 및 키보드 또한 발광 장치로 명명될 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층; 상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및 상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고, 상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함한다.
제2 영역을 추가함으로써 제1 개구부를 상대적으로 크게 형성할 수 있어, 한정된 설계 범위 내에서 제1 개구부를 형성하기 위한 공정을 안정화할 수 있다. 이에 따라, 소형의 발광 다이오드 칩을 쉽게 제공할 수 있다. 더욱이, 제2 영역은 제1 패드 전극 외부에 위치하므로, 제1 패드 전극의 접촉 면적 변화에 영향을 주지 않는다. 따라서, 제조 공정 상의 공차에 의해 제1 개구부의 크기가 변동하더라도 제1 패드 전극의 접촉 면적 변화를 완화할 수 있으며, 이에 따라, 발광 다이오드 칩들 간의 순방향 전압 등의 전기적 특성 편차를 줄일 수 있다.
한편, 상기 절연층은 복수의 제1 개구부를 포함할 수 있으며, 상기 제1 개구부들 중 2개는 상기 메사의 양 측면에 각각 배치될 수 있다. 나아가, 상기 제1 개구부들 중 하나는 상기 메사의 측면들 중 상기 양 측면 사이의 일 측면에 배치될 수 있다. 메사의 측면들에 상기 제1 개구부들을 배치함으로써 메사 면적이 감소되는 것을 방지할 수 있으며, 메사 내에 고르게 전류를 분산시킬 수 있다.
상기 메사는 측면으로부터 함입되는 복수의 그루브를 포함할 수 있으며, 복수의 제1 개구부들이 각각 상기 복수의 그루브 내에 노출된 제1 도전형 반도체층을 부분적으로 노출시킬 수 있다.
몇몇 실시예들에 있어서, 상기 메사는 상기 제1 도전형 반도체층을 노출시키는 관통홀을 더 포함하고, 상기 절연층은 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 개구부를 더 포함할 수 있다. 상기 제1 패드 전극은 상기 관통홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속될 수 있다. 메사에 관통홀을 형성함으로써 메사 내 전류 분산을 도울 수 있다.
상기 관통홀은 상기 메사의 양 측면에 배치된 그루브들 사이에 배치될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 관통홀의 위치는 변경될 수도 있다.
한편, 상기 제1 개구부의 제2 영역은 상기 제1 도전형 반도체층의 측면을 부분적으로 노출시킬 수 있다. 따라서, 제1 개구부를 상대적으로 더 크게 형성할 수 있다.
상기 발광 다이오드 칩은 상기 메사와 상기 절연층 사이에 배치되어 상기 제2 도전형 반도체층에 컨택하는 컨택 전극을 더 포함할 수 있으며, 상기 제2 패드 전극은 상기 컨택 전극에 접속될 수 있다.
상기 컨택 전극은 제3 개구부를 포함할 수 있으며, 상기 제3 개구부는 상기 제2 개구부 내에 위치할 수 있다. 따라서, 상기 컨택 전극의 일부는 상기 제2 개구부에 노출되며, 제2 패드 전극은 상기 제2 개구부 내에서 상기 컨택 전극 및 상기 제2 도전형 반도체층에 접속될 수 있다.
몇몇 실시예들에 있어서, 상기 컨택 전극은 상기 활성층에서 생성된 광을 투과시키는 투명 전극일 수 있다. 나아가, 상기 활성층에서 생성된 광은 상기 기판을 통해 외부로 방출되며, 또한, 상기 제1 및 제2 패드 전극 사이의 영역을 통해 외부로 방출될 수 있다. 이에 따라, 양방향으로 광을 방출하는 발광 다이오드 칩이 제공될 수 있다.
한편, 상기 발광 다이오드 칩은 상기 제1 도전형 반도체층 상에 배치된 연장 전극을 더 포함할 수 있으며, 상기 절연층의 제1 개구부는 상기 연장 전극을 부분적으로 노출시키고, 상기 제1 패드 전극은 상기 제1 개구부를 통해 상기 연장 전극에 접속될 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은 상기 기판 상에 배치된 파장변환부를 더 포함할 수 있다. 나아가, 상기 파장변환부는 상기 기판의 상면 및 측면을 덮을 수 있다.
본 발명의 또 다른 실시예에 따른 발광 장치는, 베이스; 상기 베이스 상에 배치된 도전성 배선들; 상기 베이스 상에 배치된 상술한 발광 다이오드 칩; 및 상기 발광 다이오드 칩을 상기 도전성 배선에 접합시키는 제1 및 제2 본딩재를 포함하며, 상기 제1 및 제2 본딩재는 각각 상기 발광 다이오드 칩의 제1 및 제2 패드 전극을 상기 도전성 배선들에 본딩시킨다.
상기 제1 본딩재는 상기 제2 영역에 노출된 제1 도전형 반도체층에 접촉할 수 있다. 제1 본딩재가 제1 도전형 반도체층에 접촉하더라도 전기적 단락의 문제는 발생되지 않는다. 나아가, 제1 본딩재는 제1 도전형 반도체층에 쇼트키 컨택할 수 있으며, 따라서, 제1 본딩재가 제1 도전형 반도체층에 접촉하더라도 순방향 전압을 변화시키지 않는다.
한편, 상기 도전성 배선들 사이의 이격 거리는 상기 제1 및 제2 패드 전극들 사이의 이격 거리보다 클 수 있다.
나아가, 상기 제1 본딩재 및 제2 본딩재는 상기 도전성 배선들의 측면을 부분적으로 덮을 수 있다.
한편, 상기 베이스는 가요성일 수 있으며, 나아가, 투명 필름일 수 있다. 상기 베이스는 다양한 형상을 가질 수 있으며, 예를 들어, 넓은 면적을 가지는 페이퍼 형상 또는 기다란 띠 형상을 가질 수 있다. 이에 따라, 상기 발광 장치는 라이트 페이퍼, 라이트 스트랩(strap or band) 또는 키보드 등으로 제공될 수 있다.
한편, 본 발명의 실시예들에 따르면, 상기 발광 다이오드 칩을 적용한 다양한 응용품이 제공된다.
이하, 도면을 참조하여 본 발명의 다양한 실시예들에 대해 설명한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 평면도들이고, 구체적으로, 도 1은 발광 다이오드 칩(100)의 평면을 도시하고, 도 2는 설명의 편의를 위하여 발광 다이오드 칩(100)의 제1 및 제2 패드 전극(151, 153)을 생략하여 도시하는 평면도이며, 도 3은 설명의 편의를 위하여 발광 다이오드 칩(100)의 제1 및 제2 패드 전극(151, 153), 및 절연층(140)을 생략하여 도시하는 평면도이다. 도 4 및 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도들이고, 구체적으로, 도 4는 도 1 내지 도 3의 A-A'선에 대응하는 부분의 단면을 도시하고, 도 5는 도 1 내지 도 3의 B-B'선에 대응하는 부분의 단면을 도시한다. 도 6은 본 발명의 실시예에 따른 발광 다이오드 칩의 전류 경로를 설명하기 위한 평면도이다.
도 1 내지 도 5를 참조하면, 실시예들에 따른 발광 다이오드 칩(100)은 기판(110), 발광 구조체(120), 절연층(140), 제1 패드 전극(151) 및 제2 패드 전극(153)을 포함한다. 또한, 발광 다이오드 칩(100)은 컨택 전극(130)을 더 포함할 수 있다.
발광 다이오드 칩(100)은 비교적 작은 수평 면적을 갖는 소형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(100)은 약 70000㎛2 이하의 수평 단면적을 가질 수 있고, 나아가, 약 30000㎛2 이상 약 70000㎛2 이하의 수평 단면적을 가질 수 있다. 예를 들어, 발광 다이오드 칩(100)은 310㎛×180㎛ 또는 330㎛×200㎛의 크기를 가질 수 있다. 다만, 실시예들에 따른 발광 다이오드 칩(100)의 가로 및 세로의 길이가 상술한 바에 한정되는 것은 아니다. 또한, 발광 다이오드 칩(100)은 비교적 얇은 두께를 갖는 소형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(100)은 약 90㎛ 이하의 두께(T1)를 가질 수 있고, 나아가, 약 40㎛ 이상 90㎛ 이하의 두께(T1)를 가질 수 있으며, 예를 들어, 약 80㎛의 두께(T1)를 가질 수 있다. 본 실시예의 발광 다이오드 칩(100)이 상술한 수평 단면적 및 두께를 가짐으로써, 소형 및/또는 슬림한 발광 장치가 필요한 다양한 전자 장치에 상기 발광 다이오드 칩(100)이 용이하게 적용될 수 있다. 또한, 발광 다이오드 칩(100)은 5mA/mm2 이상 400mA/mm2 이하의 전류 밀도로 구동될 수 있다. 이러한 전류 밀도로 발광 다이오드 칩(100)이 구동됨으로써, 소형 및 슬림화된 발광 다이오드 칩 또는 발광 장치가 요구되는 어플리케이션에 상기 발광 다이오드 칩(100)이 적합하게 적용될 수 있다.
기판(110)은 절연성 또는 도전성 기판일 수 있다. 기판(110)은 발광 구조체(120)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 또한, 기판(110)은 그 상면의 적어도 일부 영역에 형성된 복수의 돌출부(110p)들을 포함한다. 기판(110)의 복수의 돌출부(110p)들은 규칙적인 및/또는 불규칙적인 패턴으로 형성될 수 있다. 예를 들어, 기판(110)은 상면에 형성된 복수의 돌출부(110p)들을 포함하는 패턴된 사파이어 기판(Patterned sapphire substrate; PSS)을 포함할 수 있다.
나아가, 기판(110)은, 기판(110)의 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(111)을 포함할 수 있다. 개질 영역(111)은 기판(110)을 분할하여 소자를 개별화하는 과정에서 형성될 수 있다. 예를 들어, 내부 가공 방법을 이용하여 개별화 전의 기판(110)을 내부 가공함으로써 기판(110) 분할 후 기판(110) 측면에 개질 영역(111)이 형성될 수 있다. 내부 가공 방법으로는 내부 가공 레이저, 즉, 스텔스 레이저가 사용될 수 있다. 상기 내부 가공 레이저를 통해 기판(110)의 내부에 스크라이빙면이 형성될 수 있으며, 스크라이빙면을 따라 기판(110)이 분할될 수 있다. 한편, 도 4 및 도 5의 단면도에서, 개질 영역(111)은 기판(110)의 내부에 형성된 것처럼 도시되어 있으나, 이는 설명의 편의를 위한 것이며, 상술한 바와 같이 개질 영역(111)은 기판(110)의 적어도 일 측면에 형성될 수 있다.
이때, 개질 영역(111)으로부터 기판(110)의 상부면까지의 거리(T2)는, 개질 영역(111)으로부터 기판(110)의 하부면까지의 거리(T4)보다 작을 수 있다. 또한, 개질 영역(111)의 두께(T3)는 상기 T4보다 클 수 있다. 예컨대, 상기 T2는 약 30㎛ 내지 35㎛일 수 있고, 상기 T3는 약 15㎛ 내지 20㎛일 수 있으며, 상기 T4는 약 20㎛ 내지 25㎛일 수 있다.
발광 다이오드 칩(100)의 측면으로 방사되는 광을 고려할 때, 기판(110)의 아래쪽으로 치우쳐서 레이저 가공을 하여 상기 개질 영역(111)이 상대적으로 하부로 치우쳐 형성되게 함으로써, 발광 구조체(120)에서 형성된 광의 외부로의 추출 효율을 향상시킬 수 있다.
한편, 개질 영역(111)이 발광 구조체(120)에 가깝게 형성되면, 레이저 가공 공정 중에 질화물계 반도체가 손상되어 전기적 특성에 문제가 발생할 수 있다. 특히, 레이저 가공을 이용한 내부 가공이 수행되는 부분이 질화물계 반도체로부터 약 40㎛ 이하인 경우, 내부 가공이 수행되는 부분의 상부에 위치하는 반도체 부분들이 손상될 수 있다. 반면, 본 실시예의 발광 다이오드 칩(100)의 경우, 기판(110)을 분할하기 전에 발광 구조체(120)를 개별화(isolation)하여 기판(110)의 상면을 노출시키고, 상기 기판(110)의 상면이 노출된 부분 아래에서 내부 가공이 수행될 수 있다. 따라서, 레이저를 이용한 내부 가공 중에 질화물계 반도체, 즉 발광 구조체(120)가 손상되는 것이 방지될 수 있다. 이에 따라, 개질 영역(111)으로부터 기판(110)의 상부면까지의 거리(T2)를 비교적 작게 할 수 있고, 상술한 바와 같이, 상기 T2는 약 30㎛ 내지 35㎛의 범위의 두께를 가질 수 있다. 이와 같이, T2를 감소시킬 수 있으므로, 개질 영역(111)을 비교적 기판(110)의 상부면에 가깝게 형성할 수 있고, 따라서 기판(110)의 두께를 더욱 감소시킬 수 있어 발광 다이오드 칩(100)을 더욱 슬림화할 수 있다.
발광 구조체(120)는 기판(110) 상에 위치한다. 또한, 발광 구조체(120)의 하면의 면적은 기판(110)의 상면의 면적보다 작을 수 있고, 이에 따라, 발광 구조체(120) 주변의 적어도 일부 영역에 기판(110)의 상면이 노출될 수 있다. 발광 구조체(120) 주변의 노출된 영역은 분리(Isolation) 영역으로 지칭된다. 기판(110)의 상면의 복수의 돌출부(110p)들 중 일부는 발광 구조체(120)와 기판(110) 사이에 위치하며, 발광 구조체(120)로 덮이지 않는 복수의 돌출부(110p)들은 발광 구조체(120)의 주변에 노출된다.
발광 구조체(120) 주변의 분리 영역에 기판(110) 상면을 노출시킴으로써, 발광 다이오드 칩(100)의 제조 과정에서의 보우잉(bowing)을 감소시킬 수 있다. 이에 따라, 보우잉에 의한 발광 구조체(120)의 손상을 방지하여 발광 다이오드 칩 제조 수율을 향상시킬 수 있다. 또한, 상기 보우잉이 감소되어 발광 구조체(120)에 인가되는 스트레스를 감소시킬 수 있어, 기판(110)의 두께를 더욱 얇게 가공할 수 있다. 이에 따라, 약 90㎛ 이하의 얇은 두께를 갖는 슬림화된 발광 다이오드 칩(100)이 제공될 수 있다. 이와 관련하여, 발광 다이오드 칩의 제조 방법에 대해서는 후술하는 실시예에서 더욱 상세하게 설명한다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 제2 도전형 반도체층(125), 및 제1 도전형 반도체층(121)과 제2 도전형 반도체층(125)의 사이에 위치하는 활성층(123)을 포함한다. 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 제2 도전형 반도체층(125)은 p형 반도체층일 수 있다.
제1 도전형 반도체층(121)은 수직한 측면을 가질 수도 있으나, 도 4에 도시한 바와 같이 경사진 측면을 가질 수 있다. 나아가, 상기 경사진 측면의 경사각은 도 4에 도시한 것에 비해 더 완만할 수도 있다. 예를 들어, 상기 경사진 측면은 기판(110)의 바닥면에 대해 약 40도 이하로 완만할 수도 있다. 제1 도전형 반도체층(121)의 측면을 완만하게 형성함으로써 발광 구조체(120) 및 기판(110)을 덮는 절연층(140)에 크랙과 같은 결함이 생기는 것을 방지할 수 있다.
또한, 발광 구조체(120)는 메사(120m)를 포함한다. 메사(120m)는 제1 도전형 반도체층(121)의 일부 영역 상에 위치할 수 있고, 활성층(123) 및 제2 도전형 반도체층(125)을 포함한다. 따라서, 메사(120m)의 주변에는 제1 도전형 반도체층(121)의 일부가 노출될 수 있다. 또한, 메사(120m)의 측면들은 대체로 발광 다이오드 칩(100)의 측면을 따라 위치할 수 있으며, 이에 따라, 메사(120m)의 평면 형상은 발광 다이오드 칩(100)의 평면 형상과 유사한 형태를 가질 수 있다. 예를 들어, 메사(120m)는 장방형의 평면 형상을 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 또한, 메사(120m)는 제1 측면(120a), 제1 측면(120a)에 반대하여 위치하는 제3 측면(120c), 제2 측면(120b) 및 제2 측면(120b)에 반대하여 위치하는 제4 측면(120d)을 포함할 수 있다.
메사(120m)는 제1 부분(120m1) 및 제2 부분(120m2)을 포함할 수 있다. 메사(120m)의 제1 부분(120m1)은 메사(120m)의 측면으로부터 함입되어 형성된 적어도 하나의 그루브(120g)를 포함한다. 일 실시예에서, 메사(120m)는 복수의 그루브(120g)를 포함할 수 있고, 복수의 그루브(120g)들은 제1 부분(120m1)의 적어도 세 측면에 형성될 수 있다. 도시된 바와 같이, 복수의 그루브(120g)들은 각각 제2 측면(120b), 제3 측면(120c) 및 제4 측면(120d)에 형성될 수 있다. 그루브(120g)들은 제1 패드 전극(151)과 제1 도전형 반도체층(121)이 전기적으로 컨택하는 영역, 나아가, 오믹 컨택하는 영역을 제공할 수 있다.
또한, 그루브(120g)들은 메사(120m)의 일 측면으로부터 메사(120m)의 중심부로 갈수록 대체로 폭이 감소하는 형태로 형성될 수 있다. 이에 따라, 후술하는 제1 패드 전극(151)이 그루브(120g)의 측면을 덮어 형성될 때, 제1 패드 전극(151)이 더욱 안정적으로 형성될 수 있으므로, 제1 패드 전극(151)이 절연층(140)으로부터 박리되는 것을 방지할 수 있다. 다만, 그루브(120g)의 형태가 이에 한정되는 것은 아니며, 그루브(120g)의 측면은 평면 및/또는 곡면을 포함할 수 있다. 일 실시예에서, 그루브(120g)들은 규칙적으로 배치될 수 있다. 예컨대, 도시된 바와 같이, 하나의 그루브(120g)는 제3 측면(120c)의 거의 가운데 부분에 위치하도록 형성되고, 제2 측면(120b) 및 제4 측면(120d)에 위치하는 그루브(120g)들은 서로 동일한 선 상에 위치하도록(예를 들어, B-B'선을 따라 그루브(120g)들의 중심이 위치하도록) 배치될 수 있다. 이에 따라, 그루브(120g)들은 메사(120m)의 제1 측면(120a)으로부터 제3 측면(120c)으로 연장되는 소정의 직선(가상선)을 기준으로 대칭을 이루도록 형성될 수 있다. 도시된 바와 같이, 일 실시예에서, 그루브(120g)들은 A-A'선을 기준으로 대칭을 이루도록 배치될 수 있고, 나아가, 메사(120m)의 평면 형상 역시 A-A'선을 기준으로 대칭을 이루는 형태를 가질 수 있다. 대칭 구조를 통해, 대칭적인 발광 패턴을 구현할 수 있다.
메사(120m)가 상술한 바와 같이 배치된 그루브(120g)들을 포함함으로써, 그루브(120g)를 통한 제1 도전형 반도체층(121)과 제1 패드 전극(151)의 컨택 영역을 제공한다. 아울러, 그루브(120g) 형성은 컨택 영역을 형성함에 따른 발광 면적 감를 최소화하고, 전류 분산 효율을 향상시킬 수 있다. 이와 관련하여, 도 6을 참조하여 후술하여 더욱 상세하게 설명한다.
한편, 컨택 전극(130)은 제2 도전형 반도체층(125) 상에 위치한다. 컨택 전극(130)은 제2 도전형 반도체층(125)에 오믹 컨택할 수 있다. 컨택 전극(130)은 투명 전극을 포함할 수 있다. 투명 전극은, 예를 들어, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide) 등과 같은 광 투과성 도전성 산화물 및 Ni/Au 등과 같은 광 투과성 금속층 중 적어도 하나를 포함할 수도 있다. 상기 도전성 산화물은 다양한 도펀트를 더 포함할 수도 있다.
특히, 광 투과성 도전성 산화물을 포함하는 컨택 전극(130)은 제2 도전형 반도체층(125)과의 오믹 컨택 효율이 높다. 즉, ITO 또는 ZnO 등과 같은 도전성 산화물과 제2 도전형 반도체층(125)의 접촉 저항은 금속성 전극과의 제2 도전형 반도체층(125)과의 접촉 저항에 비해 낮아, 도전성 산화물을 포함하는 컨택 전극(130)을 적용함으로써 발광 다이오드 칩(100)의 순방향 전압(Vf)을 감소시켜 발광 효율을 향상시킬 수 있다. 특히, 본 실시예의 발광 다이오드 칩(100)과 같이 비교적 낮은 전류 밀도로 구동되는 소형 발광 다이오드 칩의 경우, 컨택 전극(130)과 제2 도전형 반도체층(125)과의 접촉 저항을 낮춰 오믹 특성을 향상시킴으로써 더욱 효과적으로 발광 효율을 향상시킬 수 있다. 또한, 도전성 산화물은 금속성 전극에 비해 질화물계 반도체층으로부터 박리(peeling)될 확률이 적으므로, 도전성 산화물을 포함하는 컨택 전극(130)을 갖는 발광 다이오드 칩(100)은 높은 신뢰성을 갖는다. 한편, 도전성 산화물은 금속성 전극에 비해 수평 방향으로의 전류 분산 효율이 상대적으로 낮으나, 본 실시예의 발광 다이오드 칩(100)은 약 70000㎛2 이하의 수평 단면적을 가지므로, 전류 분산 효율 저하에 따른 발광 효율 저하가 대형 발광 다이오드 칩에 비해 매우 작거나 거의 없다. 따라서, 도전성 산화물을 포함하는 컨택 전극(130)을 발광 다이오드 칩(100)에 적용함으로써, 전기적 특성을 향상시키고 발광 효율을 향상시킬 수 있다.
컨택 전극(130)의 두께는 제한되지 않으나, 약 2000Å 내지 3000Å의 두께를 가질 수 있다. 예를 들어, ITO를 포함하는 컨택 전극(130)은 약 2400Å의 두께로 형성될 수 있다. 컨택 전극(130)이 상술한 범위의 두께를 가짐으로써, 전류를 원활하게 수평 방향으로 분산시켜 발광 다이오드 칩(100)의 전기적 특성을 향상시킬 수 있다.
컨택 전극(130)은 제2 도전형 반도체층(125)의 상면을 대체로 전체적으로 덮도록 형성됨으로써, 발광 다이오드 칩(100) 구동 시 전류 분산 효율을 향상시킬 수 있다. 예컨대, 컨택 전극(130)의 측면들은 메사(120m)의 측면들을 따라 형성될 수 있다. 또한, 컨택 전극(130)은 제2 도전형 반도체층(125)을 부분적으로 노출시키는 개구부(130b)를 포함한다. 후술하는 제2 패드 전극(153)이 개구부(130b)를 적어도 부분적으로 채우도록 형성됨으로써, 제2 패드 전극(153)의 접촉면적을 증가시킬 수 있다. 이에 따라, 제2 패드 전극(153)이 컨택 전극(130)이나 발광 구조체(120)로부터 박리되는 것을 효과적으로 방지할 수 있다.
절연층(140)은 발광 구조체(120)의 상면 및 측면을 덮으며, 또한, 컨택 전극(130)을 덮는다. 절연층(140)은 메사(120m)의 상부 영역 및 측면을 덮고 또한 메사(120m) 주변에 노출된 제1 도전형 반도체층을 덮는다. 또한, 절연층(140)은 발광 구조체(120)의 주변에 노출된 기판(110)의 상면까지 연장되도록 형성될 수 있다. 이에 따라, 절연층(140)은 기판(110)의 상면과 접할 수 있으며, 따라서 발광 구조체(120)의 측면을 덮는 절연층(140)이 더욱 안정적으로 배치될 수 있다. 또한, 절연층(140)은 기판(110)의 상부 모서리 부분까지 연장되어 형성될 수 있다. 기판(110)의 노출된 상면을 덮는 절연층(140)은 기판(110)의 돌출부(110p)들을 따라 형성될 수 있고, 따라서 도 4의 확대도에 도시된 바와 같이, 기판(110)의 상면을 덮는 절연층(140)의 표면은 오목부와 볼록부를 가질 수 있다.
절연층(140)은 제1 도전형 반도체층(121)을 부분적으로 노출시키는 제1 개구부(140a) 및 메사(120m) 상부에 위치하는 제2 개구부(140b)를 가진다. 다만, 본 발명이 이에 한정되는 것은 아니며, 절연층(140)은 기판(110)의 상면을 부분적으로 덮어 기판(110)의 일부 상면 또한 노출될 수도 있다.
한편, 절연층(140)의 제1 개구부(140a)는 그루브(120g)에 의해 노출된 제1 도전형 반도체층(121)을 적어도 부분적으로 노출시킬 수 있다. 이때, 그루브(120g)의 측면은 절연층(140)으로 덮여, 제1 패드 전극(151)과 발광 구조체(120) 측면의 접촉에 의한 전기적 쇼트가 방지된다. 제1 개구부(140a)는 제1 도전형 반도체층(121)과 제1 패드 전극(151)의 전기적 접속을 허용하는 통로로 이용될 수 있다.
다만, 제1 개구부(140a)는 제1 패드 전극(151)으로 덮이는 제1 영역(140a1)과 함께 제1 패드 전극(151)의 외부에 노출되는 제2 영역(140a2)을 가진다. 이에 따라, 제1 개구부(140a)에 의해 노출된 영역의 적어도 일부는, 제1 패드 전극(151)과 제1 도전형 반도체층(121)이 전기적으로 연결되거나, 나아가 오믹 컨택되는 제1 컨택 영역(151c)을 포함할 수 있다. 제1 개구부(140a)는 그루브(120g)와 대체로 유사한 형태로 형성될 수 있다.
절연층(140)의 제2 개구부(140b)는 메사(120m) 상부에 위치한다. 제2 개구부(140b)는 컨택 전극(130)을 부분적으로 노출시킬 수 있다. 제2 개구부(140b)는 컨택 전극(130)과 제2 패드 전극(153)의 전기적 접속을 허용하는 통로로 이용될 수 있다. 한편, 몇몇 실시예들에 있어서, 제2 개구부(140b)는 컨택 전극(130)의 개구부(130b)의 위치에 대응하여 위치한다. 이때, 제2 개구부(140b)의 크기는 컨택 전극(130)의 개구부(130b)의 크기보다 크며, 이에 따라, 제2 개구부(140b)에는 컨택 전극(130)의 상면이 부분적으로 노출된다. 제2 개구부(140b)를 통해 노출된 컨택 전극(130) 영역의 적어도 일부는 제2 패드 전극(153)과 전기적으로 연결될 수 있다. 따라서, 컨택 전극(130)은 컨택 전극(130)과 제2 패드 전극(153)이 전기적으로 연결되는 제2 컨택 영역(153c)을 포함할 수 있다.
절연층(140)은 광 투과성 절연성 물질을 포함할 수 있고, 예를 들어, SiO2, SiNx, MgF2 등을 포함할 수 있다. 또한, 절연층(140)은 컨택 전극(130)보다 두꺼운 두께를 가질 수 있다. 이에 따라, 절연층(140)은, 그것을 통과하는 광이 제1 및 제2 패드 전극(151, 153)에 반사되어 투과될 수 있는 충분한 두께를 제공할 수 있다. 본 실시예에 있어서, 절연층(140)은 SiO2를 포함할 수 있고, 예컨대, 약 540nm의 두께를 가질 수 있다.
몇몇 실시예들에서, 절연층(140)은 분포 브래그 반사기를 포함할 수도 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다. 예를 들어, 절연층(140)은 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 20 페어(pairs)로 형성할 수 있다. 절연층(140)의 최상부층은 SiNx로 형성될 수 있다. SiNx로 형성된 층은 방습성이 우수하여, 발광 다이오드 칩을 습기로부터 보호할 수 있다.
절연층(140)이 분포 브래그 반사기를 포함하는 경우, 절연층(140)은 약 0.2㎛ 내지 1.0㎛ 두께의 SiO2로 형성된 계면층 및 상기 계면층 상에 TiO2층/SiO2층이 소정 주기로 반복 적층된 적층 구조를 포함할 수 있다. 상기 분포 브래그 반사기는 비교적 높은 가시광에 대한 반사율을 가질 수 있다. 상기 분포 브래그 반사기는 입사각이 0~60°이고, 파장이 400~700nm인 광에 대해 90% 이상의 반사율을 갖도록 설계될 수 있다. 상술한 반사율을 갖는 분포 브래그 반사기는 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 제공될 수 있다. 이에 따라, 상대적으로 장파장의 광(예컨대, 550nm 내지 700nm) 및 상대적으로 단파장의 광(예컨대, 400nm 내지 550nm)에 대해 높은 반사율을 갖는 분포 브래그 반사기를 형성할 수 있다.
이와 같이, 분포 브래그 반사기가 넓은 파장대의 광에 대해 높은 반사율을 갖도록, 상기 분포 브래그 반사기는 다중 적층 구조를 포함할 수 있다. 즉, 상기 분포 브래그 반사기는 제1 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 제2 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 예를 들어, 상기 분포 브래그 반사기는 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 작은 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 및 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 나아가, 상기 분포 브래그 반사기는, 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층과 상기 광에 대해 1/4의 광학 두께보다 얇은 두께를 갖는 유전체층이 반복 적층된 제3 적층 구조를 더 포함할 수 있다.
제1 패드 전극(151)과 제2 패드 전극(153)은 절연층(140) 상에 위치하며, 각각 메사(120m)의 제1 부분(120m1) 및 제2 부분(120m2) 상에 위치한다. 나아가, 제1 패드 전극(151) 및 제2 패드 전극(153)은 각각 메사(120m)의 제1 측면(120a) 및 제3 측면(120c)에 인접하여 위치할 수 있다. 제1 및 제2 패드 전극(153) 각각의 적어도 일부는 메사(120m) 상에 위치하며, 특히, 제1 패드 전극(151)은 절연층(140)을 통해 메사(120m)의 상면 및 측면과 절연될 수 있다. 또한, 제1 패드 전극(151)은 제1 개구부(140a)의 제1 영역(140a1)을 덮되, 제2 영역(140a2)으로부터 이격된다. 제1 패드 전극(151)은 제1 개구부(140a)의 측면 중 일부로부터 이격되어 제1 개구부(140a)의 측면과 상기 제1 패드 전극(151) 사이에 이격 공간이 형성된다. 따라서, 제1 개구부(140a)의 제2 영역(140a2)은 제1 패드 전극(151)의 외부에 위치하며, 제2 영역(140a2)에 의해 노출된 제1 도전형 반도체층(121) 영역 또한 제1 패드 전극(151)의 외부에 위치한다. 제2 영역(140a2)에 의해 노출된 제1 도전형 반도체층(121) 영역은 발광 다이오드 칩을 플립칩 본딩할 때, 본딩재로 덮일 수 있다. 이에 대해서는 뒤에서 다시 설명된다.
제1 패드 전극(151)이 제1 개구부(140a)의 일부를 덮도록 함으로써 소형 발광 다이오드 칩의 제한된 설계 범위 내에서 제1 개구부(140a)의 크기를 상대적으로 크게 형성할 수 있다. 개구부의 크기가 너무 작을 경우, 식각이 어려워 절연층이 잔류할 수 있으며, 또한, 일반적으로 과식각(오버에칭)이 수행됨에 따라 개구부의 크기에 변동이 심할 수 있다. 제1 패드 전극(151)이 제1 개구부(140a)를 완전히 덮는 경우, 제1 개구부(140a)의 크기 변동에 따라 접촉 저항의 변화가 심할 수 있다. 이에 대해, 제1 개구부(140a)가 제2 영역(140a2)을 갖도록 함으로써, 제1 개구부(140a)의 크기를 증가시킬 수 있으며, 나아가, 제1 개구부(140a)의 크기 변화가 발생하여도, 제1 패드 전극(151)의 접촉 면적 변화는 제1 개구부(140a)의 크기 변화에 비해 상대적으로 작게 된다. 따라서, 제1 패드 전극(151)의 컨택 면적 변화가 적어 제조되는 발광 다이오드 칩들 간 전기적 특성, 예를 들어, 순방향 전압 등의 변화가 적은 발광 다이오드 칩들을 높은 수율로 제공할 수 있다.
한편, 제1 부분(120m1) 상에 위치하는 제1 패드 전극(151)은 제1 개구부(140a)를 통해 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있고, 나아가, 오믹 컨택할 수 있다. 특히, 제1 패드 전극(151)은 메사(120m)의 측면을 덮도록 형성될 수 있으며, 이때, 메사(120m)의 측면과 제1 패드 전극(151)은 절연층(140)에 의해 절연된다. 이에 따라, 그루브(120g)를 통해 노출된 제1 도전형 반도체층(121)과 제1 패드 전극(151)이 접촉하는 부분은 제1 컨택 영역(151c)으로 형성된다. 본 실시예에 있어서, 제1 개구부(140a)의 제1 영역(140a2)은 제1 컨택 영역(151c)과 동일 면적을 가질 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 후술하는 실시예에서 이에 대해 다시 설명된다.
한편, 제1 개구부(140a)의 제2 영역(140a2)을 통해 제1 도전형 반도체층(121)이 부분적으로 노출될 수 있으며, 제2 영역(140a2)에 의해 공정 마진을 확보할 수 있어, 발광 다이오드 칩(100)의 제조 수율이 향상될 수 있다.
제2 부분(120m2) 상에 위치하는 제2 패드 전극(153)은 제2 개구부(140b)를 통해 컨택 전극(130)과 전기적으로 연결될 수 있다. 이때, 제2 패드 전극(153)과 컨택 전극(130)이 접촉하는 영역의 적어도 일부는 제2 컨택 영역(153c)이 된다. 컨택 전극(130)이 개구부(130b)를 포함하는 경우, 제2 패드 전극(153)은 제2 도전형 반도체층(125)과 접촉될 수 있다. 다만, 이 경우, 제2 패드 전극(153)과 제2 도전형 반도체층(125) 간의 접촉 저항은 제2 패드 전극(153)과 컨택 전극(130) 간의 접촉 저항에 비해 높아, 제2 패드 전극(153)을 통해 도통되는 전류는 컨택 전극(130)으로 흐를 확률이 높다. 예컨대, 제2 패드 전극(153)과 제2 도전형 반도체층(125)은 쇼트키 컨택을 형성할 수 있다. 따라서, 제2 패드 전극(153)이 제2 도전형 반도체층(125)에 접촉함으로써 발생할 수 있는 전류 밀집(current crowding)이 최소화 될 수 있다.
도 6을 참조하면, 발광 다이오드 칩(100) 구동 시, 전류는 제2 컨택 영역(153c)으로부터 제1 컨택 영역(151c)을 통해 도통될 수 있다. 그루브(120g)가 메사(120m)의 적어도 세 개의 측면에 형성되는 경우, 그루브(120g)에 노출된 제1 도전형 반도체층(121) 표면에 제1 컨택 영역(151c)이 형성되므로, 메사(120m)의 제1 부분(120m1)의 측면 부분까지 전류가 원활하게 공급될 수 있다. 따라서 발광 영역(메사(120m)의 활성층(123))의 전면에 전류를 고르게 분산시킬 수 있다.
특히, 제1 도전형 반도체층(121)이 n형 반도체층인 경우, 발광 다이오드 칩(100) 구동 시에 전자(electron)는 제1 컨택 영역(151c)으로부터 제2 컨택 영역(153c)을 향하는 방향으로 분산된다. 이때, 정공에 비해 전자는 이동도(mobility)가 높아, 제2 컨택 영역(153c)과 제1 측면(120a)의 사이 영역까지 고르게 분산될 수 있는 반면, 정공은 제1 컨택 영역(151c)의 후방까지 분산되기 어렵다. 본 실시예에 따르면, 제1 컨택 영역(151c)이 제2 컨택 영역(153c)으로부터 이격되어 메사(120m)의 가장자리 근처에 배치되므로, 제1 부분(120m1)의 모서리 영역(측면에 인접한 영역들)까지 전류를 고르게 분산시킬 수 있으며, 따라서, 메사(120m)의 거의 전체 영역에서 고르게 발광이 발생할 수 있다. 그러므로, 비교적 발광 면적이 작은 소형 발광 다이오드 칩(100)의 발광 효율을 향상시킬 수 있다.
또한, 그루브(120g)가 메사(120m)의 적어도 세 개의 측면에 형성됨으로써 제1 도전형 반도체층(121)에 전기적 연결을 형성하기 위해 발광 영역이 제거되는 부분의 면적을 최소화할 수 있다. 이에 따라, 비교적 작은 면적을 갖는 실시예들에 따른 발광 다이오드 칩(100)에서 발광 면적의 감소를 최소화하여, 발광 파워를 향상시킬 수 있다.
한편, 제1 컨택 영역(151c)들 중 제2 컨택 영역(153c)에서 가장 멀리 위치하는 하나의 제1 컨택 영역(151c)으로부터, 제2 컨택 영역(153c)까지의 최단 거리(D2)는 200㎛이하일 수 있다. 즉, 도 6에 도시된 바와 같이, 제2 컨택 영역(153c)으로부터, 제3 측면(120c)에 인접하는 제1 컨택 영역(151c)까지의 최단 거리(D2)는 200㎛이하일 수 있다. 예컨대, D2가 200㎛ 초과인 경우, 제2 컨택 영역(153c)으로부터 가장 멀리 위치하는 제1 컨택 영역(151c) 주변에는 전류 분산이 고르게 되지 않아, 발광 효율이 감소될 수 있다. 특히, 컨택 전극(130)이 ITO 등을 포함하는 도전성 산화물인 경우, 컨택 전극(130)을 통한 전류 분산의 한계로 인하여 D2를 200㎛ 이하로 하는 경우 전류 분산 효율이 더욱 향상될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제1 패드 전극(151) 및 제2 패드 전극(153)은 각각 그것들이 형성되는 부분의 하부면의 표면 프로파일에 대응하는 상면 프로파일을 가질 수 있다. 이에 따라, 제1 패드 전극(151)은 제1 개구부(140a) 상에 위치하는 경사진 측면을 포함할 수 있고, 제2 패드 전극(153)은 제2 개구부(140b) 상에 위치하는 오목부(153a)를 포함할 수 있다. 이와 같이, 제1 및 제2 패드 전극(151, 153)의 표면에 단차가 형성되어, 제1 및 제2 패드 전극(151, 153)의 접촉 면적이 증가하고, 또한 접촉 부분에 단차가 발생하여 제1 및 제2 패드 전극(151, 153)의 박리가 방지될 수 있다. 특히, 컨택 전극(130)이 개구부(130b)를 포함하는 경우, 제2 패드 전극(153)은 단턱부를 갖는 오목부(153a)가 형성되며, 더욱 효과적으로 제2 패드 전극(153)의 박리가 방지될 수 있다. 또한, 제1 및 제2 패드 전극(151, 153)의 표면에 단차가 형성되어 발광 다이오드 칩(100)이 제2 기판(300)에 더욱 안정적으로 접착될 수 있다.
한편, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)는 상대적으로 매우 작게 형성될 수 있으며, 예를 들어, 약 3㎛ 내지 약 100㎛일 수 있고, 나아가, 약 80㎛일 수 있다. 발광 구조체(120)의 측면을 덮는 절연층(140)을 안정적으로 형성할 수 있기 때문에, 이는, 후술하는 실시예에서 설명하는 바와 같이, 발광 다이오드 칩(100)을 제2 기판(300)에 본딩하는 본딩부(211, 213)가 발광 다이오드 칩(100)의 측면까지 덮도록 형성될 수 있다. 이에 따라, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 통한 공정 마진을 확보할 필요성이 없어서, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 최소한으로 감소시킬 수 있다. 또한, 본 실시예의 소형 발광 다이오드 칩(100)은 비교적 낮은 전류 밀도로 구동되므로, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리를 더욱 감소시킬 수 있다. 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 상술한 범위로 형성함으로써, 발광 다이오드 칩(100)의 방열 효율을 향상시킬 수 있다. 제1 패드 전극(151)의 면적과 제2 패드 전극(153)의 면적의 합은 발광 다이오드 칩(100)의 수평 단면적의 약 50% 이상 95% 이상일 수 있다. 제1 및 제2 패드 전극(151, 153)의 수평 단면적의 비율을 상술한 범위로 설정함으로써, 제1 및 제2 패드 전극(151, 153)을 통한 광의 반사를 증진시켜 발광 효율을 향상시킬 수 있다.
다만, 특정 목적하에서, 광이 기판(110) 측으로 방출되는 외에, 제1 및 제2 패드 전극(151, 153) 측으로 방출될 수도 있다. 예를 들어, 컨택 전극(130)이 광 투과성 재료로 형성되고, 또한 절연층(140)이 광 투과 물질로 형성된 경우, 활성층(123)에서 방출된 광의 일부는 제1 패드 전극(151)과 제2 패드 전극(153) 사이의 영역으로 방출될 수 있다. 이에 따라 양방향으로 광을 방출하는 발광 다이오드 칩이 제공될 수 있으며, 이 경우, 제1 패드 전극(151)과 제2 패드 전극(153)의 크기는 더 작게 형성될 수도 있다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 평면도들이고, 도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도들이다. 도 7 내지 도 11은 각각 도 1 내지 도 5에 대응하는 도면들이다.
도 7 내지 도 11을 참조하면, 본 실시예에 따른 발광 다이오드 칩은 앞서 설명한 실시예의 발광 다이오드 칩과 대체로 유사하며, 다만, 절연부(140)의 제1 개구부(140a)의 위치 및/또는 크기에 차이가 있다. 앞의 실시예에 따른 발광 다이오드 칩의 제1 개구부(140a)는 제1 도전형 반도체층(121)의 상면 상부에 한정되어 제1 도전형 반도체층(121)의 상면을 노출시킨다. 이에 반해, 본 실시예에 따른 발광 다이오드 칩에서 제1 개구부(140a)는 제1 도전형 반도체층(121)의 상면 상부로부터 제1 도전형 반도체층(121)의 측면 상부로 연장되며, 나아가 , 기판(110) 상부로 연장된다. 즉, 제1 개구부(140a)는 그루브(120g)에 노출된 제1 도전형 반도체층(121)의 상면 뿐만 아니라, 제1 도전형 반도체층(121)의 측면을 노출시킬 수 있으며, 나아가 기판(110)의 상면을 노출시킬 수 있다. 도 10a 및 도 11a는 제1 개구부(140a) 일측 단부가 제1 도전형 반도체층(121)의 측면에 위치하는 것을 나타내고, 도 10b 및 도 11b는 제1 개구부(140a)의 일측 단부가 기판(110) 상면 상에 위치하는 것을 나타낸다.
또한, 상기 제1 개구부(140a)는 앞서 설명한 실시예와 마찬가지로 제1 영역(140a1) 및 제2 영역(140a2)를 가진다. 제1 영역(140a1)은 앞선 실시예의 제1 영역(140a1)과 동일할 수 있으며, 다만, 제2 영역(140a2)은 앞선 실시예의 제2 영역(140a2)보다 클 수 있다.
제2 영역(140a2)은 제1 패드 전극(151)에 의해 덮이지 않는 영역으로, 결과적으로, 제1 패드 전극(151)의 외부에 노출된다. 제2 영역(140a)은 발광 다이오드 칩(100)을 회로 기판에 본딩할 때, 본딩재에 의해 덮인다. 제1 도전형 반도체층(121)의 측면 나아가 기판(110)의 상면을 노출시키도록 제1 개구부(140a)를 형성함으로써, 소형의 발광 다이오드 칩(100)에서 상대적으로 큰 제1 개구부(140a)를 제공할 수 있어, 제조 공정을 안정화시킬 수 있고 나아가 발광 다이오드 칩들의 물리적 및 전기적 특성 편차를 줄일 수 있다.
또한, 제2 영역(140a) 내에 본딩재가 채워지기 때문에, 발광 다이오드 칩(100)을 본딩할 때, 발광 다이오드 칩(100)이 틀어지거나 본딩 위치에서 벗어나는 것을 방지할 수 있을 것이다.
도 12 내지 도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 도면들로서 각 도면들은 도 1 내지 도 5의 도면들에 대응한다.
도 12 내지 도 16을 참조하면, 본 실시예에 따른 발광 다이오드 칩(300)은 도 1 내지 도 5 또는 도 7 내지 도 11을 참조하여 설명한 실시예들과 대체로 유사하나, 메사(120m)가 제1 도전형 반도체층(121)을 노출시키는 관통홀(120h)을 더 포함하는 것에 차이가 있다. 관통홀(120h)의 측벽에 활성층(123) 및 제2 도전형 반도체층(125)이 노출된다.
관통홀(120h)은 그루브들(120g)로부터 이격된다. 관통홀(120h)은 제2 측면(120b)과 제4 측면(120d)에 형성된 그루브들(120g) 사이에 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 관통홀(120h)의 중심은 제2 측면(120b)과 제4 측면(120d)에 형성된 그루브들(120g) 사이의 중간에 위치할 수 있으나, 이에 한정되는 것은 아니며, 전류 분산을 돕기 위해 상기 중간으로부터 제3 측면(120c)에 형성된 그루브(120g)에 더 가깝거나 멀리 떨어질 수도 있다.
컨택 전극(130)은 상기 관통홀(120h)을 둘러싼다. 전기적 단락을 방지하기 위해, 컨택 전극(130)은 관통홀(120h)에 노출된 제1 도전형 반도체층(121) 및 활성층(123)으로부터 이격된다.
한편, 절연층(140)은 관통홀(120h)의 측벽에 노출된 활성층(123) 및 제2 도전형 반도체층(125)을 덮는다. 절연층(140)은 제1 개구부들(140a)외에 관통홀(120h) 내에서 제1 도전형 반도체층(121)을 노출시키는 개구부(140c)를 더 포함한다. 제1 개구부들(140a)은 일부 영역, 즉 제1 영역(140a1)이 제1 패드 전극(151)에 의해 덮이고 제2 영역(140a2)은 제1 패드 전극(151)의 외부에 노출되나, 개구부(140c)는 모두 제1 패드 전극(151)으로 덮인다.
제1 패드 전극(151)이 관통홀(120h)을 통해 제1 도전형 반도체층(121)에 접속하므로 전류 분산을 더욱 강화할 수 있다.
한편, 앞서 설명한 도 1 내지 도 5 또는 도 7 내지 도 11의 기술적 특징은 본 실시예의 발광 다이오드 칩(300)에 동일하게 적용될 수 있다. 따라서, 제1 개구부(140a)들은 제1 영역(140a1) 및 제2 영역(140a2)을 포함하고, 나아가, 제2 영역(140a2)은 제1 도전형 반도체층(121) 상면 상에 한정되거나 제1 도전형 반도체층(121)의 상면에 더하여 제1 도전형 반도체층(121)의 측면으로 연장될 수 있으며, 나아가, 기판(110) 상으로 연장될 수 있다.
도 17 내지 도 21은 본 발명의 또 다른 실시예에 따른 도면들로서, 각 도면들은 도 1 내지 도 5에 대응한다.
도 17 내지 도 21을 참조하면, 본 실시예에 따른 발광 다이오드 칩(400)은 도 1 내지 도 5, 도 7 내지 도 11 또는 도 12 내지 도 16을 참조하여 설명한 발광 다이오드 칩들(100, 200, 300)과 대체로 유사하나, 연장 전극(135)을 더 포함하는 것에 차이가 있다.
연장 전극(135)은 제1 도전형 반도체층(121)에 오믹 컨택할 수 있다. 연장 전극(135)은 메사(120m)의 제2 측면(120b) 및 제4 측면(120d)을 따라 형성될 수 있다. 연장 전극(135)은 제2 측면(120b) 및 제4 측면(120d) 뿐만아니라, 제3 측면(120c)에도 형성될 수 있다. 그루브들(120g)은 연장 전극(135)을 형성하기 위해 형성될 수 있으나, 그루브들(120g)이 반드시 요구되는 것은 아니다.
한편, 절연층(140)의 제1 개구부(140a)는 연장 전극(135)을 노출시키며 나아가 제1 도전형 반도체층(121)을 노출시킨다. 절연층(140)의 제1 개구부(140a)는 앞서 설명한 실시예들과 마찬가지로 제1 패드 전극(151)으로 덮이는 제1 영역(140a1) 및 제1 패드 전극(151) 외부에 노출된 제2 영역(140a2)을 가진다. 제1 영역(140a1)은 상기 연장 전극(135) 상부에 한정되어 위치할 수 있으나 반드시 이에 한정되는 것은 아니다. 따라서, 제1 패드 전극(151)이 제1 도전형 반도체층(121)과 접촉할 수도 있다.
제1 패드 전극(151)은 상기 연장 전극(135)을 통해 제1 도전형 반도체층(121)에 전기적으로 접속할 수 있다. 연장 전극(135)이 제1 도전형 반도체층(121)에 오믹 컨택하므로 제1 패드 전극(151)은 제1 도전형 반도체층(121)에 오믹 컨택하지 않는 물질로 형성될 수도 있다. 따라서, 제1 패드 전극(151) 및 제2 패드 전극(153)의 재료 선택 범위가 더 넓어진다.
본 실시예에 따른 발광 다이오드 칩(400)은 연장 전극(135)을 포함함으로써 발광 다이오드 칩(400) 내 전류 분산을 더욱 강화할 수 있다.
도 22a 내지 도 27b는 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
상술한 실시예들에서 설명한 구성과 실질적으로 동일한 구성에 대한 상세한 설명은 생략한다. 또한, 후술하는 실시예의 도면들에서, 두 개의 발광 다이오드 칩(100)을 제조하는 방법에 대해 도시하나, 본 발명은 이에 한정되지 않는다. 단일의 발광 다이오드 칩(100)을 제조하는 경우 및 대면적 웨이퍼 상에 세 개 이상의 복수의 발광 다이오드 칩(100)들을 형성하는 경우에도 후술하는 실시예들에 따른 발광 다이오드 칩(100)의 제조 방법이 적용될 수 있다. 또한, 본 실시예에서 발광 다이오드 칩(100)을 제조하는 방법에 대해 설명되지만, 당업자라면 발광 다이오드 칩들(200, 300, 및 400)을 제조하는 방법에도 유사하게 적용될 수 있음을 이해할 것이다.
각 도면들에 있어서, L1선은 단위 소자 영역(UD1)들의 경계선으로 정의된다. 즉, L1선을 기준으로 양측의 발광 구조체(120)들은 분리되어 두 개의 발광 다이오드 칩(100)으로 제조될 수 있다. 또한, 각각의 단면도들은, 대응하는 평면도에서의 단면을 도시한다. 예컨대, 도 22a의 평면도의 단면은 도 22b에 도시된다.
도 22a 및 도 22b를 참조하면, 기판(100) 상에 발광 구조체(120)를 형성한다. 발광 구조체(120)는 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다.
다음, 도 23a 내지 도 24b를 참조하면, 그루브(120g)를 포함하는 메사(120m) 및 컨택 전극(130)을 형성한다. 나아가, 발광 구조체(120)를 부분적으로 제거하여, 기판(110)의 상면을 노출시키는 아이솔레이션 홈(120i)을 형성한다.
구체적으로 먼저, 도 23a 및 도 23b를 참조하면, 발광 구조체(120) 상에 컨택 전극(130)을 형성한다.
컨택 전극(130)은 발광 구조체(120)의 제2 도전형 반도체층(125) 상에 형성되어, 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있다. 컨택 전극(130)은 광 투과성 도전성 산화물 및/또는 광 투과성 금속을 포함할 수 있다. 예컨대, 컨택 전극(130)을 형성하는 것은, 스퍼터링 및/또는 전자선 증착과 같은 증착 방법을 이용하여 제2 도전형 반도체층(125) 상에 ITO를 형성하는 것을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 컨택 전극(130)을 형성하는 것은 ZnO 등과 같은 다른 다양한 종류의 광 투과성 도전성 산화물을 형성하는 것을 포함할 수 있으며, 도전성 산화물의 종류에 따라 다양한 제조 공정이 적용될 수 있다.
이어서, 도 24a 및 도 24b를 참조하면, 발광 구조체(120)를 패터닝하여, 제2 도전형 반도체층(125) 및 활성층(123)을 포함하는 메사(120m)를 형성하되, 메사(120m)는 그 측면으로부터 함입된 복수의 그루브(120g)들을 포함하도록 형성된다. 나아가, 발광 구조체(120)를 패터닝하여, 제2 도전형 반도체층(125), 활성층(123) 및 제1 도전형 반도체층(121)을 관통하며 기판(110)의 상면을 노출시키는 아이솔레이션 홈(120i)을 형성한다. 발광 구조체(120)를 패터닝하는 것은, 예컨대, 건식 식각 및/또는 습식 식각 공정을 이용할 수 있다.
아이솔레이션 홈(120i)에 의해, 발광 구조체(120)는 각 단위 소자 영역(UD1) 상에 위치하는 복수의 발광 구조체(120)들로 분할된다. 따라서, 아이솔레이션 홈(120i)은 L1선을 따라 형성될 수 있다. 이와 같이, 아이솔레이션 홈(120i)을 형성하여 발광 구조체(120)를 복수의 단위 소자 영역(UD1) 상에 위치하는 복수의 발광 구조체(120)들로 분할함으로써, 기판(110)과 발광 구조체(120) 간의 열팽창계수 차이로 발생하는 스트레스가 완화될 수 있다. 이에 따라, 발광 다이오드 칩(100) 제조 시 발생하는 웨이퍼의 보우잉(bowing)을 감소시킬 수 있다.
컨택 전극(130)은 패터닝될 수 있으며, 컨택 전극(130)을 패터닝하는 것은 제2 도전형 반도체층(125)의 상면을 부분적으로 노출시키는 개구부(130b)를 형성하는 것을 포함할 수 있다. 컨택 전극(130)을 패터닝하는 것은, 예컨대, 건식 식각 및/또는 습식 식각 공정을 이용할 수 있다.
상술한 실시예에서, 컨택 전극(130)을 먼저 형성하고 발광 구조체(120)를 패터닝하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 다양한 실시예들에서, 발광 구조체(120)를 먼저 패터닝한 후, 제2 도전형 반도체층(125) 상에 컨택 전극(130)을 형성할 수도 있다.
이어서, 도 25a 및 도 25b를 참조하면, 발광 구조체(120)의 상면 및 측면을 덮되, 제1 개구부(140a) 및 제2 개구부(140b)를 포함하는 절연층(140)을 형성한다.
절연층(140)을 형성하는 것은, 통상의 기술자에게 일반적으로 알려진 증착 방법을 이용하여 SiO2층을 형성하고, 상기 SiO2층을 패터닝하는 것을 포함할 수 있다. 상기 패터닝 공정은 식각 또는 리프트 오프 공정을 이용하여 수행될 수 있다. 이때, 절연층(140)은 아이솔레이션 홈(120i)에 노출된 기판(110)의 상면까지 덮도록 형성될 수 있다.
또한, 절연층(140)을 형성하는 것은, 굴절률이 서로 다른 물질이 교대로 적층된 분포 브래그 반사기를 형성하는 것을 포함할 수 있다. 예를 들어, 절연층(140)을 형성하는 것은, 스퍼터링과 같은 공지의 증착 방법을 이용하여 SiO2층과 TiO2층을 교대로 반복 적층하는 것을 포함할 수 있다.
다음, 도 26a 및 도 26b를 참조하면, 절연층(140) 상에 제1 패드 전극(151) 및 제2 패드 전극(153)을 형성할 수 있다.
제1 패드 전극(151)은 절연층(140)의 제1 개구부(140a)를 통해 제1 도전형 반도체층(121)과 접촉될 수 있으며, 오믹 컨택할 수 있다. 이와 유사하게, 제2 패드 전극(153)은 절연층(140)의 제2 개구부(140b)를 통해 컨택 전극(130)과 접촉 및 전기적으로 연결될 수 있다. 제1 및 제2 패드 전극(151, 153)은 동일 공정으로 함께 형성될 수 있으며, 예를 들어, 증착 및/또는 도금 공정을 통해 형성된 후, 사진/식각 기술 또는 리프트 오프 기술을 통해 패터닝될 수 있다.
이어서, 도 27a 및 도 27b를 참조하면, 기판(110)의 일부분(110a)을 제거함으로써, 기판(110)의 두께를 감소시킬 수 있다. 이에 따라, 복수의 단위 소자 영역(UD1)의 두께가 T1만큼 얇아질 수 있다. 이 후, L1을 따라 기판(110)을 분할함으로써, 도 1 내지 도 6에 도시된 바와 같은 복수의 발광 다이오드 칩(100)이 제공될 수 있다.
기판(110)의 일부분(110a)을 제거하는 것은, 물리적 및/또는 화학적 방법을 통해 기판(110)을 부분적으로 제거하는 것을 포함할 수 있다. 예를 들어, 기판(110)은 래핑, 그라인딩 등의 방법을 이용하여 부분적으로 제거될 수 있다. 기판(110)의 두께를 감소시키면, 열 팽창 계수 차이로 인하여 웨이퍼가 보우잉된 상태에서 웨이퍼를 지지하는 기판(110)이 얇아짐으로써 스트레스가 증가한다. 이에 따라, 발광 구조체(120)에 인가되는 스트레스가 증가하여 발광 구조체(120)에 손상이 발생할 가능성이 높다. 그러나 본 실시예에 따르면, 기판(110)의 두께를 감소시키기 전에, 발광 구조체(120)를 복수의 발광 구조체(120)로 분할하는 아이솔레이션 홈(120i)을 형성함으로써, 보우잉을 완화시키고, 스트레스를 완화시켜 기판(110)의 두께 감소에 의해 발생할 수 있는 발광 구조체(120)의 손상을 방지할 수 있다. 특히, 상대적으로 크기가 작은 단위 소자 영역(UD1)들로 인하여, 스트레스가 더욱 감소될 수 있어, 각 단위 소자 영역(UD1)의 두께는 약 90㎛ 이하의 두께로 감소될 수 있다.
기판(110)을 L1선을 따라 분할하는 것은, 스크라이빙 및 브레이킹 공정을 통해 기판(110)을 분리하는 것을 포함할 수 있다. 이때, 스크라이빙 공정은, 내부 가공 레이저(예컨대, 스텔스 레이저)를 이용하여 기판(110)을 내부 가공하는 것을 포함할 수 있다. 이때, 내부 가공 레이저를 이용하는 경우, 기판(110)의 적어도 일 측면에는 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(111)이 형성될 수 있다. 이때, 개질 영역(111)은 기판(110)의 상면으로부터 30㎛ 내지 35㎛ 이격된 깊이로 형성될 수 있다. 이러한 개질 영역(111)은 아이솔레이션 홈(120i)의 아래에 형성되므로, 내부 가공 레이저를 이용한 공정에서 발광 구조체(120)가 손상될 염려가 없다. 따라서, 개질 영역(111)을 상대적으로 기판(110)의 상면에 가깝게 형성할 수 있고, 따라서, 개질 영역(111)으로부터 기판(110)의 상면까지의 이격거리는 상술한 범위일 수 있다. 이와 같이, 개질 영역(111)을 상대적으로 기판(110)의 상면에 가깝게 형성할 수 있어, 발광 다이오드 칩(100)을 더욱 슬림화할 수 있다.
상술한 실시예들에 따른 발광 다이오드 칩(100) 및 발광 장치는 기판(110)의 상면이 노출되는 부분을 포함하여, 발광 다이오드 칩(100)의 제조 과정에서의 웨이퍼 보우잉을 감소시킨다. 이에 따라, 웨이퍼 보우잉의 정도가 비교적 작으므로, 상술한 바와 같이 기판(110)의 두께를 감소시킬 수 있고, 발광 다이오드 칩(100)의 제조 수율을 향상시킬 수 있다. 따라서, 소형화 및 슬림화되고 신뢰성이 높은 발광 다이오드 칩(100) 및 발광 장치가 제공된다. 또한, 절연층(140)이 발광 구조체(120)의 측면을 덮으며 기판(110)의 노출된 상면, 특히, 기판(110)의 돌출부(110p)까지 더 덮도록 연장되어 형성됨으로써, 발광 다이오드 칩(100)의 발광 효율을 향상시킬 수 있다. 또한, 이러한 절연층(140)을 통해 본딩부(211, 213)가 발광 다이오드 칩(100)의 측면까지 덮을 수 있어, 발광 장치가 소형화될 수 있고, 발광 장치의 기계적 안정성이 향상될 수 있다.
이와 같이, 실시예들에 따른 발광 장치는 기계적 안정성 및 발광 효율이 우수하고, 소형화 및 슬림화되어 있으므로, 휴대용 전자 장치에 유리하게 적용될 수 있다. 일례로, 얇은 두께가 요구되는 라이트 페이퍼(light paper)에 상기 발광 장치 또는 발광 다이오드 칩(100)이 적용될 수 있다. 또 다른 예로서, 키보드와 같은 입력 장치에 상기 발광 장치가 적용되는 경우, 상기 발광 장치의 키패드의 아래에 위치하여 키패드를 발광시킬 수 있다. 이러한 입력 장치에서, 키패드는 반복적인 외부의 스트레스를 받는다(예를 들어, 입력을 위한 가압). 또한, 휴대용 입력 장치는 얇은 두께 및 작은 크기가 요구된다. 실시예들에 따른 발광 장치는 소형화 및 슬림화되어 있어 슬림한 휴대용 입력 장치에 적합하며, 기계적 안정성이 우수하여 키보드의 작동(예를 들어, 키패드에 가해지는 압력)에 의해 발광 장치의 불량이 발생할 확률이 매우 적다.
도 28은 본 발명의 또 다른 실시예에 따른 파장변환부를 갖는 발광 다이오드 칩(100)을 설명하기 위한 개략적인 단면도이다. 여기서, 발광 다이오드 칩(100)은 앞서 도 1 내지 도 6을 참조하여 설명한 발광 다이오드 칩(100)과 동일하므로, 중복된 지시번호를 일부 생략하고 도시하였다. 또한, 본 실시예에서 발광 다이오드 칩(100)을 예를 들어 설명하지만, 다른 실시예들의 발광 다이오드 칩(200, 300, 400)이 사용될 수도 있다.
도 28을 참조하면, 파장변환부(500)는 광이 방출되는 기판(110) 면 상에 배치될 수 있다. 파장변환부(500)는 투명 수지(510)와 투명 수지 내에 분산된 형광체 입자(530)를 포함할 수 있다. 형광체 입자(530)는 투명 수지(510) 내에 균일하게 분산될 수 있으나, 도시한 바와 같이, 파장변환부(500)의 아래쪽, 즉 기판(110)에 가까운 쪽에 밀집될 수 있다. 파장변환부(500)는 기판(110)에 직접 접촉할 수 있으며, 예를 들어 스크린 인쇄 또는 스프레잉 등의 기술을 이용하여 형성될 수 있다.
광이 방출되는 기판(110) 상에 파장변환부(500)를 배치함으로써 활성층(123)에서 방출된 광 중 적어도 일부의 광을 파장변환시킬 수 있으며, 이에 따라 백색광과 같은 혼색광을 구현할 수 있다.
예를 들어, 발광 다이오드 칩(100)은 청색광을 방출할 수 있으며, 파장변환부(500)는 청색광을 황색광이나 녹색광 및 적색광으로 파장변환하는 형광체 입자(530)를 포함할 수 있다. 이에 따라, 청색광과 형광체 입자(530)에서 방출되는 변환광의 혼색광이 구현된다.
상기 발광 다이오드 칩(100)은 활성층(121)의 재료에 따라 청색광 이외에도 자외선 또는 녹색광을 방출할 수도 있다.
도 29는 본 발명의 또 다른 실시예에 따른 파장변환부를 갖는 발광 다이오드 칩(100)을 설명하기 위한 개략적인 단면도이고, 도 30은 도 29의 사시도이다.
도 29 및 도 30을 참조하면, 앞서 설명한 파장변환부(500)는 기판(110) 상부에 위치하여 기판(110) 상부를 덮으나, 본 실시예에 따른 파장변환부(500)는 기판(110)의 상부 뿐만 아니라 측면도 덮는 것에 차이가 있다.
앞의 실시예들에서 살펴본 바와 같이, 파장변환부(500)는 발광 다이오드 칩(100) 상에 직접 제공될 수 있으며, 발광 다이오드 칩(100)과 함께 패키징되거나 모듈화될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 패키지 레벨 또는 모듈 레벨에서 발광 다이오드 칩(100)을 실장한 후에 발광 다이오드 칩(100) 상에 제공될 수도 있다. 이에 대한 실시예는 뒤에서 다시 설명된다.
도 31은 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 31을 참조하면, 상기 발광 장치는, 제2 기판(1000), 제2 기판(1000) 상에 위치하는 발광 다이오드 칩(100), 제1 본딩부(211) 및 제2 본딩부(213)를 포함한다.
제2 기판(1000)은 발광 다이오드 칩(100)이 실장되는 영역을 제공할 수 있으며, 예컨대, 발광 다이오드 패키지의 기판 또는 발광 모듈의 기판 등일 수 있다. 제2 기판(1000)은 베이스(310) 및 베이스(310) 상에 위치하는 도전성 패턴(320)을 포함할 수 있으며, 도전성 패턴(320)은 제1 및 제2 도전성 패드(321, 323)를 포함할 수 있다. 제2 기판(1000)은 도전성 기판, 절연성 기판 또는 인쇄회로기판(PCB)을 포함할 수 있다. 나아가, 제2 기판(1000)은 견고한 기판일 수 있으나, 이에 한정되는 것은 아니며, 가요성(flexible)의 투명 기판일 수도 있다. 발광 다이오드 칩(100)이 가요성은 아니지만, 본 발명의 발광 다이오드 칩(100)은 슬림한 소형 칩으로 제공될 수 있으므로, 이러한 칩들을 복수개 배열함으로써 가요성의 라이트 페이퍼나 아주 얇은 라이트 스트랩을 제공할 수 있다.
제1 및 제2 도전성 패드(321, 323)는 서로 전기적으로 이격된다. 예컨대, 제1 및 제2 도전성 패드(321, 323)는 D4의 이격거리로 서로 이격되어 전기적으로 절연될 수 있다. 이때, 제1 및 제2 도전성 패드(321, 323)는 각각 발광 다이오드 칩(100)의 제1 패드 전극(151) 및 제2 패드 전극(153)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(1000)이 발광 다이오드 칩(100)이 실장되는 영역을 제공하며, 발광 다이오드 칩(100)과 전기적 연결을 형성할 수 있는 구조를 갖는 한 제한되지 않는다.
발광 다이오드 칩(100)은 제2 기판(1000) 상에 위치하며, 제2 기판(1000)과 전기적으로 연결된다. 여기서, 상기 발광 다이오드 칩(100)은 도 1 내지 도 6을 참조하여 설명한 실시예에 따른 발광 다이오드 칩(100)을 예로 설명하나, 이에 제한되는 것은 아니며, 도 7 내지 도 11, 도 12 내지 도 16 또는 도 17 내지 도 21을 참조하여 설명한 발광 다이오드 칩(200, 300, 400)일 수 있다.
제1 본딩부(211) 및 제2 본딩부(213)는 발광 다이오드 칩(100)과 제2 기판(1000)의 사이에 위치하여, 발광 다이오드 칩(100)을 제2 기판(1000)에 본딩함과 아울러, 전기적으로 서로 연결한다. 제1 본딩부(211)는 발광 다이오드 칩(100)의 제1 패드 전극(151)과 접촉하고, 제2 기판(1000)의 제1 도전성 패드(321)와 접촉할 수 있다. 이와 유사하게, 제2 본딩부(213)는 발광 다이오드 칩(100)의 제2 패드 전극(153)과 접촉하고, 제2 기판(1000)의 제2 도전성 패드(321)와 접촉할 수 있다. 제1 및 제2 본딩부(211, 213)는 발광 다이오드 칩(100)과 제2 기판(1000)을 전기적으로 연결하고, 서로 본딩하는 물질이면 제한되지 않는다. 제1 및 제2 본딩부(211, 213)는, 예컨대, 솔더를 포함할 수 있으며, 또는, 도전성 플라스틱, 예컨대 도전성 접착제일 수 있다.
또한, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 다이오드 칩(100)의 측면의 적어도 일부에 접촉할 수 있다. 일 실시예에서, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 구조체(120)의 측면에서 절연층(140)의 적어도 일부를 덮을 수 있다. 나아가, 제1 본딩부(211)는 발광 구조체(120)의 주변에 노출된 기판(110)의 하면의 적어도 일부를 덮을 수 있으며, 더 나아가, 기판(110)의 측면의 적어도 일부를 더 덮을 수 있다.
이와 같이, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 다이오드 칩(100)의 측면의 적어도 일부에 접촉하도록 형성됨으로써, 제1 본딩부(211)와 제2 본딩부(213) 간의 최단 이격거리(D3)는 제1 패드 전극(151)과 제2 패드 전극(153) 간의 최단 이격거리(D1)에 비해 클 수 있다. 따라서, D1이 비교적 작게 형성되더라도(예를 들어, 약 3㎛ 내지 100㎛), D3를 D1보다 크게 형성할 수 있으므로 발광 다이오드 칩(100)의 실장 시 전기적 쇼트가 발생하는 것을 방지할 수 있다. 특히, 발광 다이오드 칩(100)의 절연층(140)은 안정적으로 발광 구조체(120)의 측면을 덮으므로, 제1 본딩부(211) 및/또는 제2 본딩부(213)가 발광 다이오드 칩(100)의 측면에 접촉하더라도 전기적 문제가 발생하지 않는다. 특히, 절연층(140)은 기판(110)의 노출된 상면까지 연장되어 형성되므로, 발광 구조체(120)의 측면을 더욱 안정적으로 절연시킬 수 있어, 본딩부들(211, 213)과 발광 구조체(120)의 측면을 통한 전기적 쇼트가 방지된다.
또한, 본딩부들(211, 213)이 발광 다이오드 칩(100)에 접촉하는 면적이 증가하여 발광 다이오드 칩(100)이 더욱 안정적으로 실장될 수 있어, 발광 장치의 기계적 안정성이 향상될 수 있다. 나아가, 본딩부들(211, 213)이 발광 다이오드 칩(100)과 제2 기판(1000) 사이에 개재되는 두께(즉, 발광 다이오드 칩(100)과 제2 기판(1000) 사이의 이격거리)를 감소시킬 수 있으므로, 발광 장치를 더욱 소형화 및 슬림화할 수 있다.
한편, 제1 본딩부(211)가 절연층(140)의 제1 개구부(140a)의 제2 영역(140a2)을 통해 제1 도전형 반도체층(121) 또는 기판(110)에 접촉할 수 있다. 제1 본딩부(211)는 제2 도전형 반도체층(121)에 쇼트키 컨택하는 재료로 형성될 수 있다. 이에 따라, 제1 본딩부(211)가 제1 도전형 반도체층(121)에 접촉하더라도, 발광 다이오드 칩(100)의 순방향 전압에 영향을 주지 않는다. 따라서, 제2 영역(140a2)의 면적을 증가시킴으로써 전기적 특성에 영향을 주지 않으면서 공정을 더 안정화할 수 있다.
본 실시예에서, 기판(1000) 상에 발광 다이오드 칩(100)이 실장되는 것에 대해 설명하지만, 도 28 및 도 29를 참조하여 설명한 바와 같이 파장변환부(500)가 적용된 발광 다이오드 칩(100)이 기판(1000) 상에 실장될 수도 있다.
도 32는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 개략적인 단면도이다.
도 32를 참조하면, 본 실시예에 따른 발광 장치는 도 31을 참조하여 설명한 발광 장치와 대체로 유사하나, 기판(1000)에 제공된 제1 및 제2 도전성 패드(321, 323) 사이의 간격(D4)이 제1 패드 전극(151) 및 제2 패드 전극(153) 사이의 간격(D1)보다 큰 것에 차이가 있다. 제1 본딩재(211) 및 제2 본딩재(213)는 제1 및 제2 도전형 패드(321, 323) 사이의 영역에서 이들의 측면을 덮을 수 있다.
한편, 도시한 바와 같이, 제1 본딩재(211) 및 제2 본딩재(213) 사이의 간격(D3)은 제1 패드 전극(151) 및 제2 패드 전극(153) 사이의 간격(D1)보다 크고 제1 및 제2 도전성 패드(321, 323) 사이의 간격(D4)보다 작을 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제1 본딩재(211) 및 제2 본딩재(213)가 제1 패드 전극(151) 및 제2 패드 전극(153) 사이의 영역에서 이들의 측면을 덮을 수 있으며, 따라서, 제1 및 제2 본딩재(211, 213) 사이의 간격(D3)이 제1 및 제2 패드 전극(151, 153) 사이의 간격(D1)보다 작을 수 있다.
제1 및 제2 도전성 패드(321, 323) 사이의 간격(D4)을 상대적으로 크게 함으로써 이들 사이의 단락을 쉽게 방지할 수 있다. 나아가, 제1 및 제2 본딩재(211, 213)를 이용하여 발광 다이오드 칩(100)을 표면 실장할 경우, 제1 및 제2 본딩재(211, 213)를 가열 또는 경화하는 동안, 발광 다이오드 칩(100)의 위치 및 방향이 틀어질 수 있다. 그러나, 본 실시예와 같이, 제1 및 제2 도전성 패드(321, 323) 사이의 간격(D4)을 상대적으로 크게 하고, 제1 및 제2 본딩재(211, 213)가 제1 및 제2 도전성 패드(321, 323) 사이의 영역으로 퍼지도록 함으로써, 발광 다이오드 칩(100)의 위치 및 방향이 틀어지는 것을 방지할 수 있다. 더욱이, 제1 본딩재(211)가 절연층(140)의 제1 개구부(140a)의 제2 영역(140a2)을 채우기 때문에, 발광 다이오드 칩(100)이 틀어지는 것을 더욱 방지할 수 있다.
도 33은 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 적용한 응용품을 설명하기 위한 부분 사시도들이다.
상기 응용품은 예를 들어, 라이트 페이퍼 또는 라이트 스트랩(또는 라이트 밴드)일 수 있으며, 이러한 응용품은 가요성을 특징으로 한다. 여기서, 응용품이라 명명하지만 이들은 또한 발광 장치로 명명될 수도 있다.
도 33a를 참조하면, 베이스(2000) 상에 도전성 배선(2321, 2323)이 배치되고, 도전성 배선(2321, 2323) 상에 발광 다이오드 칩들(100)이 본딩된다.
베이스(2000)는 가요성 필름일 수 있으며, 나아가, 투명 필름일 수 있다. 베이스(2000)는 기다란 띠(band) 형상을 가질 수도 있고, 넓은 페이퍼 형상을 가질 수도 있다.
한편, 도전성 배선(2321, 2323)은 베이스(2000)가 휘어지는 것을 수용하도록 얇은 두께를 가진다. 도전성 배선(2321, 2323)은 발광 다이오드 칩(100)에 비해 상대적으로 넓은 폭을 가질 수 있으며, 서로 나란하게 배열될 수 있다.
발광 다이오드 칩들(100)은 앞서 설명한 제1 및 제2 본딩재(211, 213)를 이용하여 도전성 배선(2321, 2323) 상에 본딩될 수 있다.
발광 다이오드 칩들(100)은 도 1 내지 도 6을 참조하여 설명한 바와 같이, 기판(110)을 통해 광을 방출한다. 나아가, 컨택 전극(130)이 투명 전극으로 형성되고, 절연층(140)이 광 투과성인 경우, 활성층(123)에서 생성된 광의 일부는 제1 및 제2 패드 전극들(151, 153) 사이의 영역을 통해 외부로 방출될 수 있다. 제1 및 제2 패드 전극들(151, 153) 사이의 영역을 통해 외부로 방출된 광은 다시 베이스(2000)을 통해 베이스(2000) 하부로 방출될 것이다.
따라서, 본 실시예에 따른 상기 응용품은 양방향으로 광을 방출할 수 있다.
여기서, 복수의 발광 다이오드 칩(100)이 배열된 것으로 설명하지만, 앞서 설명한 다른 실시예의 발광 다이오드 칩(200, 300, 400)이 배열될 수도 있다.
도 33b를 참조하면, 본 실시예에 따른 응용품은 도 33a를 참조하여 설명한 응용품과 대체로 유사하나, 발광 다이오드 칩(100) 상에 파장변환층(500)이 형성된 것에 차이가 있다. 파장변환부(500)가 형성된 발광 다이오드 칩(100)은 도 28 또는 도 29를 참조하여 설명한 바와 같으므로 자세한 설명은 생략한다.
발광 다이오드 칩(100) 상에 파장변환부(500)가 형성됨에 따라, 기판(110)을 통해 방출된 광의 적어도 일부는 파장변환된다. 이에 반해, 제1 및 제2 패드 전극들(151, 153) 사이의 영역으로 방출되는 광은 파장변환없이 외부로 방출될 수 있다. 따라서, 양방향으로 서로 다른 색의 광을 방출하는 응용품이 제공될 수 있다.
도 34는 본 발명의 일 실시예에 따른 라이트 스트랩을 설명하기 위한 개략도이다.
도 34를 참조하면, 본 실시예에 따른 라이트 스트랩은 도 33을 참조하여 설명한 바와 같이 베이스(2000), 도전성 배선(생략함) 및 발광 다이오드 칩(100) 어레이를 포함한다. 여기서, 베이스(2000)는 기다란 형상을 가지며, 가요성의 투명 필름일 수 있다.
베이스(2000)가 가요성이고, 소형의 발광 다이오드 칩들(100)이 배열됨에 따라, 라이트 스트랩은 원하는 형상으로 쉽게 변형될 수 있다. 따라서, 이러한 라이트 스트랩은 좁은 공간 등에 설치하기 쉬운 장점이 있으며, 장식용 또는 휴대용으로 사용하기에 적합하며, 자동차의 실내 장식용 조명이나 실외 장식용 조명으로 사용될 수 있으며, 각종 로고 표시용으로 사용될 수 있고, 또한 의류에 부착될 수도 있다.
본 실시예에 있어서, 발광 다이오드 칩(100)이 배열된 어레이는 일 예이며, 발광 다이오드 칩(200, 300, 400)들이 사용될 수도 있고, 나아가, 파장변환부(500)가 형성된 발광 다이오드 칩들(100, 200, 300, 400)이 사용될 수도 있다.
도 35는 본 발명의 일 실시예에 따른 LED 램프를 설명하기 위한 개략적인 단면도이다.
도 35를 참조하면, 상기 LED 램프는 벌브 베이스(3000), 중앙 기둥(3100), LED 필라멘트(3200) 및 투광성 벌브(3300)를 포함한다.
벌브 베이스(3000)는 종래 전구(light bulb)에서 사용되던 것과 동일한 전극 구조를 가지고 있다. 또한, 벌브 베이스(3000) 내부에 AC/DC 변환기 등의 수동 및 능동 소자들이 내장될 수 있다.
벌브 베이스(3000)가 종래 전구와 동일한 전극 구조를 가지기 때문에, 본 발명의 실시예들에 따른 LED 램프는 종래의 소켓을 사용할 수 있으며, 따라서, LED 램프 사용에 따른 부대 시설 설치 비용을 절약할 수 있다.
중앙 기둥(3100)은 벌브 베이스(3000)에 고정되어 LED 램프 중앙에 배치된다. 중앙 기둥(3100)은 받침부, 기둥부 및 상단부를 포함할 수 있다. 중앙 기둥(3100)은 LED 필라멘트(3200)를 지지하기 위한 것으로, 예컨대 글래스로 형성될 수 있다.
LED 필라멘트(3200)는 도 34를 참조하여 설명한 바와 같은 라이트 스트랩으로서 베이스, 도전성 배선 및 발광 다이오드 칩을 포함하며, 이들에 대한 설명은 생략한다. LED 필라멘트(3200)가 가용성의 라이트 스트랩으로 형성되므로, LED 필라멘트(3200)의 형상을 다양하게 변형할 수 있다.
상기 LED 필라멘트(3200)는 도시하지 않은 리드 와이어들을 통해 벌브 베이스(3000)의 전극에 전기적으로 연결될 수 있다.
투광성 벌브(3300)는 LED 필라멘트(3200)를 감싸서 외부 환경으로부터 분리한다. 투광성 벌브(3300)는 글래스 또는 플라스틱으로 형성될 수 있다. 투광성 벌브(3300)는 다양한 형상을 가질 수 있으며, 종래의 전구와 동일한 형상을 가질 수도 있다.
도 36a 내지 도 38은 본 발명의 또 다른 실시예들에 따른 응용품(전자 장치)를 설명하기 위한 사시도, 평면도, 단면도 및 회로도이다. 도 37은 키패드들(440) 중 각 단위 키패드(440u)를 설명하기 위한 단면도이고, 도 38은 키패드(440u)의 동작에 따른 발광부(460)의 동작의 예시를 설명하기 위한 회로도이다.
도 36a를 참조하면, 전자 장치(10)는 입력 장치(4000)를 포함한다. 예컨대, 전자 장치(10)는 도 35a에 도시된 바와 같은, 노트북 컴퓨터일 수 있고, 입력 장치(4000)는 키보드일 수 있다. 상기 전자 장치(10)는 기본 프레임을 구성하는 하우징(12), 디스플레이(10) 및 입력 장치(4000)를 포함할 수 있다. 이때, 입력 장치(4000)는 전자 장치(10)와 일체로 형성될 수 있다. 한편, 다양한 실시예에서, 입력 장치(4000)는 별로도 분리될 수도 있다. 도 36b에 도시된 바와 같이, 입력 장치(4000)는 개별적으로 전자 장치를 구성할 수도 있다. 다만, 본 실시예의 전자 장치(10)는 일례에 해당하며, 입력 장치(4000)를 포함하는 경우이면 본 발명의 발광 다이오드 칩 및/또는 발광 장치가 적용될 수 있다. 예컨대, 입력 장치(4000)를 포함하는 데스크톱 컴퓨터, 검출 기기, 통신 기기 등 다양한 전자 장치들이 본 발명에 포함될 수 있다.
도 36a 및 도 36b에 도시된 바와 같이, 입력 장치(4000)는 키패드(440) 및 발광부(460)를 포함하고, 나아가, 하우징(12 또는 410), 입력 구조물(420), 백라이트(430)를 더 포함할 수 있다.
하우징(12 또는 410)은 입력 장치(4000)의 외부 프레임을 구성할 수 있으며, 입력 구조물(420), 백라이트(430) 및 키패드(440)를 지지하는 역할을 한다. 입력 구조물(420)은 사용자의 키패드(440) 컨트롤에 따른 다양한 입력 신호를 수신 및 송신하는 역할을 할 수 있다. 입력 구조물(420)은 키패드(440)들의 아래에 위치할 수 있으며, 다양한 공지의 구조를 가질 수 있다. 백라이트(430)는 키보드와 같은 입력 장치(4000)의 시감도를 향상시키기 위해 및/또는 입력 장치(4000)에 추가적인 기능성을 제공하기 위해 아래로부터 키패드(440)를 조명할 수 있다. 백라이트(430)는 상술한 실시예들에 따른 발광 다이오드 칩 및/또는 발광 장치를 포함할 수 있다. 백라이트(430)는 키패드(440)들을 둘러싸는 형태로 배치될 수도 있고, 이와 달리, 키패드(440)들의 아래에 배치될 수도 있다. 다만, 백라이트(430)는 생략될 수도 있다.
일 실시예에서, 발광부(460)는 복수의 키패드(440)들 중 적어도 하나의 키패드(440)의 아래에 위치할 수 있다. 이때, 키패드(440)는 표면에 형성된 발광 영역을 포함할 수 있으며, 발광부(460)에서 방출된 광은 키패드(440)의 발광 영역을 통해 방출될 수 있다. 도 37을 참조하면, 단위 키패드(440)는 회로 기판(411) 상에 위치하며, 지지부(450)에 의해 지지된다. 이때, 회로 기판(411)과 지지부(450)는 입력 구조물(420)에 포함될 수 있으며, 사용자가 키패드(440)에 신호(예컨대, 압력 또는 터치를 통한 입력)를 전달하면, 지지부(450)와 회로 기판(411)을 통해 상기 신호가 입력될 수 있다. 발광부(460)는 회로 기판(411) 상에 위치하며, 키패드(440)의 아래에 위치할 수 있다. 발광부(460)는 키패드(440)의 입력 신호에 따라 온/오프가 제어될 수 있다. 예를 들어, 도 16에 도시된 바와 같이, 키패드(440)의 입력 신호에 따라 스위치(SWkey)가 온/오프될 수 있고, 이에 따라 회로의 저항(Rkey)이 연결 또는 개방되어 발광부(460)에 인가되는 전류가 제어된다. 이와 같은 동작을 통해, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)가 온(on) 상태로 동작함으로써, 압력을 받아 입력되는 키패드(440)들의 발광 영역을 통해 광이 방출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 다양한 실시예들이 가능하다. 다른 실시예들로서, 발광부(460)는 상시 온(on) 상태로 유지하되, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)가 오프(off) 상태로 동작함으로써, 키패드(440)들의 발광 영역이 암전되는 형태로 구동될 수도 있다. 또한 다른 실시예들로서, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)의 광도가 가변적으로 변하도록 동작함으로써, 압력을 받아 입력되는 키패드(440)들의 발광 영역의 광도가 변화하는 형태로 구동될 수도 있다.
이러한 키패드(440)의 아래에 위치하는 발광부(460)는 상술한 실시예들에서 설명한 발광 다이오드 칩 및/또는 발광 장치를 포함할 수 있다. 전자 기기의 슬림화 및 소형화에 따라, 입력 장치(400)의 매우 얇은 두께가 요구되므로, 소형 발광 다이오드 칩 및/또는 소형 발광 장치가 적용될 수 있다. 특히, 휴대용 키보드와 같은 입력 장치, 경량 노트북과 같은 전자 장치의 입력 장치에 본 발명의 소형 발광 다이오드 칩 및/또는 소형 발광 장치를 적용함으로써, 발광부(460)의 크기 증가에 따른 전자 장치의 부피를 증가를 방지할 수 있어, 상기 전자 장치들의 휴대성을 향상시킬 수 있다. 또한, 키패드(440)의 아래에 위치하는 발광부(460)는 키패드(440)의 입력에 따라 지속적인 스트레스를 받고, 이러한 스트레스는 발광부(460)의 발광 장치 또는 발광 다이오드 칩(100)에 전달되어 발광부(460)의 불량을 일으킬 수 있다. 그러나 상기 입력 장치(4000)는 기계적 안정성이 우수한 본 실시예들의 발광 다이오드 칩(100) 또는 발광 장치를 포함하므로, 키패드(440)의 지속적인 동작에 따른 발광부(460)의 불량을 방지할 수 있다.
도 39는 본 발명의 또 다른 실시예에 따른 키보드를 설명하기 위한 부분 평면도이고, 도 40은 도 39의 부분 단면도이다.
도 39 및 도 40을 참조하면, 본 실시예에 따른 키보드는 가요성 베이스(5000), 도전성 배선(5321, 5323), 커버층(5400) 및 발광 다이오드 칩(100)을 포함하며, 파장변환부(500)를 포함할 수 있다.
가요성 베이스(5000)는 앞서 설명한 베이스(2000)와 유사하며, 투명 또는 불투명 필름일 수 있다. 가요성 베이스(5000) 상에는 회로 배선(5320)이 형성되며, 각각의 키패드 위치에 도전성 패드(5300)들이 마련된다. 도전성 패드(5300)들은 키보드의 커넥터에 연결된다.
도전성 배선(5321, 5323)은 상기 회로 배선(5320)과 함께 베이스(5000) 상에 형성된다. 도전성 배선(5321, 5323)은 발광 다이오드 칩(100)에 전력을 공급하기 위해 제공된다.
한편, 커버층(5400)은 가요성 베이스(5000) 상에 형성되거나 부착된다. 커버층(5400)은 회로 배선(5320) 및 도전성 배선(5321, 5323)을 덮으며, 전기적 연결을 위한 부분들을 노출시킨다. 커버층(5400)은 가요성을 갖는 재료이면 특별히 한정되지 않으며, 예컨대 실리콘 또는 에폭시 수지로 형성될 수 있다.
발광 다이오드 칩(100)은 각각의 도전성 패드(5300) 근처에 배치된다. 복수의 발광 다이오드 칩들(100)이 각 도전성 패드(5300) 주위에 배치되며, 도전성 배선(5321, 5323) 상에 본딩될 수 있다. 발광 다이오드 칩(100)은 도 1 내지 도 6을 참조하여 설명한 바와 같으므로 상세한 설명은 생략한다. 또한, 발광 다이오드 칩(100) 이외에 앞서 설명한 다른 실시예들의 발광 다이오드 칩들(200, 300, 400)이 사용될 수도 있다.
한편, 파장변환부(500)가 발광 다이오드 칩(100)을 덮는다. 파장변환부(500)는 시트(5400)에 형성된 개구부를 채워 발광 다이오드 칩(100)을 덮을 수 있다. 파장변환부(500)는 투명 수지에 형광체 입자를 포함할 수 있다. 이에 따라, 백색광과 같은 혼색광이 구현될 수 있다.
본 실시예에서, 파장변환부(500)가 발광 다이오드 칩(100)을 덮는 것으로 설명하지만, 투명 수지로 형성된 봉지재가 발광 다이오드 칩(100)을 덮을 수도 있다. 이 경우, 발광 다이오드 칩(100)에서 생성된 광이 외부로 방출되며, 따라서, 청색광 또는 녹색광 등의 단색광이 방출될 수 있다.
본 실시예에 따르면, 각 키패드 주위에 발광 다이오드 칩(100)이 배치된 가요성 키보드가 제공될 수 있다. 가요성 키보드는 휴대용 전자장치의 입력 장치로서 사용될 수 있다.
상술한 실시예에서, 본 발명의 다양한 실시예들에 따른 발광 다이오드 칩 및/또는 발광 장치가 각종 전자 장치 및 조명 램프에 적용된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 상기 발광 다이오드 칩 및/또는 발광 장치는 소형 발광부가 요구되는 다른 다양한 전자 장치에도 적용될 수 있으며, 예를 들어, 디스플레이 장치 등에도 적용될 수 있다. 또한, 상기 발광 다이오드 칩 및/또는 발광 장치는 각종 로고를 표시하기 위한 용도로 적합하게 사용될 수 있으며, 자동차의 내부 및 외부 장식용으로 사용될 수 있다.

Claims (21)

  1. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층;
    상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및
    상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고,
    상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하며,
    상기 메사는 측면으로부터 함입되는 복수의 그루브를 포함하고, 복수의 제1 개구부들이 각각 상기 복수의 그루브 내에 노출된 제1 도전형 반도체층을 부분적으로 노출시키고,
    상기 메사는 상기 제1 도전형 반도체층을 노출시키는 관통홀을 더 포함하고,
    상기 절연층은 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 개구부를 더 포함하고,
    상기 제1 패드 전극은 상기 관통홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 발광 다이오드 칩.
  2. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층;
    상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및
    상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고,
    상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하며,
    상기 제1 개구부의 제2 영역은 상기 제1 도전형 반도체층의 측면을 부분적으로 노출시키는 발광 다이오드 칩.
  3. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층;
    상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극;
    상기 메사와 상기 절연층 사이에 배치되어 상기 제2 도전형 반도체층에 컨택하는 컨택 전극; 및
    상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고,
    상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하며,
    상기 제2 패드 전극은 상기 컨택 전극에 접속되고,
    상기 컨택 전극은 제3 개구부를 포함하되, 상기 제3 개구부는 상기 제2 개구부 내에 위치하는 발광 다이오드 칩.
  4. 청구항 1 내지 청구항 3의 어느 한 항에 있어서,
    상기 절연층은 복수의 제1 개구부를 포함하되, 상기 제1 개구부들 중 2개는 상기 메사의 양 측면에 각각 배치된 발광 다이오드 칩.
  5. 청구항 4에 있어서,
    상기 제1 개구부들 중 하나는 상기 메사의 측면들 중 상기 양 측면 사이의 일 측면에 배치된 발광 다이오드 칩.
  6. 청구항 2 또는 청구항 3에 있어서,
    상기 메사는 측면으로부터 함입되는 복수의 그루브를 포함하고, 복수의 제1 개구부들이 각각 상기 복수의 그루브 내에 노출된 제1 도전형 반도체층을 부분적으로 노출시키는 발광 다이오드 칩.
  7. 청구항 6에 있어서,
    상기 메사는 상기 제1 도전형 반도체층을 노출시키는 관통홀을 더 포함하고,
    상기 절연층은 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 개구부를 더 포함하고,
    상기 제1 패드 전극은 상기 관통홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 발광 다이오드 칩.
  8. 청구항 7에 있어서,
    상기 관통홀은 상기 메사의 양 측면에 배치된 그루브들 사이에 배치된 발광 다이오드 칩.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 메사와 상기 절연층 사이에 배치되어 상기 제2 도전형 반도체층에 컨택하는 컨택 전극을 더 포함하고,
    상기 제2 패드 전극은 상기 컨택 전극에 접속된 발광 다이오드 칩.
  10. 청구항 9에 있어서,
    상기 컨택 전극은 상기 활성층에서 생성된 광을 투과시키는 투명 전극인 발광 다이오드 칩.
  11. 청구항 10에 있어서,
    상기 활성층에서 생성된 광은 상기 기판을 통해 외부로 방출되며, 또한, 상기 제1 및 제2 패드 전극 사이의 영역을 통해 외부로 방출되는 발광 다이오드 칩.
  12. 청구항 1 내지 청구항 3의 어느 한 항에 있어서,
    상기 제1 도전형 반도체층 상에 배치된 연장 전극을 더 포함하되,
    상기 절연층의 제1 개구부는 상기 연장 전극을 부분적으로 노출시키고,
    상기 제1 패드 전극은 상기 제1 개구부를 통해 상기 연장 전극에 접속된 발광 다이오드 칩.
  13. 청구항 1 내지 청구항 3의 어느 한 항에 있어서,
    상기 기판 상에 배치된 파장변환부를 더 포함하는 발광 다이오드 칩.
  14. 청구항 13에 있어서,
    상기 파장변환부는 상기 기판의 상면 및 측면을 덮는 발광 다이오드 칩.
  15. 베이스;
    상기 베이스 상에 배치된 도전성 배선들;
    상기 베이스 상에 배치된 발광 다이오드 칩; 및
    상기 발광 다이오드 칩을 상기 도전성 배선에 접합시키는 제1 및 제2 본딩재를 포함하되,
    상기 발광 다이오드 칩은,
    기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층;
    상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및
    상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고,
    상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하고,
    상기 제1 및 제2 본딩재는 각각 상기 제1 및 제2 패드 전극을 상기 도전성 배선들에 본딩시키며,
    상기 제1 본딩재는 상기 제2 영역에 노출된 제1 도전형 반도체층에 접촉하는 발광 장치.
  16. 베이스;
    상기 베이스 상에 배치된 도전성 배선들;
    상기 베이스 상에 배치된 발광 다이오드 칩; 및
    상기 발광 다이오드 칩을 상기 도전성 배선에 접합시키는 제1 및 제2 본딩재를 포함하되,
    상기 발광 다이오드 칩은,
    기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제1 도전형 반도체층 및 상기 메사를 덮되, 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 제1 개구부 및 상기 메사 상부에 위치하는 제2 개구부를 포함하는 절연층;
    상기 절연층 상부에 배치되고, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 전극; 및
    상기 절연층 상부에 배치되고, 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 패드 전극을 포함하고,
    상기 절연층의 제1 개구부는 상기 제1 패드 전극에 의해 덮이는 제1 영역과 상기 제1 패드 전극의 외부에 노출되는 제2 영역을 포함하고,
    상기 제1 및 제2 본딩재는 각각 상기 제1 및 제2 패드 전극을 상기 도전성 배선들에 본딩시키며,
    상기 도전성 배선들 사이의 이격 거리는 상기 제1 및 제2 패드 전극들 사이의 이격 거리보다 크고,
    상기 제1 본딩재 및 제2 본딩재는 상기 도전성 배선들의 측면을 부분적으로 덮는 발광 장치.
  17. 청구항 16에 있어서,
    상기 제1 본딩재는 상기 제2 영역에 노출된 제1 도전형 반도체층에 접촉하는 발광 장치.
  18. 청구항 15에 있어서,
    상기 도전성 배선들 사이의 이격 거리는 상기 제1 및 제2 패드 전극들 사이의 이격 거리보다 큰 발광 장치.
  19. 청구항 15 또는 청구항 16에 있어서,
    상기 베이스는 가요성인 발광 장치.
  20. 청구항 19에 있어서,
    상기 베이스는 투명 필름인 발광 장치.
  21. 청구항 15 또는 청구항 16에 있어서,
    상기 베이스는 기다란 띠 형상을 가지는 발광 장치.
KR1020160107578A 2015-10-16 2016-08-24 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치 KR101894046B1 (ko)

Priority Applications (16)

Application Number Priority Date Filing Date Title
KR1020160107578A KR101894046B1 (ko) 2016-08-24 2016-08-24 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
PCT/KR2016/011528 WO2017065545A1 (en) 2015-10-16 2016-10-14 Compact light emitting diode chip and light emitting device including the same
TW105133144A TWI641166B (zh) 2015-10-16 2016-10-14 小型發光二極體晶片
TW106144382A TWI664753B (zh) 2015-10-16 2016-10-14 小型發光二極體晶片
EP16855762.7A EP3353822B1 (en) 2015-10-16 2016-10-14 Compact light emitting diode chip
CN201910222409.0A CN109904293B (zh) 2015-10-16 2016-10-14 发光二极管芯片、发光装置及电子装置
TW105215584U TWM542252U (zh) 2015-10-16 2016-10-14 小型發光二極體晶片
CN201910222406.7A CN109950377A (zh) 2015-10-16 2016-10-14 发光二极管芯片、发光装置及电子装置
CN201910221951.4A CN109920894B (zh) 2015-10-16 2016-10-14 发光装置
CN201610900247.8A CN107039569B (zh) 2015-10-16 2016-10-14 发光二极管芯片
EP23177438.1A EP4235823A3 (en) 2015-10-16 2016-10-14 Compact light emitting diode chip
CN201910222430.0A CN109920899B (zh) 2015-10-16 2016-10-14 发光二极管芯片以及发光装置
CN201621126240.7U CN206293462U (zh) 2015-10-16 2016-10-14 发光二极管芯片
US15/348,192 US9851056B2 (en) 2015-10-16 2016-11-10 Compact light emitting diode chip and light emitting device having a slim structure with secured durability
US15/852,704 US10107458B2 (en) 2015-10-16 2017-12-22 Compact light emitting diode chip and light emitting device including the same
US16/166,159 US10359153B2 (en) 2015-10-16 2018-10-22 Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160107578A KR101894046B1 (ko) 2016-08-24 2016-08-24 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치

Publications (2)

Publication Number Publication Date
KR20180022310A KR20180022310A (ko) 2018-03-06
KR101894046B1 true KR101894046B1 (ko) 2018-09-04

Family

ID=61727117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160107578A KR101894046B1 (ko) 2015-10-16 2016-08-24 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치

Country Status (1)

Country Link
KR (1) KR101894046B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR102673667B1 (ko) * 2019-03-27 2024-06-12 서울바이오시스 주식회사 발광 다이오드 칩

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Also Published As

Publication number Publication date
KR20180022310A (ko) 2018-03-06

Similar Documents

Publication Publication Date Title
CN109920899B (zh) 发光二极管芯片以及发光装置
US10359153B2 (en) Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same
US8791494B2 (en) Light emitting device and light emitting device package
US8362500B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting system
JP5847421B2 (ja) 発光素子、発光素子パッケージ
EP2378572B1 (en) Electrode configuration for a light emitting device
CN106574749B (zh) 光源模块及配备有光源模块的显示模块、配件和镜子
EP2562815B1 (en) Light emitting device and light emitting device package
EP2562814B1 (en) Light emitting device and light emitting device package
EP2262014B1 (en) Light emitting device and light emitting device package having the same
KR102323828B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
JP2011233893A (ja) 発光素子、発光素子パッケージ、及び照明システム
EP2562828B1 (en) Light emitting diode and light emitting diode package
KR101894046B1 (ko) 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20170045067A (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR101873501B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR102453827B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR20150016700A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant