KR20110126095A - 플립칩 구조의 발광 소자 및 이의 제조 방법 - Google Patents

플립칩 구조의 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110126095A
KR20110126095A KR1020110116109A KR20110116109A KR20110126095A KR 20110126095 A KR20110126095 A KR 20110126095A KR 1020110116109 A KR1020110116109 A KR 1020110116109A KR 20110116109 A KR20110116109 A KR 20110116109A KR 20110126095 A KR20110126095 A KR 20110126095A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
type semiconductor
semiconductor layer
light
Prior art date
Application number
KR1020110116109A
Other languages
English (en)
Other versions
KR101260000B1 (ko
Inventor
이재호
라크로익 야베스
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110116109A priority Critical patent/KR101260000B1/ko
Publication of KR20110126095A publication Critical patent/KR20110126095A/ko
Application granted granted Critical
Publication of KR101260000B1 publication Critical patent/KR101260000B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 플립칩 구조의 발광 소자 및 이의 제조 방법에 관한 것이다. 본 발명에 의하면, 그 일면에 전극층이 구비된 서브 마운트; 상기 서브 마운트의 일면 상에 구비되며, 상기 전극층에 전기적으로 연결된 복수 개의 발광 셀; 상기 발광 셀들 상에 구비된 절연층; 상기 발광 셀들과 절연층 사이에 구비된 반사층; 및 상기 전극층과 발광 셀들 사이에 구비된 언더필 수지층;을 포함하며, 상기 발광셀들 각각은 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 구비된 활성층을 포함하며, 상기 n형 반도체층은 상기 p형 반도체층과 활성층의 일부를 제거되어 그 일부의 표면이 노출된 것을 특징으로 하는 발광 소자가 제공된다.

Description

플립칩 구조의 발광 소자 및 이의 제조 방법{Flip chip Light-emitting device and Method of manufacturing the same}
본 발명은 플립칩(Flip-Chip) 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 언더필(underfill) 기술을 이용하여 외부로부터 발광 소자를 보호할 수 있는 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 반도체 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도로, 소정의 기판(1) 상에 n형 반도체층(5), 활성층(6), p형 반도체층(7)을 순차적으로 형성한 발광 셀을 별도의 서브 마운트 기판(2)에 플립칩 본딩하여 발광 소자를 제작한다. 이 때, 서브 마운트 기판(2)의 제 1 및 제 2 전극(3, 4)에 p형 솔더(8) 및 n형 솔더(9)를 통해 상기 발광 셀의 p형 반도체층(7)과 n형 반도체층(5)을 본딩한다.
이러한 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있다.
일반적으로 반도체 디바이스의 플립칩 실장 기술에 있어서, 반도체 칩과 기판 사이에 수지 부재로 충진하는 언더필(underfill) 기술이 알려져 있다. 즉, 도 2에 도시한 바와 같이 반도체 칩(11)을 기판(12) 위에 페이스 다운(face-down)에 의해 실장하고 디스펜서(14)를 이용하여 솔더(13) 범프된 칩(11)과 기판(12) 간을 수지 부재(15)로 충진한다. 이로 인해 칩(11)과 기판(12)을 연결하는 솔더(13) 및 연결 부위는 수지(15)에 의해 보호된다.
대한민국 공개특허 제2004-0083897호에서는 플립칩 본딩을 함에 있어서 열압착에 초음파를 부가하여 공정을 신속하게 처리할 수 있는 플립칩 패키지 방법 및 이를 이용한 발광 다이오드의 패키징 구조를 개시하고 있다. 특히, 플립칩 본딩 단계에서 LED 칩이 본딩된 기판에서 LED 칩과 기판 사이의 연결 공간을 수지로 충진함으로써 상기 언급한 언더필 기술을 적용한 발광 다이오드 패키지에 대해 이미 개시되어 있다.
그러나 이와 같은 구조의 발광 소자는 발광층에서 생성된 광자의 많은 양이 언더필 수지층의 내부에서 흡수 소멸된다. 즉, 발광층에서 방출되는 빛이 발광층을 둘러싸는 언더필 수지층에 의해 흡수 소멸되기 때문에 발광 소자의 외부로 잘 빠져나가지 못하고 광출력이 저하되는 단점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 언더필 기술을 이용하여 발광 셀 블록과 서브 마운트 기판의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽창 변형을 저감하여 신뢰성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 발광층에서 방출되는 빛을 난반사하는 반사 입자를 포함하는 수지를 이용하여 언더필 수지층을 형성함으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 갖고, 발광 소자의 광을 균일하게 방출할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것이다.
본 발명은 상술한 목적을 달성하기 위하여 그 일면에 전극층이 구비된 서브 마운트; 상기 서브 마운트의 일면 상에 구비되며, 상기 전극층에 전기적으로 연결된 복수 개의 발광 셀; 상기 발광 셀들 상에 구비된 절연층; 상기 발광 셀들과 절연층 사이에 구비된 반사층; 및 상기 전극층과 발광 셀들 사이에 구비된 언더필 수지층;을 포함하며, 상기 발광셀들 각각은 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 구비된 활성층을 포함하며, 상기 n형 반도체층은 상기 p형 반도체층과 활성층의 일부를 제거되어 그 일부의 표면이 노출된 것을 특징으로 하는 발광 소자를 제공한다.
상기 언더필 수지층은 반사 입자를 포함할 수 있다.
상기 반사 입자는 구형 또는 각형일 수 있다.
상기 반사 입자는 0.1 내지 100㎛의 크기를 가질 수 있다.
상기 반사 입자는 절연성 물질을 포함하여 이루어질 수 있다.
상기 반사 입자는 금속을 포함하여 이루어지질 수 있다.
본 발명은 상술한 목적을 달성하기 위하여 베이스 기판의 상면에 복수 개의 발광 셀을 형성하는 단계; 일면에 전극층을 구비한 별도의 서브 마운트를 마련하는 단계; 상기 서브 마운트의 전극층에 상기 발광 셀들을 플립칩 본딩하는 단계; 및 상기 발광 셀들과 상기 서브 마운트 사이의 공간을 수지로 충진하여 언더필 수지층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
상기 발광 셀들 각각은 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 구비된 활성층을 포함하며, 상기 n형 반도체층은 상기 p형 반도체층과 활성층의 일부를 제거되어 그 일부의 표면이 노출되어 있을 수 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 언더필 기술을 이용하여 발광층이 형성된 베이스 기판과 서브 마운트 기판 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
특히 본 발명은 발광층에서 방출되는 빛을 난반사하는 반사 입자를 포함하는 언더필 수지층을 형성함으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 얻을 수 있다. 뿐만 아니라 언더필 수지층 내부에 균일하게 분포된 반사 입자가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 넓은 범위로 균일하게 광을 방출할 수 있는 장점이 있다.
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도.
도 2는 일반적인 언더필(underfill) 공정을 설명하기 위한 개념도.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도.
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 5a 내지 도 5e는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도이다.
도면을 참조하면, 발광 소자는 베이스 기판(20) 상에 발광층, 즉 순차적으로 형성된 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 포함하고, 상기 베이스 기판(20)과 플립칩 본딩되는 서브마운트 기판을 포함한다. 상기 서브 마운트 기판은 별도의 기판(210) 상에 상기 발광층의 p형 반도체층(50), n형 반도체층(30)과 그에 각각 본딩될 p형 본딩 패드(220), n형 본딩 패드(225)를 포함하고, 금속 범프(60, 65)를 이용하여 상기 발광층은 상기 서브 마운트 기판의 본딩 패드(220, 225)에 접속된다.
또한 본 발명의 발광 소자는 상기 발광층이 형성된 베이스 기판(20)과 서브 마운트 기판 사이의 공간에 발광층으로부터의 빛을 난반사하는 반사 입자(75)를 포함하는 수지를 이용하여 충진한 언더필 수지층(70)을 포함한다. 상기 반사 입자(75)는 발광층으로부터 방출되는 광을 난반사시켜 광의 흡수 없이 외부로 방출시키는 역할을 한다. 이를 위해 상기 반사 입자(75)는 빛에 대해 반사율이 50% 이상인 물질을 10% 이상 포함하는 것이 바람직하다. 반사 입자(75)의 형태는 구형 또는 각형을 비롯하여 다양한 형상으로 이루어질 수 있으며, 0.1 내지 100㎛의 크기로 형성될 수 있다. 상기 반사 입자(75)는 Al, Ag 또는 AlN을 포함할 수 있다. 또한, 효율적인 난반사를 위해 상기 반사 입자(75)는 나노 입자인 것이 바람직하다.
이와 같은 본 발명의 발광 소자는 언더필(underfill) 기술을 이용하여 발광층이 형성된 베이스 기판과 서브 마운트 기판 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 발광 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
또한 본 발명의 발광 소자는 발광층으로부터의 빛이 언더필 수지층에 흡수 소멸되지 않고, 상기 언더필 수지층의 내부에 포함된 반사 입자에 의해 난반사되어 외부로 빠져나가기 때문에 향상된 발광 효율을 얻을 수 있다. 또한 언더필 수지층 내부에 균일하게 분포된 반사 입자가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 불필요한 발광 패턴을 형성하는 일 없이 넓은 범위로 균일하게 광을 방출할 수 있다.
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 베이스 기판(20) 상에 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 순차적으로 형성한다.
상기의 베이스 기판(20)으로는 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, ZnO, LiAl2O3 등의 투명 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 상기 베이스 기판(20) 상에 n형 반도체층(30)을 형성하기 전에 사파이어 기판과의 격자 부정합도를 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수도 있다.
n형 반도체층(30)은 전자가 생성되는 층으로서, n형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 n형 AlxGa1 - xN(0≤x≤1)을 포함하는 n형 반도체층(30)을 형성한다. 또한, p형 반도체층(50)은 정공이 생성되는 층으로서, p형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 p형 AlxGa1 - xN(0≤x≤1)을 포함하는 p형 반도체층(50)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 n형 반도체층(30) 및 p형 반도체층(50)은 다층막으로 형성할 수도 있다.
활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(40)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 도 4b에 도시한 바와 같이 소정의 식각 공정을 통해 p형 반도체층(50), 활성층(40) 및 n형 반도체층(30)의 일부를 제거하여 발광 셀 간을 분리한다. 그리고 소정의 식각 공정을 통해 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한다.
이는 상술한 바에 한정되지 않고, 공정상 편의를 위해 다양하게 변경될 수 있다. 즉, 먼저 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한 후, 다수 개의 발광 셀을 형성하기 위해 노출된 n형 반도체층(30)의 소정 영역을 베이스 기판(20)이 노출되도록 제거할 수도 있다.
또한, 도 4c에 도시한 바와 같이 p형 반도체층(50) 상에 p형 금속 범프(60)를 형성하고, 노출된 n형 반도체층(30) 상에 n형 금속 범프(65)를 형성한다. 상기 p형 및 n형 금속 범프(60, 65)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금을 사용할 수 있다.
또한, 상기 p형 및 n형 금속 범프(60, 65)가 형성된 부분을 제외한 영역에 SiO2, Si3O4, Al2O3 등의 절연 물질을 이용하여 절연층(80)을 형성한다. 상기 절연층(80)은 이후 언더필 수지층(70)에 포함되는 반사 입자(75)가 금속인 경우에, 전기적 안정을 위해 형성하는 것이 바람직하다. 물론 언더필 수지층(70)에 포함될 반사 입자(75)로 AlN과 같은 절연성 물질을 사용하는 경우에 절연층(80)의 형성을 생략할 수도 있다.
이로써, 베이스 기판(20) 상에 다수개의 발광 셀이 형성된 발광 셀 블록(100)이 제조된다. 이러한 발광 셀 블록(100)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 예를 들어, 상기 p형 반도체층(50) 상부에 광의 반사를 위한 반사층을 더 형성할 수 있으며, p형 반도체층(50) 또는 노출된 n형 반도체층(30) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한 본 실시예는 금속 범프(60, 65)를 먼저 형성한 후 절연층(80)을 형성하였으나, 이에 한정되지 않고 금속 범프(60, 65)가 형성될 부분을 제외한 소정 영역에 먼저 절연층(80)을 형성한 후, 금속 범프(60, 65)를 형성할 수도 있다.
다음으로 도 4d에 도시한 바와 같은 서브 마운트 기판(200)을 마련한다. 서브 마운트 기판(200)은 기판(210)과, 상기 발광 셀 블록(100)의 일 발광 셀의 n형 반도체층(30)과 인접한 다른 발광 셀의 p형 반도체층(50)을 연결하는 다수 개의 전극층(230)을 포함한다. 또한, 일 가장자리에 형성된 p형 본딩 패드(220)와, 다른 일 가장자리에 형성된 n형 본딩 패드(225)를 더 포함한다.
이 때 기판(210)으로는 열전도성이 우수한 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 본 실시예에서는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 금속성 물질을 사용할 수 있다. 이 경우에는 기판(20) 상에 별도의 절연층 형성이 필요하다.
상기 전극층(230)과 p형 본딩 패드(220) 및 n형 본딩 패드(225)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다.
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다.
도 4e는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)이 본딩된 것을 도시한 것으로, 금속 범프(60, 65)를 통해 본딩하되 발광 셀 블록(100)의 일 발광 셀의 p형 반도체층(50)과 인접한 다른 발광 셀의 n형 반도체층(30)이 금속 범프(60, 65)와 서브 마운트 기판(200)의 전극층(230)을 통해 전기적으로 연결되도록 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 본딩 패드(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 본딩 패드(225)에 접속된다.
이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프(60, 65)와 하부 본딩 패드(220, 225)와의 접속은 다양한 본딩 방법을 통해 본딩된다.
또한, 발광 셀의 상부에 n형 및 p형 금속범프(60, 65)가 형성되지 않고, 서브 마운트 기판에 각각의 금속범프(60, 65)가 형성될 수도 있다.
이와 같이 발광 셀 블록(100)과 서브 마운트 기판(200)을 금속 범프(60, 65)를 이용하여 전기적으로 접속한 후, 금속 범프(60, 65)의 산화를 방지하고 발광 셀블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있도록 언더필(underfill) 공정을 진행한다. 이 때, 상기 언더필 공정을 위한 부재로 투명 에폭시 수지와 같은 수지에 Al, Ag 또는 AlN을 포함하는 반사 입자를 혼합하여 진행한다. 즉, 본 발명의 발광 소자는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200) 사이에 형성되는 언더필 수지층(70)의 내부에 상기 반사 입자(75)가 균일하게 혼합되어 분포한다. 상기 반사 입자(75)는 발광층으로부터 방출되는 광을 난반사시켜 광의 흡수 없이 외부로 방출시키는 역할을 하며, 구형 또는 각형으로 0.1 내지 100㎛의 크기로 형성될 수 있다. 또한, 효율적인 난반사를 위해 상기 반사 입자(75)는 나노 입자인 것이 바람직하다.
도 4f를 참조하면, 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200) 사이의 공간에 반사 입자(75)가 균일하게 혼합된 언더필 부재를 주입한 후 경화시켜 언더필 수지층(70)을 형성한다. 본 실시예는 먼저 발광 셀 블록(100)과 서브 마운트 기판(200)을 플립칩 본딩한 후 언더필 공정을 진행하였으나, 이에 한정되지 않고, 플립칩 본딩 전에 미리 반사 입자(75)가 균일하게 혼합된 액체 상태의 언더필 부재를 서브 마운트 기판(200)에 디스펜싱하고 금속 범프(60, 65)가 형성된 발광 셀 블록(100)을 플립칩 본딩하여 금속 범프(60, 65)에 의해 전기적으로 접속시키고 언더필 부재를 경화시켜 언더필 수지층(70)을 형성할 수도 있다.
이러한 언더필 수지층(70)으로 인해 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽창 변형을 저감하여 신뢰성을 향상시킬 수 있다.
또한 본 실시예는 상기 언더필 수지층(70)의 내부에 반사 입자(75)를 포함하여, 발광층으로부터의 빛이 상기 반사 입자(75)에 충돌하고 난반사되어 외부로 빠져나가기 때문에 향상된 발광 효율을 얻을 수 있다. 또한 언더필 수지층(70) 내부에 균일하게 분포된 반사 입자(75)가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 불필요한 발광 패턴을 형성하는 일 없이 넓은 범위로 균일하게 광을 방출할 수 있다.
이로써, 다수의 발광 셀을 포함하는 발광 셀 블록이 서브 마운트 기판 상에 플립칩 본딩되고, 상기 발광 셀 블록과 상기 서브 마운트 기판 사이의 공간에 반사 입자를 포함하는 수지로 충진된 언더필 수지층이 형성된 플립칩 구조의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있으며, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하고 교류 전원에서도 구동할 수 있다.
본 실시예는 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속 범프를 이용하여 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되도록 한다.
그러나 이에 한정되지 않고, 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩할 수도 있다. 이에 대해 하기 설명되는 제 2 실시예에 있어서 상기 제 1 실시예의 경우와 중복되는 설명은 생략한다.
도 5a 내지 도 5e는 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 베이스 기판(20) 상에 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)이 순차적으로 형성된 다수개의 발광 셀을 형성한다.
이후, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 n형 반도체층(30)과 p형 반도체층(50)을 연결한다. 즉, 일 발광 셀의 노출된 n형 반도체층(30)과 이와 인접한 다른 일 발광 셀의 p형 반도체층(50)을 배선(90)으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층(30)과 p형 반도체층(50) 간을 전기적으로 연결하는 도전성 배선(90)을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.
상기의 배선(90)으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 예를 들어, Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성할 수 있다.
또한 발광 셀의 상부에 다수 개의 금속 범프를 형성하고, 발광 셀 블록(100)의 일 가장자리에 위치한 발광 셀의 p형 반도체층(50)과 다른 일 가장자리에 위치한 발광 셀의 n형 반도체층(30) 상에 각각 p형 금속 범프(60) 및 n형 금속 범프(65)를 형성한다.
또한, 상기 배선(90)과 금속 범프(60, 65)가 형성된 부분을 제외한 영역에 SiO2, Si3O4, Al2O3 등의 절연 물질을 이용하여 절연층(80)을 형성한다. 상기 절연층(80)은 이후 언더필 수지층(70)에 포함되는 반사 입자(75)가 금속인 경우에 전기적 안정을 위해 형성하는 것이 바람직하다. 물론 언더필 수지층(70)에 포함될 반사 입자(75)로 AlN과 같은 절연성 물질을 사용하는 경우에 상기 절연층(80)의 형성을 생략할 수도 있다.
이로써, 베이스 기판(20) 상에 다수개의 발광 셀이 형성된 발광 셀 블록(100)이 제조된다. 이러한 발광 셀 블록(100)의 제조 공정은 상술한 방법에 한정되지 않고 공정상 편의를 위해 다양하게 변경되거나 다양한 물질막이 더 추가될 수 있다. 예를 들어, 상기 다수개의 발광 셀을 형성한 후 상기 금속 범프(60, 65)와 배선(90)이 형성될 영역에 별도의 전극을 형성하고 전극을 제외한 영역에 절연층(80)을 형성한 후, 상기 전극 상에 금속 범프(60, 65)와 배선(90)을 형성할 수도 있다.
다음으로, 상기 발광 셀 블록(100)과 본딩될 별도의 서브 마운트 기판(200)을 마련한다. 도 5c를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 기판(210) 상부에 형성된 다수의 본딩층(240)을 포함한다. 또한, 일 가장자리에 위치한 p형 본딩 패드(220)와, 다른 일 가장자리에 위치한 n형 본딩 패드(225)를 더 포함한다.
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다.
도 5d를 참조하면 상기 발광 셀 블록(100)을 상기 서브 마운트 기판(200)에 플립칩 본딩하되, 발광 셀 상부에 형성된 금속 범프(60, 65)에 의해 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 본딩 패드(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 본딩 패드(225)에 접속된다. 이 때, 열 또는 초음파를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다.
본 실시예는 플립칩 본딩 이전에 브리지 배선(90)을 통해 이미 전기적 연결이 완료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점이 있다.
이와 같이 발광 셀 블록(100)을 서브 마운트 기판(200)에 플립칩 본딩한 후, 도 5e에 도시한 바와 같이 발광 셀 블록(100)과 서브 마운트 기판(200) 사이에 반사 입자(75)를 포함한 언더필 수지층(70)을 형성한다. 이로 인해 금속 범프(60, 65)의 산화를 방지하고 발광 셀 블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있으며, 상기 반사 입자(75)로 인해 발광층으로부터 방출되는 광을 외부로 효과적으로 반사시킬 수 있다.
이로써, 다수의 발광 셀들이 도전성 배선에 의해 연결되어 서브 마운트 기판 상에 플립칩 본딩되고, 상기 발광 셀 블록과 서브 마운트 기판 사이의 공간에 반사 입자를 포함하는 수지로 충진된 언더필 수지층이 형성된 플립칩 구조의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있으며, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하고 교류 전원에서도 구동할 수 있다.
본 발명의 기술적 요지는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하며, 여러 가지 구조와 방법으로 제조될 수 있다. 예를 들어, 상술한 바와 같이 다수 개의 발광 셀이 웨이퍼 레벨에서 연결된 형태가 아닌 개개의 발광 셀이 서브 마운트 기판 상에 플립칩 본딩되어 동일한 공정을 통해 발광 셀과 서브 마운트 기판 사이에 반사 입자를 포함하는 언더필 수지층이 형성된 발광 소자를 제조할 수 있다.
20, 25 : 베이스 기판 30 : n형 반도체층
40 : 활성층 50 : p형 반도체층
60, 65 : 금속 범프 70 : 언더필 수지층
75 : 반사 입자 80 : 절연층
90 : 배선 100 : 발광 셀 블록
200 : 서브 마운트 기판 210 : 기판
220, 225 : 본딩 패드 230 : 전극층
240 : 본딩층

Claims (8)

  1. 그 일면에 전극층이 구비된 서브 마운트;
    상기 서브 마운트의 일면 상에 구비되며, 상기 전극층에 전기적으로 연결된 복수 개의 발광 셀;
    상기 발광 셀들 상에 구비된 절연층;
    상기 발광 셀들과 절연층 사이에 구비된 반사층; 및
    상기 전극층과 발광 셀들 사이에 구비된 언더필 수지층;을 포함하며,
    상기 발광셀들 각각은 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 구비된 활성층을 포함하며, 상기 n형 반도체층은 상기 p형 반도체층과 활성층의 일부를 제거되어 그 일부의 표면이 노출된 것을 특징으로 하는 발광 소자.
  2. 청구항 1에 있어서, 상기 언더필 수지층은 반사 입자를 포함하는 발광 소자.
  3. 청구항 2에 있어서, 상기 반사 입자는 구형 또는 각형인 발광 소자.
  4. 청구항 2에 있어서, 상기 반사 입자는 0.1 내지 100㎛의 크기를 갖는 발광 소자.
  5. 청구항 2에 있어서, 상기 반사 입자는 절연성 물질을 포함하여 이루어지는 발광 소자.
  6. 청구항 2에 있어서, 상기 반사 입자는 금속을 포함하여 이루어지는 발광 소자.
  7. 베이스 기판의 상면에 복수 개의 발광 셀을 형성하는 단계;
    일면에 전극층을 구비한 별도의 서브 마운트를 마련하는 단계;
    상기 서브 마운트의 전극층에 상기 발광 셀들을 플립칩 본딩하는 단계; 및
    상기 발광 셀들과 상기 서브 마운트 사이의 공간을 수지로 충진하여 언더필 수지층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  8. 청구항 7에 있어서, 상기 발광 셀들 각각은 n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 구비된 활성층을 포함하며, 상기 n형 반도체층은 상기 p형 반도체층과 활성층의 일부를 제거되어 그 일부의 표면이 노출되어 있는 발광 소자의 제조 방법.
KR1020110116109A 2011-11-08 2011-11-08 플립칩 구조의 발광 소자 및 이의 제조 방법 KR101260000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116109A KR101260000B1 (ko) 2011-11-08 2011-11-08 플립칩 구조의 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116109A KR101260000B1 (ko) 2011-11-08 2011-11-08 플립칩 구조의 발광 소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20050124442A Division KR20070063976A (ko) 2005-12-16 2005-12-16 플립칩 구조의 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110126095A true KR20110126095A (ko) 2011-11-22
KR101260000B1 KR101260000B1 (ko) 2013-05-06

Family

ID=45395345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116109A KR101260000B1 (ko) 2011-11-08 2011-11-08 플립칩 구조의 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101260000B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012106664A1 (de) 2011-11-29 2013-06-06 Doosung Advanced Technology Co., Ltd. Metallene PCB mit einer löchrigen reflektierenden Fläche und Verfahren zur Herstellung derselben
KR101315939B1 (ko) * 2012-04-30 2013-10-08 부경대학교 산학협력단 발광다이오드 패키지 및 그 제조방법
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치
KR20180073932A (ko) * 2016-12-23 2018-07-03 엘지이노텍 주식회사 발광 장치 및 이를 포함하는 조명 장치
WO2020149512A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409963B1 (ko) 2017-08-22 2022-06-15 삼성전자주식회사 솔더 범프를 구비한 반도체 발광소자 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878973B2 (en) * 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
US6977396B2 (en) 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012106664A1 (de) 2011-11-29 2013-06-06 Doosung Advanced Technology Co., Ltd. Metallene PCB mit einer löchrigen reflektierenden Fläche und Verfahren zur Herstellung derselben
KR101315939B1 (ko) * 2012-04-30 2013-10-08 부경대학교 산학협력단 발광다이오드 패키지 및 그 제조방법
WO2013165124A1 (ko) * 2012-04-30 2013-11-07 부경대학교 산학협력단 발광다이오드 패키지 및 그 제조방법
GB2515874A (en) * 2012-04-30 2015-01-07 Nat Univ Pukyong Ind Univ Coop Light emitting diode package and method for manufacturing same
GB2515874B (en) * 2012-04-30 2016-05-25 Pukyong Nat Univ Industry-Univ Coop Found Light emitting diode package and method for manufacturing the same
US9595638B2 (en) 2012-04-30 2017-03-14 Pukyong National University Industry-University Cooperation Foundation Light emitting diode package and method for manufacturing the same
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치
KR20180073932A (ko) * 2016-12-23 2018-07-03 엘지이노텍 주식회사 발광 장치 및 이를 포함하는 조명 장치
WO2020149512A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR101260000B1 (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
KR100652133B1 (ko) 플립칩 구조의 발광 소자
US8017967B2 (en) Light-emitting element including a fusion-bonding portion on contact electrodes
US7560294B2 (en) Light emitting element and method of making same
US7897981B2 (en) Light emitting device and method of manufacturing the same
CN109728135B (zh) 半导体发光元件和发光装置及制造半导体发光元件的方法
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US20060001035A1 (en) Light emitting element and method of making same
CN107210341B (zh) Led以及制造方法
KR20100080423A (ko) 발광소자 패키지 및 그 제조방법
JP2016171164A (ja) 半導体発光装置
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102006390B1 (ko) 발광 다이오드 패키지의 제조 방법
CN110676367A (zh) 发光二极管
US8729568B2 (en) Light emitting device
KR101230617B1 (ko) 발광 다이오드 및 이의 제조 방법
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR20070063976A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20140146354A (ko) 반도체 발광 장치 및 반도체 발광소자 패키지
US20240047606A1 (en) Wafer level fabrication for multiple chip light-emitting devices
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee