CN101562953B

CN101562953B - 多层基板及其制造方法

Info

Publication number: CN101562953B
Application number: CN2009101322088A
Authority: CN
Inventors: 中尾知; 樋口令史; 伊藤彰二; 冈本诚裕
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2003-02-13
Filing date: 2004-02-13
Publication date: 2011-12-07
Anticipated expiration: 2024-02-13
Also published as: FI20050815A; CN101562953A; FI20115084A; CN1751547A; US7421779B2; TWI329474B; FI126775B; CN1751547B; KR100751470B1; JP4110170B2; JPWO2004073370A1; WO2004073370A1; FI121774B; JP4538486B2; US20080250634A1; US20060191133A1; TW200420203A; KR20050095893A; JP2008060609A; US8726495B2

Abstract

将设有通路孔(6)的至少一层的第一内层用基材(10)、配置在最上层并与所述基材(10)重叠的表层电路用的基材(20)、与所述基材(10)重叠的第二内层用基材(30)、配置在最下层的表层电路用导体箔(40)一次层压而制成一次层压体(80)。在该一次层压体(80)上，形成用于将由所述第一内层用的基材(10)和第二内层用基材(30)形成的内层电路电气连接到所述最上层的表层电路用的基材(20)和最下层的导体箔(40)的层间导通部(51)后，在形成有所述层间导通部(51)的表层电路用的基材(20)和表层电路用导体箔(40)上分别形成微细电路。

Description

多层基板及其制造方法

本申请为2005年8月15日提交的、申请号为200480004258.3的、发明名称为“多层基板及其制造方法”的申请的分案申请。

技术领域

本发明涉及多层基板及其制造方法，特别涉及使用在封装基板等中的多层基板及其制造方法。

背景技术

随着电子设备的轻薄小型化、半导体芯片或零件的小型化以及端子的窄间距化，印刷电路板(配线基板)的安装面积的缩小化和配线的精细化也在发展。并且与此同时，信息相关设备中，对应信号频率的宽带化，连接部件之间的配线也要求短距离化。所以，为了达成高密度、高性能，印刷电路板的多层化成为了不可或缺的技术。

多层基板中，关键技术是形成现有的平面电路中没有的电气连接层间的电路(层间导通部)。在构成多层基板各层的多层基板用基材中，在绝缘层上设置贯通孔，沿着该贯通孔的内壁面镀覆导体，由此将多层配线用基材的一侧面和另一侧面电气连接。

以IBM公司的SLC(表面层合电路板)为代表的积层多层基板中，也使用了通过利用感光性树脂的光刻法或激光加工等除去多层基板用基材的绝缘层的一部分，并且通过镀覆形成用于连接层间的层间导通部的方法(例如，高木清著《积层多层印刷配线技术》日刊工业新闻社出版)。

使用了镀覆的配线的导通连接，虽然具有能够以低电阻导通连接微细电路的优点，但是由于制造工序复杂、工时多，因而成本高，成为限制多层基板的用途的主要原因。

近年来，作为代替镀覆的廉价的层间连接方法，使用以松下集团的ALIVH(全层内导孔)基板、东芝集团的B2bit(嵌入凸块互连技术)作为代表的导电性树脂的多层基板被实用化，并且多层基板的用途开始迅速地扩大(例如，特开平6-302957号公报、特开平9-82835号公报、高木清著《积层多层印刷配线技术》日刊工业新闻社出版)。

如图1A至图1H所示，根据ALIVH，将由预浸处理的绝缘板101作为原材料，使用激光而设置贯通绝缘板101的一侧面和另一侧面的通路孔102，通过印刷法在通路孔102中填充导电性胶103后形成层间导通部103a。由于在所希望的位置上进行该作业，因而能够形成具有层间导通部103a的绝缘基材104。并且，绝缘基材104的一侧面和另一侧面上各自压接有铜箔105，通过蚀刻形成所希望的配线图案(铜箔电路)106。相对这样得到的绝缘基材104的一侧面和另一侧面，分别压接具有与绝缘基材104相同结构的绝缘基材107和铜箔108。在压接后的铜箔108上反复进行形成配线图案109的操作，通过这一积层方式形成多层基板100。

ALIVH的施工方法以外，还可以使用如SLC那样利用感光性树脂在绝缘层上进行希望次数的曝光、显影来形成通路孔的方法，或者通过化学蚀刻或干刻蚀来除去不必要的树脂的方法。

利用导电性胶的多层基板的制造方法，虽然廉价，但存在导电性胶的电阻比用于积层法的镀层大、并且与铜箔电路的接触电阻不稳定等多个缺点，但是这些正在逐渐被克服。

在多芯片组块等安装裸片的基板上，随着配线的高密度化，构成多层基板的单层的厚度具有减少的倾向。根据该层厚的减少，绝缘性薄膜单体中，容易产生多层基板的挠曲或折皱而很难确保尺寸稳定性。

鉴于该问题，如图2A至图2F所示，作为将导电性胶用于层间连接的多层基板的制造方法，是将单面覆铜箔的薄膜201作为原材料的制造方法。根据该制造方法，贴合多个多层配线基材207(但是，最下层的基材208上没有设置通路孔)并通过一次层压粘固来形成多层基板200，所述多层配线基材207中，将单面覆铜箔的薄膜201的铜箔202蚀刻而形成所希望的配线图案(铜箔电路)203，在单面覆铜箔的薄膜201的绝缘薄膜层204上设置通路孔205，在通路孔205中填充导电性胶206而形成层间导通部206a(例如，特开2002-353621号公报)。这个方法称为一次层压压力法。

根据一次层压压力法，由于将起绝缘层功能的树脂薄膜和设在该树脂薄膜(绝缘层)一侧面上而起导体层功能的铜箔所构成的镀铜膜基板(单面覆铜箔的薄膜)作为原材料，因而薄膜的刚性很高，能够维持很高的尺寸精度。

并且，根据一次层压压力法，在将单面覆铜箔的薄膜作为原材料进行一次层压之前形成电路，通过一次层压多层化的多层基板，与通过积层法形成的多层基板相比，可在更短的时间内制成，并具有制造成品率良好的优点。但是为了得到与积层法相同的精度，在一次层压压力法中，由于形成构成多层基板的各层的多层基板用基材后进行一次层压，因而需要使各多层基板用基材高精度对位。

一次层压的层间的对位，一般采用在规定的位置上开口的孔(销孔)上贯通销的方法(销对准法)。根据销对准法，能够提高销孔的位置精度，并且能够将销孔和销的间隙控制在最小限度内，因而能够提高对位精度。但是，这样的层间的对位的精度存在限度，并且与积层方式相比，其精度很差。所以，即使预先准备形成有微细电路的基板，也不能与邻接层进行对位，因而很难进行多层化。

并且，以上述SLC为代表的积层方式制造的多层基板，由于逐层顺次地反复进行积层和电路形成，因而相邻接的多层基板用基材的电路、通路孔、表面电路的对位，依赖于进行光刻的对位的精度。一般积层方式与通过使预先层压的电路彼此对位并贴合的一次层压形成的多层基板相比，对位的精度更高。这是直接接合半导体芯片的多层基板的大多数都采用积层方式的理由。但是，如上所述，积层方式中的多层化的制造工序复杂，工时多，并且成本高。

发明内容

本发明是为了解决上述的问题点而做出的，目的在于提供在表层上形成微细电路而能够安装窄间距的半导体元件，并且不会损害可期望高成品率的一次层压法的优点的多层基板及其制造方法。

为了达成上述目的，根据本发明的第一方面，一种多层基板的制造方法，该多层基板至少包括：第一内层用基材，在绝缘层的一侧面上具有导电性电路，并具有用于将上述导电性电路和上述绝缘层的另一侧面电气连接的层间导通部；第二内层用基材，在绝缘层的一侧面上具有导电性电路，其要点在于，包括：将上述第一内层用基材和上述第二内层用基材一次层压，并且将上述第一内层用基材的层间导通部和上述第二内层用基材的导电性电路电气连接的工序；为了将形成在上述第二内层用基材一侧面上的导电性电路和该第二内层用基材的另一侧面电气连接，而在上述第二内层用基材的绝缘层上形成第二表层用层间导通部的工序；和在上述第二内层用基材的另一侧面上形成微细电路的工序。

为了达成上述目的，根据本发明的第二方面，一种多层基板的制造方法，该多层基板至少包括：第一内层用基材，在绝缘层的一侧面上具有导电性电路，并且具有用于电气连接上述导电性电路和上述绝缘层的另一侧面的层间导通部；第二内层用基材，在绝缘层的一侧面上具有导电性电路；表层电路用绝缘基材，具有绝缘层，其要点在于，包括：在上述第一内层用基材的导电性电路侧上配置上述表层电路用绝缘基材，使上述第二内层用基材的上述导电性电路成为第一内层用基材侧地配置在上述第一内层用基材的绝缘层侧的工序；将上述第一、第二内层用基材和上述表层电路用绝缘基材一次层压，并且在上述表层电路用绝缘基材上形成用于与上述第一内层用基材的导电性电路电气连接的第一表层用层间导通部的工序；为了电气连接形成在上述第二内层用基材的一侧面上的导电性电路和该第二内层用基材的另一侧面而在上述第二内层用基材的绝缘层上形成第二表层用层间导通部的工序；和在上述表层电路用绝缘基材的绝缘层的与上述第一内层用基材相反一侧的面和上述第二内层用基材的另一侧面中的至少一个面上形成微细电路的工序。

另外，为了达成上述目的，根据本发明的第三方面，一种多层基板的制造方法，该多层基板至少包括：第一内层用基材，在绝缘层的一侧面上具有导电性电路，并且具有用于电气连接上述导电性电路和上述绝缘层的另一侧面的层间导通部；表层电路用绝缘基材，具有绝缘层，其要点在于，包括：在上述第一内层用基材的导电性电路面侧上配置表层电路用绝缘基材的工序；将上述第一内层用基材和上述表层电路用绝缘基材一次层压的工序；在上述表层电路用绝缘基材上形成用于与上述第一内层用基材的导电性电路进行电气连接的第一表层用层间导通部的工序；和在上述表层电路用基材的与上述第一内层用基材相对的面的相反侧的面上形成微细电路的工序。

另外，为了达成上述目的，根据本发明的第四方面，一种多层基板的制造方法，该多层基板至少包括：第三内层用基材，在绝缘层的一侧面上具有导电性电路，并且具有用于电气连接上述导电性电路和上述绝缘层的另一侧面的层间导通部；第三表层电路用基材，在绝缘层的一侧面上具有导电性电路，在上述绝缘层的另一侧面上形成比形成在上述一侧面上的导电性电路更微细的导电性电路，并且在上述绝缘层上具有用于对形成在一侧面上的导电性电路和形成在另一侧面上的导电性电路进行电气连接的第三表层用层间导通部，其要点在于，包括：在将设置于上述第三表层电路用基材上的微细电路面配置在表层上的状态下，将上述第三内层用基材和第三表层电路用基材一次层压，并且对上述第三内层用基材的层间导通部和形成在上述第三表层电路用基材一侧面上的导电性电路进行电气连接的工序。

附图说明

图1A至1H是表示现有的多层基板的制造工序的工序图。

图2A至2F是表示现有的多层基板的其他制造工序的工序图。

图3A至3G是表示本发明第一实施方式的多层基板制造方法的前半工序的图。

图4A至4C是表示本发明第一实施方式的多层基板制造方法的后半工序的图。

图5是表示只在表层的单面上形成微细电路时的图。

图6A至6E是表示第一实施方式的变形例的多层基板制造工序的工序图。

图7A至7C是表示第一实施方式的变形例的制造方法的其他例子的工序图。

图8是表示只在表层的单面上形成微细电路时的图。

图9A至9H是表示本发明第二实施方式的多层基板制造方法的工序图。

图10A至10D是表示本发明第二实施方式的多层基板的其他制造方法的工序图。

图11A至11D是表示第二实施方式的镀覆方法的第一例子的工序图。

图12A至12E是表示第二实施方式的镀覆方法的第二例子的工序图。

图13A至13C是表示镀覆方法的第三例子的工序图。

图14A至14G是表示第二实施方式的变形例的工序图。

图15A至15C是表示层间导通部的镀层的生长例的图。

图16是表示本发明的第二实施方式的其他变形例的图。

具体实施方式

下面参照附图，详细说明本发明的实施方式。

第一实施方式

如图3A所示，将在起绝缘层功能的聚酰亚胺薄膜2的一侧面上具有铜箔3的单面镀铜膜基板(CCL)1作为原材料，在铜箔3上进行蚀刻而形成基于铜箔3的电路图案(内层电路)4(图3B)。铜箔3的蚀刻，可以使用将氯化铁作为主要成分的水溶液、将氯化铁作为主要成分的腐蚀剂来进行。

接着，如图3C所示，聚酰亚胺薄膜2的多层化粘合面侧(与铜箔3相反的面)上形成粘合层5。粘合层5，为清漆类型时，通过利用涂胶辊或网板印刷机进行涂敷而形成；为薄膜类型时，利用层压机进行热压接而形成。

该实施方式中，使用了具有可塑性的聚酰亚胺。作为具有热可塑性的聚酰亚胺类材料，可以使用聚醚酰亚胺(PEI)、聚醚醚酮(PEEK)类材料等。

另外，形成内层电路图案4的工序和形成粘合层5的工序的顺序也可以倒过来。并且，绝缘层兼作粘合层时，可以省略粘合层5。此时兼作粘合层的绝缘层的材料，可以使用聚酰亚胺、热可塑性聚酰亚胺、具有热可塑性树脂的热可塑性聚酰亚胺、或者液晶聚合物。

接着，从粘合层5一侧照射激光，在粘合层5和聚酰亚胺薄膜2上贯穿设置通路孔6。对通过蚀刻而设在铜箔3的内层电路4上的小孔6A的中心、粘合层5、聚酰亚胺薄膜2的通路孔6的中心进行对位，由此形成具有小孔6A的带有小孔的通路孔6，所述小孔6A的直径小于通路孔6。通路孔6的直径，例如为100μm左右，小孔6A的直径为30～50μm左右。

接着，如图3E所示，通过使用如网板印刷中使用的涂刷板来从粘合层5的一侧挤压银胶等导电性胶7，全部填满通路孔6和小孔6A。填充导电性胶7时，不使用印刷用掩模，用薄的保护薄膜涂在通路孔6部分以外的表面，防止剩余涂刷的导电性胶导致的污染。

由此，完成在绝缘层的一侧面上形成有内层电路4，并形成有层间导通部7a的内层电路用的多层基板用基材10(第一内层用基材)，所述层间导通部7a填充有将一侧面至另一侧面(图面上侧定义为一侧面，图面下侧定义为另一侧面)电气连接的导电性胶7。

如图3F所示，将两张内层电路用的多层基板用基材(第一内层用基材)10、10、在起绝缘层功能的聚酰亚胺薄膜22的一侧面上具有铜箔(导体箔)21，另一侧面上具有粘合层23的表层电路用的基材20(与在表层电路用绝缘基材70上贴合导体箔21的结构等同)、在起绝缘层功能的聚酰亚胺薄膜31的一侧面上形成成为内层电路的电路图案(电路)32，另一侧面上具有粘合层33的内层电路用的一张多层基板用基材(第二内层用基材)30、和表层电路用的一张导体箔40一次层压并粘固。另外，本实施方式中虽然表示了使用两个第一内层基材10的例子，但是也可以适当变更。

换句话讲，也可以在两张内层电路用的多层基板用基材(第一内层用基材)10、10的一侧面侧(内层电路4侧)上配置表层电路用的多层基板用基材(表层电路用基材)20，在两张内层电路用的多层基板用基材10的另一侧面侧，即第一内层用基材的粘合层5侧配置内层电路用的多层基板用基材(第二内层用基材)30，并在多层基板用基材30的下侧，即在粘合层33侧配置导体箔40，并一次层压而粘固。

另外，内层电路用的多层基板用基材(第二内层用基材)30，与没有形成通路孔6(层间导通部7a)的多层基板用基材(第一内层用基材)10相同，并且表层电路用的多层基板用基材(表层电路用基材)20，相当于在CCL上设有粘合层23的结构。

将第一内层用基材10、表层电路用基材20、第二内层用基材30以及表层电路用导体箔40一次层压时，通过销对准法等进行对位，使得内层电路4、32通过层间导通部7彼此电气连接，并且通过热压而一次层压粘固。

由此，如图3G所示，内部的电路图案(内层电路)4、32彼此通过在通路孔6中填充导电性胶7的层间导通部7a而彼此导通连接层间，由此完成一侧面上未形成通路孔6的表面铜箔21，并且另一侧面上具有背面铜箔40的一次层压体50。

一次层压后，在一次层压体50的一侧面和另一侧面上进行通孔加工和微细电路的加工。首先，如图4A所示，利用激光，分别在最上层的表层电路用基材20和最下层的第二内层用基材30以及铜箔40上，形成用于连接一次层压体50的一侧面和另一侧面上形成的微细电路和内层电路的通路孔51。

并且用X射线进行由激光加工形成的孔和正下方的层之间的对位。即，使用X射线透视内层电路(电路图案4或32)，对用于连接在一次层压体50的一侧面和另一侧面上形成的微细电路和内层电路的通路孔51进行对位。

在通路孔51的形成上，除了利用YAG激光器、准分子激光器或二氧化碳激光器的加工以外，还可以使用将保护层或者铜箔作为掩模的化学蚀刻或干刻蚀。

接着，如图4B所示，在通路孔51内壁上进行表面处理后，通过铜镀层52覆盖通路孔51内壁，分别电气连接一次层压体50的一侧面或另一侧面上设置的铜箔21、铜箔40和正下方的电路图案(内层电路)4或32。由此，形成连接一次层压体50的一侧面和另一侧面上设置的电路和内层电路的第一和第二表层用层间导通部51a、51b。

在一次层压体50的一侧面和另一侧面上设置的铜箔21、40上粘附光致保护层，并进行正下方的电路图案(内层电路)4或32之间的对位，并曝光显影。对位时进行上述的使用X射线的对位方法。所以，如图4C所示，利用氯化铁水溶液将铜箔蚀刻后，剥离保护层，在一次层压体50的一侧面和另一侧面上形成微细电路54。根据需要可以覆盖形成阻焊膜而完成本实施方式的多层基板60。

多层基板60中，内层电路4、32和通路孔6以及一次层压体50的一侧面和另一侧面上形成的微细电路54的对位精度，与为了形成微细电路54而在光致保护层上使图案曝光的对准器的精度相等，并且比现有的一次层压的层间对位精度高。所以，本实施方式的微细电路中，通孔周围的焊盘对应该精度而缩小，可实现电路的微细化。例如，内层电路4、32的焊盘直径为400～600μm左右，微细电路54的焊盘直径为比其小径的50～70μm左右。

半导体用内插器中，将一侧连接到半导体芯片上，将相反侧连接到机器的印刷电路板时，只在单面上要求高微细的图案。如图5所示，这种场合下，也可以将形成内层电路4和通路孔6后的第一内层用基材10、形成内层电路32后的第二内层用基材30、和铜箔40一次层压，并且只在铜箔40侧上形成一次层压后的导通部，也就是形成对连接半导体芯片的导体电路和内层电路进行连接的第二表层用层间导通部51b，并形成微细电路54即可。

另外，期望的是，图4C、5中使用的各层的绝缘层由相同的材料构成。通过各绝缘层使用相同的材料，由此能够抑制一次层压后的多层基板的弯曲。并且，各绝缘层使用相同材料的效果，比图5所示的只在单面上形成微细电路时要好。另外，如图4C、图5所示的实施方式中虽然使用了两张第一内层用基材10，但是用一张或三张以上也能得到相同的效果。

图6A至图6E，表示上述第一实施方式的其他变形例。并且，在图6A至图6E中，对应于图3A至图3G、图4A至图4C的部分，使用与图3A至图3G、图4A至图4C中的标号相同的标号，并省略其说明。

如图6A所示，将两张内层电路用的多层基板用基材(第一内层用基材)10、10、起绝缘层功能的聚酰亚胺薄膜71的一侧面上具有粘合层72的表层电路用的一张多层基板用基材(表层电路用绝缘基材)70、内层电路用的一张多层基板用基材(第二内层用基材)30一次层压而粘合。另外，本实施方式中，作为第二内层用基材的绝缘层，使用没有粘合层的绝缘层。

即，在两张内层电路用的多层基板用基材(第一内层用基材)10的一侧面(内层电路4侧)上配置表层电路用的多层基板用基材(表层电路用绝缘基材)70，并在两张内层电路用的多层基板用基材(第一内层用基材)10、10的另一侧面(粘合层5侧)上配置内层电路4用的多层基板用基材(第二内层用基材)30的状态下一次层压而粘合。

如上所述，各基材，即第一内层用基材10、第二内层用基材30以及表层电路用绝缘基材70，通过销对准法等进行对位，使得内层电路4、32之间通过层间导通部7a电气连接，并通过热压来一次层压。由此，如图6B所示，内部的电路图案(内层电路)4、32之间通过在通路孔6中填充导电性胶7的层间导通部7a而彼此导通连接层间，完成在一侧面和另一侧面上具有未形成层间导通部和微细电路的绝缘层(聚酰亚胺薄膜71、31)的一次层压体80。

一次层压后，在一次层压体80的一侧面和另一侧面上进行层间导通部的加工和微细电路的加工。

首先，如图6C所示，利用激光，分别在表层电路用绝缘基材70和第二内层用基材30上，形成用于连接在一次层压体80的一侧面和另一侧面上形成的微细电路和内层电路的通路孔81。并且用X射线调整由激光加工形成的孔和正下方的层之间的对位。即，使用X射线透视内层电路(电路图案4或32)，对用于连接一侧面和另一侧面上形成的微细电路和内层电路的通路孔81进行对位。另外，如果第二内层用基材30、表层电路用绝缘基材70是透光性材料的话，可以根据图象处理法进行对位。

接着，在包含通路孔81内壁的一次层压体80的一侧面和另一侧面的绝缘层表面上，通过溅射形成将Ni作为基底并由两层Cu形成的薄膜层。

另外，除了Ni以外，可以使用Cr、Ti或者包含这些的合金。

如图6D所示，将该溅射膜作为种子层，进行镀铜而在绝缘层表面和通路孔81内形成铜层82。一般来讲，在表面上以均匀的厚度形成镀膜，但是可以通过深部位的镀覆速度比浅部位快的填孔镀等在通路孔81内选择性地析出铜，从而使镀覆后的表面变得平滑。本实施方式中，表示后者的例子。由此，通过镀铜(铜层82)填充连接表层和内层的通路孔81，并形成第一和第二表层用层间导通部81a、81b。

如图6E所示，通过镀覆形成铜层82后，通过蚀刻除去不用部分而形成表层电路(微细电路)83。并且根据需要覆盖形成阻焊膜后，完成多层基板90。并且从图6E可以了解到，内层电路4的间距比微细电路83的间距大。

多层基板90中，内层电路4、32和表层用层间导通部81a以及微细电路83的对位精度，与形成微细电路83的蚀刻图案的对准器精度相等，并且比现有的通过一次层压的层间对位精度高很多。所以，在最表层中，表层用层间导通部81a周围的焊盘对应其精度也缩小，并形成比现有更微细的电路。

虽然上述制造方法表示根据消去法的加工例，但是也可以使用在镀铜前，留下电路图案部而用保护层覆盖绝缘层表面，并只在通路孔和电路部使镀膜生长的添加法。

下面参照图7A至图7C，说明添加法的加工例。

如图7A所示，分别从一次层压的一次层压体80的一侧面和另一侧面至表层电路用基材70和第二内层用基材30，形成用于连接在一次层压体80的一侧面和另一侧面上形成的微细电路和内层电路的通路孔81，并在包含通路孔81内壁的一次层压体80的一侧面和另一侧面的绝缘体表面上用溅射法将Ni和Cu成膜后，在溅射膜上粘附保护层84，并进行曝光·显影。此时，使得通过曝光·显影得到的图案更加微细。

接着，通过溅射膜供电，同时通过电解镀形成铜电路85。此时，通过镀铜填充用于连接微细电路和内层电路的通路孔81内部，由此形成第一和第二表层用层间导通部81a、81b(图7B)。镀覆工序之后，除去保护层84，并将电路以外的溅射膜通过蚀刻除去。由此，形成与图6E相同的多层基板90(图7C)。

上述第一实施方式的变形例中，只在单面上形成微细电路时，如图8所示，将形成电路和通路孔(层间导通部)后的第一内层用基材10和形成电路后的第二内层用基材30一次层压，并在第二内层用基材30上一次层压后形成用于连接微细电路和内层电路的通路孔81，然后通过镀铜形成微细电路83并形成第二表层用层间导通部81b即可。

另外，期望的是，图7C、8中使用的各层的绝缘层由相同的材料构成。通过各绝缘层使用相同的材料，能够抑制一次层压后的多层基板的弯曲。并且，各绝缘层使用相同材料的效果，比图8所示的只在一侧的表层上形成微细电路时要好。另外，如图7C、图8所示的实施方式中虽然使用了两张第一内层用基材10，但是用一张或三张以上也能得到相同的效果。

另外，本实施方式中虽然表示了在各基材上具有绝缘层和粘合层的镀铜膜的层压板，但是如上所述，绝缘层兼作粘合层时，可以省略粘合层5。另外，兼作粘合层的绝缘层的材料，可以使用聚酰亚胺、热可塑性聚酰亚胺、具有热可塑性树脂的热可塑性聚酰亚胺、或者液晶聚合物。

第二实施方式

参照下以下附图，说明本发明的第二实施方式的多层基板的制造方法。

在兼作粘合层的绝缘层12的一侧面上，将设有铜箔13的单面覆铜板(CCL：覆铜薄层压板)作为原材料(图9A)，使用蚀刻等在铜箔13上形成铜电路和铜焊盘部11(图9B)。作为单面CCL，期望的是，使用例如绝缘树脂聚酰亚胺、热可塑性聚酰亚胺、热硬化性聚酰亚胺、具有热硬化功能的热可塑性聚酰亚胺、或者液晶聚合物等。并且期望的是，绝缘层的厚度为10～70μm左右，铜箔的厚度为5～20μm左右(第1A工序)。

接着，通过激光加工、蚀刻等在绝缘层12上形成用于导通铜电路和铜焊盘部11的通路孔14(图9C)(第2A工序)。通路孔的直径期望为20～50μm左右。

在第1A工序中制成的通路孔14的内部，通过镀覆等填充导体而形成第三表层电路用层间导通部15，并且在绝缘层12的表面上形成铜电路部和铜焊盘部16(图9D)。以到目前止的工序形成第三表层电路用基材A。另外，第三表层电路用基材A的形成过程，也能够以图10A至图10D所示的顺序进行。即，如图10A所示，将单面镀铜膜基板CCL作为原材料，首先通过激光加工、蚀刻等而设置通路孔14(图10B)、接着，在与铜箔13的通路孔14对应的位置上设置铜电路和铜焊盘部11后进行镀覆(图10C)，由此形成第三表层电路用基材A(图10D)。在第三表层电路用基材A中，另一侧面上形成比形成在一侧面上的微细电路粗大的电路。形成在另一侧面上的电路，具有能够允许一次层压时对位误差的精度。

作为镀覆的方法，使用如图11A至图11D所示的方法。例如，在绝缘层12上设置通路孔14，并在与通路孔14对应的位置上设置铜焊盘部11的基材中，在与铜焊盘部11相反的一侧面和通路孔14内部，通过例如溅射或吸附催化剂等形成镀覆的种子层31(图11A)。接着，在铜焊盘部11侧的面上形成保护层32后，通过电解镀析出铜330(图11B)。然后，在通过镀覆析出的铜330上，在所希望的电路图案上形成保护层32(图11C)，通过消去法，除去电路图案上不使用部位的铜330和种子层310。在目前为止的工序中，形成通过镀覆在通路孔14内部填充铜的基材(第三表层电路用基材)C(图11D)。

另外，如图12A至图12E所示，也可以通过如下所述的方法得到相同的基材(第三表层用电路基材)C：与图11A至图11D相同地形成种子层310后(图12A)，在所希望的图案上形成保护层32(图12B)，并通过电解镀等只在电路图案的必要部位上析出铜330而除去保护层32(图12C、图12D)，将先前析出的铜作为蚀刻掩模，除去种子层310(图12E)。

此外，如图13A至图13C所示，也有不形成种子层310而在所希望的图案上形成保护层(图13A)，并通过无电解的化学镀铜来析出铜330(图13B)，除去保护层32(图13C)的方法。

使用上述各方法，得到具有在通路孔14内部填充了铜的第三表层用层间导通部的第三表层电路用基材C(第3A工序)。另外，期望的是，通过镀覆形成的导体层厚度为3～10μm左右，铜焊盘部11的直径为80～150μm左右。

然后，通过与第1A、第2A工序相同的方法，在兼作粘合层的绝缘层的一侧面上，形成铜电路部和铜焊盘部11，由此制成通路孔14开口的第三内层用基材B(图9E)(第4A工序)。期望的是，通路孔的直径为50～200μm左右，铜焊盘部的直径为250～400μm左右。

在第4A工序中制成的基材的通路孔14内部，通过印刷法等填充将例如银、铜或者涂敷银的铜等作为填料金属的导电胶，得到层间导通部14A(图9F)(第5A工序)。

准备必要张数的在第5A工序中得到的第三内层用基材B，并且使由镀覆得到的微细电路侧成为表层地配置在第3A工序中得到的第三表层电路用基材A，并利用设置在各基材表面或内部的未图示的对准标记、基准孔、电路图案等进行定位，使得各自的层间导通部和铜焊盘部电气连接，然后进行一次层压(图9G)。然后，利用真空固化压力机或硬固化压力机，以1～5Mpa对基板加压，并在150～250℃加热，保持30分钟～2小时，由此粘固各层(图9H)(第6A工序)。如上所述，通过一次层压法，能够容易地得到一侧面上具有微细的电路图案的多层基板D。

从上述说明中可以了解到，第二实施方式，与第一实施方式不同，其特征在于，对预先制成至少包含基板的电路的作为多层基板用基材的多张基材进行一次层压，其中，所述基板上形成有微细电路。

接着，参照图14A至图14G，说明第二实施方式的变形例的多层配线基板的制造方法。

在兼作粘合层的绝缘层22的一侧面上，将设有铜箔23的单面镀铜膜板(CCL：覆铜薄层压板)作为原材料(图14A)，使用蚀刻等在预先形成有铜箔23的面上形成微细的铜电路和铜焊盘部21(图14B)(第1B工序)。作为由蚀刻形成微细电路的单面CCL，期望的是，例如，在绝缘树脂层上使用聚酰亚胺、热可塑性聚酰亚胺、热硬化性聚酰亚胺、具有热硬化功能的热可塑性聚酰亚胺、或者液晶聚合物等，并且期望的是，绝缘层的厚度为10～70μm左右，铜箔的厚度为5～20μm左右，铜焊盘部的直径期望为80～150μm左右。

接着，通过激光加工、蚀刻等在绝缘层22上形成通路孔(图14C)(第2B工序)。通路孔24的直径期望为20～50μm左右。

在第2B工序中制成的通路孔24的内部，用与上述第二实施方式的第3A工序相同的方法，通过镀覆填充导体而形成第三表层用层间导通部24a，并且与绝缘层22的形成上述微细的铜电路部和铜焊盘21的面相反一侧的表面上形成铜电路部和铜焊盘部26，由此制成第三表层电路用基材E(图14D)(第3B工序)。另外，第三表层电路用基材E的表层侧的铜电路部和铜焊盘21，形成有比另一侧面的由镀覆形成的铜电路部和铜焊盘26更加微细的图案。

虽然在第3B工序中，第三表层用层间导通部24a，通过镀覆填充通路孔24，但是如图15A至图15C所示，在镀层形成过程中，层间导通部24a的正上方容易产生凹部61。考虑到这一点，通过镀覆形成的导体层的厚度期望为15～20μm左右。此时的铜焊盘部26的直径期望为250～400μm左右，只要是能够允许一次层压时的对位误差的尺寸就可以。由此，能够以与现有的一次层压相同的对位精度得到表层上形成微细电路的多层基板。

然后，通过与上述第二实施方式的第1A、第2A工序以及第3A工序相同的方法，在兼作粘合层的绝缘层的单面上，形成铜电路部和铜焊盘部26，由此制成形成有层间导通部27a的第三内层用基材F(图14E)

(第4B工序)。并且，通路孔的直径期望为50～200μm左右，第三内层用基材F的铜焊盘部26的直径期望为250～400μm左右。

准备必要张数的在第4B工序中得到的第三内层用基材F(F1、F2、F3)，并且使第三表层电路用基材E的由镀覆得到的铜电路部(形成有微细电路的面的相反面)和铜焊盘部26成为内层地对在第3B工序中得到的第三表层电路用基材E进行配置，并利用设在各基材表面或内部的未图示的对准标记、基准孔、电路图案等进行定位后，一次层压而粘固(图14F)。另外，在图14F中表示出形成有彼此不同的内层电路的第三表层电路用基材F1、F2、F3。这样，通过适当地组合在内部形成的内层电路不同的第三表层电路用基材F，能够形成满足要求的各种多层基板。

层压后，利用真空固化压力机或固化压力机，以1～5Mpa对基板加压，并在150～250℃下进行加热，保持30分钟～2小时，从而进行一次层压(图13G)。如此，通过一次层压法，能够容易地得到在最表层上具有微细的电路图案的多层基板G。

将图9H所示的多层基板D和图14G所示的多层基板G比较后可以知道：多层基板D中，在最表层上与第三表层用层间导通部同时形成的微细电路连接到未图示的半导体芯片等上，而基板G中，通过上述第1B工序在最表层上形成的微细电路的铜焊盘21连接到半导体芯片等上。

在本发明的第二实施方式、以及第二实施方式的变形例中，也可以将在兼作粘合层的绝缘层的单面上形成有铜箔的单面CCL作为原材料，开口形成通路孔后，利用蚀刻等形成电路部。并且，绝缘层也不一定需要兼作粘合层，如图16所示，也可以是粘合层81和绝缘层82不同的两层以上的结构。此时作为粘合层，可以列举热硬化性聚酰亚胺、热可塑性聚酰亚胺、具有热硬化功能的热可塑性聚酰亚胺、液晶聚合物等。

根据本发明的第一实施方式，由于将表层的电路基材与内层一起进行一次层压，并在一次层压后只进行最表层的电路形成，因而可以不影响一次层压的对位精度而形成微细电路。并且，能够提供不会损害用很少的工时并可以期待高成品率的一次层压的优点而可安装窄间距的半导体元件的多层基板。

另外，本发明的第二实施方式中，与第一实施方式不同，可在一次层压前形成电路。根据该方法，通过一次层压法能够制成表层的电路图案微细的多层基板。由此，能够解除前述的现有技术中的问题点，并且能够低成本、高成品率制造电路图案微细的多层基板。

另外，在多层基板中，由于层压的电路图案的原因，表层上可能产生一些凹凸，从而对微细电路的形成产生恶劣影响，但是根据第二实施方式的多层基板的制造方法，由于不受到一次层压后的表层凹凸的影响，因而能够形成比前述的第一实施方式更加微细的电路。

Claims

1.一种多层基板的制造方法，包括：

形成至少一张的内层用基材的工序，该内层用基材仅在其绝缘层的一侧面上具有导电性电路，并且具有用于电气连接所述导电性电路和所述绝缘层的另一侧面的层间导通部；

形成表层电路用基材的工序，所述表层电路用基材在其绝缘层的一侧面上具有导电性电路，在所述绝缘层的另一侧面上形成比形成在所述一侧面上的导电性电路更微细的导电性电路，并且具有用于对形成在所述绝缘层在一侧面上的导电性电路和形成在另一侧面上的导电性电路进行电气连接的表层用层间导通部；和

在将设置于所述表层电路用基材上的微细电路面配置在表层上的状态下，将所述内层用基材和表层电路用基材一次层压，并且对所述内层用基材的层间导通部和形成在表层电路用基材一侧面上的导电性电路所述进行电气连接的工序。

2.根据权利要求1所述的多层基板的制造方法，其特征在于，所述多层基板的各个绝缘层由相同的材料构成。

3.根据权利要求2所述的多层基板的制造方法，其特征在于，至少所述多层基板的各个绝缘层由具有粘合性的材料构成，或者所述多层基板的各个绝缘层的另一侧面上具有粘合层。

4.根据权利要求3所述的多层基板的制造方法，其特征在于，所述多层基板的各个绝缘层由聚酰亚胺或液晶聚合物构成。

5.根据权利要求4所述的多层基板的制造方法，其特征在于，所述聚酰亚胺是热可塑性聚酰亚胺或热硬化性聚酰亚胺。

6.根据权利要求5所述的多层基板的制造方法，其特征在于，所述热可塑性聚酰亚胺中具有热硬化树脂。

7.一种多层基板，其特征在于，通过权利要求1至6所述的多层基板的制造方法来制造。

8.根据权利要求7所述的多层基板，其特征在于，形成在外侧的微细电路的焊盘比所述各内层用基材的导电性电路的焊盘小。