WO2004073370A1

WO2004073370A1 - 多層基板およびその製造方法

Info

Publication number: WO2004073370A1
Application number: PCT/JP2004/001544
Authority: WO
Inventors: Osamu Nakao; Reiji Higuchi; Syouji Ito; Masahiro Okamoto
Original assignee: Fujikura Ltd.
Priority date: 2003-02-13
Filing date: 2004-02-13
Publication date: 2004-08-26
Also published as: FI126775B; CN1751547A; CN1751547B; JP4110170B2; US7421779B2; JP4538486B2; CN101562953B; US8726495B2; KR20050095893A; JP2008060609A; KR100751470B1; FI20115084A; CN101562953A; JPWO2004073370A1; US20080250634A1; FI121774B; TW200420203A; US20060191133A1; FI20050815A; TWI329474B

Abstract

ビアホール（６）が設けられた少なくとも一層の第１内層用基材（１０）と、最上層に配置され前記基材（１０）に重ねられる表層回路用の基材（２０）と、前記基材（１０）に重ねられる第２内層用基材（３０）と、最下層に配置される表層回路用導体箔（４０）とを一括積層して一括積層体（８０）を作成する。この一括積層体（８０）に、前記最上層の表層回路用の基材（２０）と最下層の導体箔（４０）とに前記第１内層用の基材（１０）及び第２内層用基材（３０）とで形成された内層回路を電気的に接続する層間導通部（５１）を形成した後、前記層間導通部（５１）が形成された表層回路用の基材（２０）及び表層回路用導体箔（４０）上に微細回路をそれぞれ形成する。

Description

明細書

多層基板およびその製造方法技術分野

この発明は、多層基板およびその製造方法に関し、特に、パッケージ基板等に使用される多層基板およびその製造方法に関するものである。

背景技術

電子機器の軽薄短小化、半導体チップゃ部品の小型化および端子の狭ピッチ化にともない、プリント基板（配線基板）の実装面積の縮小化や配線の精細化が進んでいる。また同時に、情報関連機器では、信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められている。このため、高密度、高性能を達成するために、プリント基板の多層化は必要不可欠の技術となっている。

多層基板では、従来の平面回路にはなかった層間を電気的に接続する回路（層間導通部）の形成がキーテクノロジ一である。多層基板の各層を構成する多層基板用基材においては、絶縁層に貫通孔が設けられ、この貫通孔の内壁面に沿つて導体がめっきされることで、多層配線用基材の一方の面と他方の面とが電気的に接続される。

I B M社の S L C (Su r f a c e L ami na r C i r c u i t) に代表されるビルドアップ多層基板においても、多層基板用基材の絶縁層の一部を感光性樹脂を用いたフォトリソグラフィ法ゃレーザ加工等で除去し、層間を接続するための層間導通部をめつきで形成する方法が用いられている（例えば、高木清著「ビルドァップ多層プリント基板配線技術」日刊工業新聞社出版)。めっきを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、製造工程が複雑で、工数も多いため、コストが高くなり、多層基板の用途を制限する要因となっている。

近年、めっきに代わる安価な層間接続方法として、松下グループの AL IV H (An y L aye r I n t e r s t i t i a l V i a Ho l e) 基板や、東芝グループの B 2 b i t (Bu r i e d Bump I n t e r c o nne c t i on Te c hno l ogy) に代表される導電性樹脂を用いた多層基板が実用化され、多層基板の用途が急速に拡大し始めている（例えば、特開平 6 - 302957号公報、特開平 9 - 82835号公報、高木清著「ビルドァップ多層プリント基板配線技術」日刊工業新聞社出版)。

AL IVHによれば、図 1 A乃至 1 Hに示されているように、プリプレダによる絶縁板 101を出発材としてレーザを用いて絶縁板 101の一方の面と他方の面とを貫通するビアホール 102を設け、印刷法によってビアホール 10 2に導電性ペース卜 103を充填して層間導通部 103 aが形成される。この作業を所望の箇所に行なうことで、層間導通部 103 aを有する絶縁基材 10 4が形成される。そして、絶縁基材 104の一方の面及び他方の面に夫々銅箔 105を圧着し、エッチングにより所望の配線パターン (銅箔回路) 106が形成される。こうして得られた絶縁基材 104の一方の面と他方の面に対して、絶縁基材 104と同等の構成を有する絶縁基材 107と、銅箔 108とを夫々圧着する。圧着後の銅箔 108にさらに配線パターン 109を形成することを繰り返し行なうビルドァップ方式で多層基板 100が形成される。

AL I VHの工法以外にも、 SLCのように、絶緣層に感光性樹脂を用いて露光、現像を所望の回数行なうことにより、ビアホールを形成する方法や、ケミカルあるいはドライエッチングによって不必要な樹脂を除去する方法も適用できる可能性がある。

導電性ペース卜を用いた多層基板の製造方法は、安価である反面、導電性べ一ストの電気抵抗がビルドアップ法で使用されるめつきに比べて大きく、銅箔回路との接触抵抗が安定しないなどのいくつかの欠点もあるが、それらも徐々に克服されつつある。

マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層基板を構成する一層の厚さが減少する傾向にある。この層厚の減少によって絶縁性フィルム単体では、多層基板の撓みやしわが発生し易くなり、寸法安定性が確保し難くなつている。

この問題に鑑み、層間接続に導電性ペーストを用いる多層基板の製造方法として、図 2 A乃至 2 Fに示されているように、片面銅箔付きフィルム 2 0 1を出発材とする製造方法がある。この製造方法によれば、片面銅箔付きフィルム 2 0 1の銅箔 2 0 2をエツチングして所望の配線パ夕一ン (銅箔回路) 2 0 3 を形成し、片面銅箔付きフィルム 2 0 1の絶縁フィルム層 2 0 4にビアホール 2 0 5をあけ、ビアホール 2 0 5に導電性ペースト 2 0 6を充填して層間導通部 2 0 6 aを形成した多層配線基材 2 0 7 (但し、最下層の基材 2 0 8は、ピァホールは設けられない）を複数貼り合わせて一括積層し固着することによつて多層基板 2 0 0を形成する (例えば、特開 2 0 0 2 - 3 5 3 6 2 1号公報）。この方法を一括積層プレス法と呼ぶ。

一括積層プレス法によれば、絶縁層として機能する樹脂フィルムと、この榭脂フィルム（絶縁層）の一方の面に設けられた導体層として機能する銅箔とから成る銅張基板 (片面銅箔付きフィルム) を出発材としているので、フィルムの剛性が高まり、高い寸法精度を維持できる。

さらに一括積層プレス法によれば、片面銅箔付きフィルムを出発材として一括積層を行なう前に回路形成を行ない、一括積層によって多層化した多層基板は、ビルドアップ法によって形成された多層基板より、短時間で作成可能で、かつ歩留まりょく製造できる利点がある。しかしながらビルドアツプ法と同様の精度を得るには、一括積層プレス法では、多層基板の各層を構成する多層基板用基材を形成してから一括積層を行なうため、各多層基板用基材を高精度に位置合わせする必要がある。

一括積層における層間の位置合わせは、所定の位置に開口されている穴（ピン穴）にピンを貫通させる方法（ピンァライメント法）が一般的である。ピンァライメント方法によれば、ピン穴の位置精度を高めるとともに、ピン穴とピンのクリアランスを最小限に抑えることが位置合わせ精度を向上させるボイントになる。しかし、このような層間の位置合わせの精度には限界があり、ビルドアップ方式に比べると、その精度は劣っている。よって、予め微細回路を形成した基板を用意しても隣接層との位置合わせができず多層化が困難である。一方、上記した S L Cに代表されるビルトアツプ方式で製造された多層基板は、一層一層順番に、積層と回路形成を繰り返し行なうので、隣接する多層基板用基材の回路、ビアホール、表面の回路の位置合わせは、フォトリソグラフィを行なう位置合わせの精度に依存している。一般的にビルドアップ方式は、予め積層した回路同士を位置合わせして貼り合わせる一括積層によって形成された多層基板に比して、位置合わせの精度が高い。このことは、半導体チップが直接接合される多層基板の多くに、ビルトアツプ方式が採用されている理由である。しかし、ビルドアップ方式での多層化は前述のように、製造工程が複雑で、工数が多く、コストがかかる。

本発明の目的は、上述の如き問題点を解消するためになされたもので、高い歩留まりを期待できる一括積層法の利点を損なうことなく、表層に微細回路を形成して狭ピッチの半導体素子を実装できる多層基板およびその製造方法を提供することを目的としている。発明の開示

上記目的を達成するために、本発明の第 1の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層の一方の面に導電性回路を有する第 2内層用基材とを少なくとも含む多層基板の製造方法であって、前記第 1内層用基材及び前記第 2内層用基材を一括積層するとともに前記第 1内層用基材の層間導通部と前記第 2内層用基材の導電性回路とを電気的に接続する工程と、前記第 2内層用基材の一方の面に形成された導電性回路と当該第 2内層用基材の他方の面とを電気的に接続するために前記第 2 内層用基材の絶縁層に第 2表層用層間導通部を形成する工程と、前記第 2内層用基材の他方の面に微細回路を形成する工程と、を含むことを要旨とする。また上記目的を達成するために、本発明の第 2の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層の一方の面に導電性回路を有する第 2内層用基材と、絶縁層を有する表層回路用絶緣基材と、を少なくとも含む多層基板の製造方法であって、前記第 1内層用基材の導電性回路側に前記表層回路用絶縁基材を配置し、前記第 1内層用基材の絶縁層側に前記第 2内層用基材の前記導電性回路が第 1内層用基材側になるように配置する工程と、前記第 1、第 2内層用基材及び前記表層回路用絶縁基材を一括積層するとともに前記表層回路用絶縁基材に前記第 1内層用基材の導電性回路と電気的に接続するための第 1表層用層間導通部を形成する工程と、前記第 2内層用基材の一方の面に形成された導電性回路と当該第 2内層用基材の他方の面とを電気的に接続するために前記第 2内層用基材の絶縁層に第 2表層用層間導通部を形成する工程と、前記表層回路用絶縁基材の絶縁層の前記第 1内層用基材とは反対側の面及び前記第 2内層用基材の他方の面の内少なくとも一つの面に微細回路を形成する工程と、を含むことを要旨とする。

また上記目的を達成するために、本発明の第 3の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層を有する表層回路用絶縁基材と、を少なくとも含む多層基板の製造方法であって、前記第 1内層用基材の導電性回路面側に表層回路用絶縁基材を配置する工程と、前記第 1内層用基材と、前記表層回路用絶縁基材とを一括積層する工程と、前記表層回路用絶縁基材に前記第 1内層用基材の導電性回路と電気的接続を行なうための第 1表層用層間導通部を形成する工程と、前記表層回路用基材の前記第 1内層用基材と対向する面の反対側の面に微細回路を形成する工程と、を含むことを要旨とする。

また上記目的を達成するために、本発明の第 4の側面によれば、絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第 3内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され、前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第 3表層用層間導通部を備える第 3表層回路用基材と、を少なくとも含む多層基板の製造方法であって、前記第 3表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第 3内層用基材及び第 3 表層回路用基材とを一括積層して前記第 3内層用基材の眉間導通部と前記第 3 表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、を含むことを要旨とする。図面の簡単な説明

図 1 A乃至 1 Hは、従来の多層基板の製造工程を示す工程図である。

図 2 A乃至 2 Fは、従来の多層基板の他の製造工程を示す工程図である。図 3 A乃至 3 Gは、本発明の第 1実施形態に係る多層基板の製造方法の前半工程を示す図である。

図 4 A乃至 4 Cは、本発明の第 1実施形態に係る多層基板の製造方法の後半工程を示す図である。

図 5は、表層の片面のみに微細回路を形成した場合を示す図である。

図 6 A乃至 6 Eは、第 1実施形態の変形例に係る多層基板の製造工程を示す工程図である。

図 7 A乃至 7 Cは、第 1実施形態の変形例に係る製造方法の他の例を示すェ程図である。

図 8は、表層の片面のみに微細回路を形成した場合を示す図である。

図 9 A乃至 9 Hは、本発明の第 2実施形態に係る多層基板の製造方法を示す工程図である。

図 1 O A乃至 1 0 Dは、本発明の第 2実施形態による多層基板の他の製造方法を示す工程図である。

図 1 1 A乃至 1 1 Dは、第 2実施形態に係るめっき手法の第 1の例を示すェ程図である。

図 1 2 A乃至 1 2 Eは、第 2実施形態に係るめっき手法の第 2の例を示すェ程図である。

図 1 3 A乃至 1 3 Cは、めっき手法の第 3の例を示す工程図である。

図 1 4 A乃至 1 4 Gは、第 2実施形態の変形例を示す工程図である。

図 1 5 乃至1 5 Cは、層間導通部のめっきの成長例を示す図である。図 1 6は、本発明の第 2実施形態の別の変形例を示す図である。発明を実施するための最良の形態

以下に添付の図を参照してこの発明の実施形態を詳細に説明する。第 1実施形態

図 3 Aに示されているように、絶縁層として機能するポリイミドフィルム 2 の一方の面に銅箔 3を有する片面銅張り基板（C C L) 1を出発材とし、銅箔 3にエッチングを行って銅箔 3による回路パターン（内層回路） 4が形成される（図 3 B)。銅箔 3のエッチングは、塩化第 2鉄を主成分とした水溶液、塩化第 2銅を主成分としたエツチャントを用いて行なうことができる。

つぎに、図 3 Cに示されているように、ポリイミドフィルム 2の多層化接着面側（銅箔 3とは反対の面）に接着層 5を形成する。接着層 5は、ワニスタイプの場合には、口一ルコ一夕やスクリーン印刷機を用いて塗布することにより形成され、フィルムタイプの場合にはラミネ一夕を用いて熱圧着して形成される。

この実施形態では、可塑性を有するポリイミドを用いた。熱可塑性を有するポリイミド系材料としては、ポリエーテルイミド ( P E I )、ポリエーテルエーテルケトン ( P E E K) 系材料などを使用できる。

なお、内層回路パターン 4を形成する工程と接着層 5を形成する工程の順番は、逆であってもよい。また、絶縁層が接着層を兼ねる場合は、接着層 5を省略することができる。ここで接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。

つぎに、接着層 5の側からレーザを照射して接着層 5とポリイミドフィルム 2に、ビアホール 6が穿設される。エッチングによって、銅箔 3の内層回路 4 に設けた小孔 6 Aの中心と、接着層 5と、ポリイミドフィルム 2のビアホール 6の中心とが位置合わせされることにより、ビアホール 6より直径が小さい小孔 6 Aを有する小穴付きビアホール 6が形成される。ビアホール 6の直径は、例えば 1 0 0 程度で、小孔 6 Aの直径は 3 0〜5 0 i m程度である。つぎに、図 3 Eに示されているように、スクリーン印刷で使用するようなスキ —ジプレートを使用して接着層 5の側から銀ペースト等の導電性ペース卜 7をスクイジングによってビアホール 6と小孔 6 Aの全てに穴埋め充填する。導電性ペースト 7の充填に際しては、印刷用マスクを用いず、ピアホール 6部分以外の表面を薄い保護フィルムで覆って行ない、刷り残しの導電性ペース卜による汚染を回避する。

これにより、絶縁層の一方の面に内層回路 4が形成され、且つ一方の面から他方の面（図面上側を一方の面、図面下側を他方の面と定義する）を電気的に接続する導電性ペースト 7が充填された層間導通部 7 aが形成された内層回路用の多層基板用基材 1 0 (第 1内層用基材）が完成する。

図 3 Fに示されているように、 2枚の内層回路用の多層基板用基材（第 1内層用基材） 1 0、 1 0と、絶縁層として機能するポリイミドフィルム 2 2の一方の面に銅箔（導体箔） 2 1を有し、他方の面に接着層 2 3を有する表層回路用の基材 2 0 (表層回路用絶縁基材 7 0に導体箔 2 1を貼り合わせた構造に等しい）と、絶縁層として機能するポリイミドフィルム 3 1の一方の面に内層回路となる回路パターン（回路） 3 2が形成され、他方の面に接着層 3 3を有する内層回路用の 1枚の多層基板用基材（第 2内層用基材） 3 0と、表層回路用の 1枚の導体箔 4 0を一括積層し固着させる。なお、本実施形態では第 1内層用基材 1 0を 2枚用いた例を示したが、適宜変更可能である。

換言すれば 2枚の内層回路用の多層基板用基材（第 1内層用基材） 1 0、 1 0の一方の面側（内層回路 4側）に表層回路用の多層基板用基材（表層回路用基材） 2 0を配置し、 2枚の内層回路用の多層基板用基材 1 0の他方の面側、すなわち第 1内層用基材の接着層 5側に内層回路用の多層基板用基材（第 2内層用基材） 3 0を配置し、多層基板用基材 3 0の下側、すなわち接着層 3 3側に導体箔 4 0を配置し、一括積層し固着させる。なお、内層回路用の多層基板用基材（第 2内層用基材） 3 0は、ビアホール

6 (層間導通部 7 a ) が形成されていない多層基板用基材（第 1内層用基材） 1 0と同じであり、表層回路用の多層基板用基材（表層回路用基材） 2 0は、 C C Lに接着層 2 3が設けてあるものに相当する。

第 1内層用基材 1 0、表層回路用基材 2 0、第 2内層用基材 3 0、及び表層回路用導体箔 4 0を一括積層する際は、ピンァライメント法等によって内層回路 4、 3 2が層間導通部 7を介して互いに電気的に導通するように位置合わせを行ない、熱プレスにより一括積層し固着する。

これにより、図 3 Gに示されているように、内部の回路パターン (内層回路) 4 , 3 2同士がビアホ一ル 6に充填された導電性ペースト 7による層間導通部

7 aによって層間同士が導通接続され、一方の面にビアホール 6が形成されていない表面銅箔 2 1、及び他方の面に裏面銅箔 4 0を有する一括積層体 5 0が完成される。

一括積層後に、一括積層体 5 0の一方の面及び他方の面にピア加工と微細回路の加工を行なう。まず、レーザを用いて、図 4 Aに示されているように、最上層の表層回路用基材 2 0と最下層の第 2内層用基材 3 0および銅箔 4 0の各々に、一括積層体 5 0の一方及び他方の面に形成される微細回路と内層回路とを接続するためのピアホール 5 1が形成される。

なおレーザ加工によって形成される穴と直下の層との位置合わせは X線を用いて行った。すなわち、 X線を使用して内層回路 (回路パターン 4あるいは 3 2 ) を透視して一括積層体 5 0の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール 5 1の位置決めを行なう。

ピアホール 5 1の形成には、 YA Gレーザ、エキシマレーザや炭酸ガスレーザによる加工以外にも、レジストまたは銅箔をマスクとしたケミカルェチツチングゃドライエッチングを用いることができる。つぎに、ビアホール 5 1内壁に表面処理を施した後、図 4 Bに示されているように、銅めつき 5 2によってビアホール 5 1内壁を被覆し、一括積層体 5 0 の一方及び他方の面に設けられた銅箔 2 1、銅箔 4 0と直下の回路パターン（内層回路） 4あるいは 3 2とを各々電気的に接続する。これにより、一括積層体 5 0の一方及び他方の面に設けられる回路と内層回路とを接続する第 1及び第 2表層用層間導通部 5 1 a、 5 l bが形成される。

一括積層体 5 0の一方及び他方の面に設けられた銅箔 2 1、 4 0上にフォトレジストを貼付し、直下の回路パターン（内層回路） 4あるいは 3 2との位置合わせを行ない、露光現像する。位置合わせには上述した X線を使用した位置合わせ方法を行なった。そして、塩化第 2鉄水溶液を用いて銅箔をエッチングした後、レジストを剥離し、図 4 Cに示されているように、一括積層体 5 0の一方及び他方の面に微細回路 5 4を形成した。必要に応じてソルダレジスト膜を被覆形成して、本実施形態に係る多履基板 6 0が完成される。

多層基板 6 0では、内層回路 4、 3 2とピアホール 6及び一括積層体 5 0の一方及び他方の面に形成された微細回路 5 4の位置合わせ精度は、微細回路 5 4を形成するためのフォトレジストにパターンを露光するァライナの精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、本実施形態に係る微細回路においてはビア周囲のランドもその精度に応じて縮小でき、回路の精細化を達成できる。例えば、内層回路 4、 3 2のランド径は 4 0 0〜6 0 0 m程度であり、微細回路 5 4のランド径は、それより小径の 5 0〜7 0 m程度である。

半導体用ィンタ一ポ一ザの中で片方を半導体チップに接続し、反対側を機器のプリント基板に接続するような場合は、片面のみ高精細なパターンが要求される。このような場合は、図 5に示されているように、内層回路 4及びビアホ —ル 6形成済みの第 1内層用基材 1 0と内層回路 3 2形成済みの第 2内層用基材 3 0と銅箔 4 0を一括積層し、銅箔 4 0側のみに、一括積層後の導通部の形成、すなわち半導体チップが接続される導体回路と内層回路とを接続する第 2 表層用層間導通部 5 1 bの形成、及び微細回路 5 4の形成を行なえばよい。なお、図 4 C、 5において使用されている各層の絶縁層は同一の材料によつて構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図 5に示すように片面にのみ微細回路を形成する場合により大きい。また図 4 C、 5に示す実施形態において第 1内層用基材 1 0を 2 枚用いたが、 1枚でも、また 3枚以上でも同様の効果が得られる。

図 6 A乃至 6 Eは、上記第 1実施形態の他の変形例を示している。なお、図

6 A乃至 6 Eにおいて、図 3 A乃至 3 G、図 4 A乃至 4 Cに対応する部分は、図 3 A乃至 3 G、図 4 A乃至 4 Cに付した符号と同一の符号を付けて、その説明を省略する。

図 6 Aに示されているように、 2枚の内層回路用の多層基板用基材（第 1内層用基材） 1 0、 1 0と、絶縁層として機能するボリイミドフィルム 7 1の一方の面に接着層 7 2を有する表層回路用の 1枚の多層基板用基材（表層回路用絶縁基材） 7 0と、内層回路用の 1枚の多層基板用基材（第 2内層用基材） 3 0とを一括積層して固着する。なお、本実施形態においては、第 2内層用基材の絶縁層として、接着層を有しない絶縁層を用いた。

すなわち、 2枚の内層回路用の多層基板用基材（第 1内層用基材） 1 0の一方の面（内層回路 4側）に表層回路用の多層基板用基材（表層回路用絶縁基材）

7 0を配置し、 2枚の内層回路用の多層基板用基材（第 1内層用基材） 1 0、 1 0の他方の面側（接着層 5側）に内層回路 4用の多層基板用基材（第 2内層用基材） 3 0を配置した状態で一括積層して固着する。

上述したように各基材、すなわち第 1内層用基材 1 0、第 2内層用基材 3 0、及び表層回路用絶縁基材 7 0は、ピンァライメント法等によって内層回路 4、 3 2同士が眉間導通部 7 aを介して電気的に導通するように位置合わせを行ない、熱プレスによって一括積層される。これにより、図 6 Bに示されているように、内部の回路パターン（内層回路） 4、 3 2同士がピアホール 6に充填された導電性ペースト 7による層間導通部 7 aによって層間同士が導通接続され、一方及び他方の面に、層間導通部及び微細回路が形成されていない絶縁層（ポリイミドフィルム 7 1、 3 1 ) を有する一括積層体 8 0が完成する。

一括積層後に、一括積層体 8 0の一方及び他方の面に層間導通部の加工及び微細回路の加工が行われる。

まず、レーザを用いて、図 6 Cに示されているように、表層回路用絶縁基材 7 0と第 2内層用基材 3 0の各々に、一括積層体 8 0の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール 8 1が形成される _c レーザ加工された穴と直下の層との位置合わせは X線を用いて整合させる。すなわち、 X線を用いて内層回路 (回路パターン 4あるいは 3 2 ) を透視して一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール 8 1の位置決めを行なう。なお、第 2内層用基材 3 0、表層回路用絶縁基材 7 0が光透過性のものであれば、画像処理法によつても位置合わせを行なうことができる。

つぎに、ビアホール 8 1の内壁を含む一括積層体 8 0の一方及び他方の面の絶縁層表面に、 N iを下地とした C uの 2層からなる薄膜層をスパッ夕により成膜した。

なお、 N i以外に C rや T iまたはこれらを含む合金を用いることこともできる。

このスパッタ膜をシード層として、銅めつきを行ない、図 6 Dに示されているように、絶縁層表面およびビアホール 8 1内に銅層 8 2を形成した。一般的に、めっき膜は、表面に均一な厚さで形成されるが、浅い部位より深い部位のめっき速度が速いビアフィルめつき等によってビアホール 8 1内に選択的に銅を析出させ、めっき後の表面を平滑にすることもできる。本実施形態では、後者の例を示している。これにより、表層と内層とを接続するビアホ一ル 8 1が銅めつき（銅層 8 2 ) によって充填され、第 1及び第 2表層用層間導通部 8 1 a、 8 1 bが形成される。

めっきによる銅層 8 2の形成後に、エッチングにより不用部分を除去し、図 6 Eに示されているように、表層回路（微細回路） 8 3が形成される。更に必要に応じてソルダレジスト膜を被覆形成された後、多層基板 9 0は完成する。なお図 6 Eから理解されるごとく、内層回路 4のピッチは、微細回路 8 3のピツチよりも大きい。

多層基板 9 0でも、内層回路 4、 3 2と表層用層間導通部 8 l a及び微細回路 8 3の位置合わせ精度は、微細回路 8 3を形成するエッチングパターンのァライナ精度に等しく、従来の一括積層による層間位置合わせ精度に比べて非常に高い。それゆえ、最表層においては表層用層間導通部 8 1 a周囲のランドもその精度に応じて縮小でき、従来よりも精密な回路が形成できる。

上述の製造方法はサブトラクティブ法による加工例を示しているが、銅めつき前に、回路パターン部を残して絶縁層表面をレジストで被覆し、ビアホール及び回路部にのみめつき膜を成長させるアディティブ法を用いることもできる以下、アディティブ法による加工例を図 7 A乃至 7 Cを参照して説明する。

図 7 Aに示されているように、一括積層された一括積層体 8 0の一方及び他方の面より表層回路用基材 7 0と、第 2内層用基材 3 0の各々に、一括積層体 8 0の一方及び他方の面に形成される微細回路と内層回路とを接続するためのビアホール 8 1を形成し、ビアホール 8 1の内壁を含む一括積層体 8 0の一方及び他方の面の絶縁体表面にスパッ夕法で N iと C uを成膜したのち、スパッ夕膜上にレジスト 8 4を貼付し、露光 ·現像する。この際露光 ·現像で得られるパターンを微細にしておく。

つぎに、スパッタ膜を通して給電しながら銅回路 8 5が電解めつきにより形成される。この場合も、微細回路と内層回路とを接続するためのビアホール 8 1内は銅めつきによって充填され、第 1及び第 2表層用層間導通部 8 l a、 8 1 bが形成される (図 7 B )。めっき工程の後、レジスト 8 4を除去し、回路以外のスパッタ膜をエッチングして除去する。これにより、図 6 Eと同様の多層基板 9 0が形成される (図 7 C)。

上記第 1実施形態の変形例でも、片面のみに微細回路が形成される場合には、図 8に示されているように、回路及びビアホール（層間導通部）が形成済みの第 1内層用基材 1 0と回路形成済みの第 2内層用基材 3 0とを一括積層し、第 2内層用基材 3 0に一括積層後に微細回路と内層回路を接続するためのピアホール 8 1を形成し銅めつきによる微細回路 8 3の形成、並びに第 2表層用層間導通部 8 1 bの形成を行なえばよい。

なお、図 7 C、 8において使用されている各層の絶縁層は同一の材料によつて構成されることが望ましい。各絶縁層を同一の材料を使用することで、一括積層後の多層基板の反りを抑制することができる。また、各絶縁層を同一の材料を使用する効果は、図 8に示すように一方の表層にのみ微細回路を形成する場合により大きい。また図 7 C、 8に示す実施形態において第 1内層用基材 1 0を 2枚用いたが、 1枚でも、また 3枚以上でも同様の効果が得られる。

なお、本実施形態では各基材に絶縁層及び接着層を有する銅貼りの積層板を示したが、上記のごとく絶縁層が接着層を兼ねる場合は、接着層 5を省略することができる。なお、接着層を兼ね得る絶縁層の材料としては、ポリイミド、熱可塑性ポリイミド、熱可塑性樹脂を付与した熱可塑性ポリイミド、あるいは液晶のポリマを用いることができる。

第 2実施形態

以下図を参照しながら、本発明の第 2実施形態に係る多層基板の製造方法を説明する。

接着層を兼ねた絶縁層 12の一方の面に銅箔 13が設けてある片面銅張板 (CCL： Copper Clad Laminate) を出発材とし（図 9A；)、エッチングなどを用いて銅箔 13に銅回路及び銅ランド部 11を形成する（図 9B)。片面 CCL としては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましい。加えて絶縁層の厚みは 10〜7 O m程度、銅箔厚みは 5〜 20 m程度であることが望ましい (第 1 A工程）。

次に、絶縁層 12にレーザ加工、エッチングなどにより、銅回路及び銅ランド部 11に導通するためのビアホール 14を形成する (図 9C) (第 2 A工程）。ビアホール径としては、 20〜50 m程度が望ましい。

第 1 A工程で作製したビアホール 14の内部に、めっき等により導体を充填して第 3表層回路用層間導通部 15を形成するとともに、絶縁層 12の表面に銅回路部および銅ランド部 16を形成する (図 9D)。ここまでの工程で第 3表層回路用基材 Aが形成される。なお、第 3表層回路用基材 Aの形成過程は、図 1 OA乃至 10Dに示す順番で行ってもよい。すなわち、図 1 OAに示すように片面銅貼り基板 C C Lを出発材とし、まずレーザ加工、エッチングなどにより、ビアホール 14を設け (図 10 B)、次いで、銅箔 13のビアホール 14に対応する位置に銅回路及び銅ランド部 11を設けた後めつきをすることで（図 10C)、第 3表層回路用基材 Aが形成される（図 10D)。第 3表層回路用基材 Aにおいて、他方の面には一方の面に形成された微細回路よりも粗い回路が形成されている。他方の面に形成された回路は、一括積層時の位置合わせ誤差を許容できる程度の精度を有している。

めっきの手法としては、図 1 1 A乃至 1 1 Dに示すような方法がある。例えば、絶縁層 1 2上にビアホール 1 4を設け、ビアホール 1 4に対応する位置に銅ランド部 1 1を設けた基材において、銅ランド部 1 1と反対側の面およびビァホール 1 4内部に、めっきのシード層 3 1を、例えばスパッ夕や、触媒を吸着させるなどにより形成する（図 1 1 A)。次に、銅ランド部 1 1側の面にレジスト 3 2を形成した後に、電解めつきにより銅 3 3 0を析出させる（図 1 1 B )。続いて、めっきにより析出させた銅 3 3 0の上に、所望の回路パターンにレジスト 3 2を形成し (図 1 1 C)、サブトラクティブ法により、回路パターンに使用しない部位の銅 3 3 0およびシード層 3 1 0を除去する。ここまでの工程で、めっきによりビアホール 1 4内部に銅が充填された基材（第 3表層回路用基材） Cが形成される (図 1 1 D)。

また、図 1 2 A乃至 1 2 Eに示すように、図 1 1 A乃至 1 1 Dと同様にシード層 3 1 0を形成した後に（図 1 2 A)、レジスト 3 2を所望のパターンに形成し（図 1 2 B)、電解めつきなどで回路パターンの必要な部位にのみ銅 3 3 0を析出させてレジスト 3 2を除去し (図 1 2 C、 1 2 D) , 先に析出させた銅をェツチングマスクとして、シード層 3 1 0を除去する (図 1 2 E) といった手法によっても同一の基材（第 3表層用回路基材） Cが得られる。

その他には、図 1 3 A乃至 1 3 Cに示すように、シ一ド層 3 1 0を形成せずにレジストを所望のパターンに形成し（図 1 3 A)、無電解の化学銅めつきなどで銅 3 3 0を析出させて (図 1 3 B )、レジス卜 3 2を除去する (図 1 3 C) 手法もある。

上記各手法を用いて、ビアホール 1 4内部に銅が充填された第 3表層用層間導通部を備えた第 3表層回路用基材 Cが得られる（第 3 A工程)。なお、めっきにより形成した導体層厚みは 3〜1 0 m程度であることが望ましく、銅ランド部 1 1の径は 8 0〜 1 5 0 m程度が望ましい。

次に、第 1 A、第 2 A工程と同様の手法で、接着層を兼ねた絶縁層の一方の面に、銅回路部および銅ランド部 1 1が形成され、ビアホール 1 4が開口している第 3内層用基材 Bを作成する（図 9 E) (第 4 A工程）。ビアホール径は、 5 0〜2 0 0 /m程度であることが望ましく、銅ランド部の径は 2 5 0〜4 0 0 m程度が望ましい。

第 4 A工程で作成した基材のビアホール 1 4内部に、例えば、銀や銅あるいは銀でコーティングされた銅などを金属フィラーとする導電ペーストを印刷法などにより充填し、層間導通部 1 4 aが得られる（図 9 F) (第 5 A工程)。

第 5 A工程で得られた第 3内層用基材 Bを必要枚数用意し、第 3 A工程で得られた第 3表層回路用基材 Aを、めっきで得られた微細回路側が表層になるように配置して、各基材表面または内部に設けた図示しないァライメントマーク、基準穴、回路パターン等を用いて各々の層間導通部と銅ランド部とが電気的に接続されるように位置決めした後に一括積層する (図 9 G )。この後、真空キュァプレス機またはキュアプレス機を用いて、基板を l〜5 M P aで加圧し、 1 5 0〜2 5 0 に加熱して、 3 0分〜 2時間保持することにより各層を固着させる（図 9 H) (第 6 A工程）。以上のようにして、一括積層法を用いて一方の面に微細な回路パターンを持つ多層基板 Dを容易に得ることができる。

上記から理解されるように、第 2実施形態では、第 1実施形態と異なり、予め多層基板用基材として微細回路が形成された基板を少なくとも含む回路が作成された、複数枚の基材を一括積層することを特徴とする。

次に図 1 4 A乃至 1 4 G参照しつつ、第 2実施形態の変形例に係る多層配線基板の製造方法を説明する。

接着層を兼ねた絶縁層 2 2の一方の面に銅箔 2 3が設けてある片面銅張板 (C C L： Copper Cl ad Laminate) を出発材とし（図 1 4 A；)、エッチングなどを用いて銅箔 2 3が予め形成されている面に微細な銅回路及び銅ランド部 2 1 を形成する（図 1 4 B ) (第 1 B工程）。エッチングにおいて微細回路が形成される片面 C C Lとしては、例えば、絶縁樹脂層にポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、あるいは液晶ポリマなどを用いることが望ましく、絶縁層の厚さは 1 0〜7 O zm程度、銅箔厚みは 5〜 2 0 程度であることが望ましく、銅ランド部の径は 8 0 〜1 5 0 m程度が望ましい。

ついで、絶縁層 2 2にレ一ザ加工、エッチングなどによりビアホール 2 4を形成する (図 1 4 C) (第 2 B工程）。ビアホール 2 4の径としては、 2 0〜5 0 m程度が望ましい。

第 2 B工程で作製したビアホール 2 4の内部に、上記第 2実施形態の第 3 A 工程と同様の手法で、めっきにより導体を充填して第 3表層用層間導通部 2 4 aを形成するとともに、絶縁層 2 2の上記微細な銅回路部及び銅ランド 2 1が形成された面とは反対側の表面に銅回路部および銅ランド部 2 6を形成して第 3表層回路用基材 Eを作成する（図 1 4 D) (第 3 B工程）。なお第 3表層回路用基材 Eの表層側の銅回路部及び銅ランド 2 1は、他面側のめっきで形成された銅回路部及び銅ランド 2 6に比べてより微細なパターンが形成されている。また第 3 B工程において、第 3表層用層間導通部 2 4 aは、めっきによってビアホール 2 4が充填されていくが、図 1 5 A乃至 1 5 Cに示すように、めつきの形成過程において、層間導通部 2 4 aの直上には凹み 6 1が発生しやすい。この点を考慮して、めっきによって形成される導体層の厚さを 1 5〜2 0 度にすることが望ましい。このときの銅ランド部 2 6の径は 2 5 0〜4 0 0 m 程度が望ましく、一括積層時の位置合わせ誤差を許容できる大きさであれば良レ^ それにより、従来の一括積層と同様の位置合わせ精度で表層に微細回路を形成した多層基板を得ることができる。次に、上記第 2実施形態の第 1 A、第 2 A工程、及び第 3 A工程と同様の手法で、接着層を兼ねた絶縁層の片面に、銅回路部および銅ランド部 2 6が形成され、層間導通部 2 7 aが形成されている第 3内層用基材 Fを作成する（図 1 4 E) (第 4 B工程）。なお、ビアホールの径は、 5 0〜2 0 0 m程度であることが望ましく、第 3内層用基材 Fの銅ランド部 2 6の径は 2 5 0〜4 0 0 m程度が望ましい。

第 4 B工程で得られた第 3内層用基材 F ( F l、 F 2、 F 3 ) を必要枚数用意し、第 3 B工程で得られた第 3表層回路用基材 Eを、第 3表層回路用基材 E のめつきで得られた銅回路部 (微細回路が形成された面の反対面) および銅ランド部 2 6が内層になるように配置して、各基材表面または内部に設けた図示しないァライメントマーク、基準穴、回路パターン等を用いて位置決めした後に一括積層して固着する（図 1 4 F)。なお、図 1 4 Fでは互いに異なる内層回路が形成された第 3表層回路用基材 F 1、 F 2、 F 3を示した。このように、内部に形成された内層回路が異なる第 3表層回路用基材 Fを適宜組み合わせることで、要求を満たす種々の多層基板が形成可能である。

積層後、真空キュアプレス機またはキュアプレス機を用いて、基板を 1〜5 M P aに加圧し、 1 5 0〜2 5 0 °Cに加熱して、 3 0分〜 2時間保持することにより一括積層する（図 1 3 G)。こうして、一括積層法を用いて、最表層に微細な回路パターンを持つ多層基板 Gを容易に得ることができる。

図 9 Hに示される多層基板 Dと、図 1 4 Gに示される多層基板 Gとを比較すると理解されるように、多層基板 Dでは最表層に第 3表層用層間導通部とともに形成された微細回路が図示しない半導体チップ等に接続されるのに対して、基板 Gでは最表層に上記第 1 B工程で形成された微細回路の銅ランド 2 1が半導体チップ等に接続される。

本発明の第 2実施形態、及び第 2実施形態の変形例において、接着層を兼ねた絶縁層の片面に銅箔が形成されている片面 C C Lを出発材とし、ビアホールを開口した後に、エッチングなどを用いて回路部を形成しても良い。また、絶緣層は必ずしも接着層兼ねる必要はなく、図 1 6に示すように接着層 8 1と絶縁層 8 2が異なる 2層以上の構造としてもよい。そのときに挙げられる接着層としては、熱硬化性ポリイミド、熱可塑性ポリイミド、熱硬化機能を付与した熱可塑性ポリイミド、液晶ポリマなどが挙げられる。産業上の利用可能性

本発明の第 1実施形態によれば、表層の回路基材を内層とともに一括積層し、最表層の回路形成のみ一括積層後に行なうことにより、一括積層の位置合わせ精度に影響されることなく微細回路を形成できる。また少ない工数で高い歩留まりを期待できる一括積層の利点を損なうことなく、狭ピッチの半導体素子を実装できる多層基板を提供できる。

また本発明の第 2実施形態では、第 1実施形態と異なり一括積層前に回路形成を行なうことができる。この方法によれば、表層の回路パターンが微細な多層基板を、一括積層法によって作成できる。これにより、先述の従来技術での問題点を解消し、回路パターンが微細な多層基板を、低コストかつ高歩留まりで作ることができる。

また、多層基板においては、積層する回路パターンに起因して、表層に多少の凹凸が生じることがあり、微細回路の形成に悪影響を与えることがあるが、第 2実施形態に係る多層基板の製造法によれば、一括積層後の表層の凹凸の影響を受けないため、上述の第 1実施形態に比べてより微細な回路を形成することができる。

Claims

請求の範囲

1 . 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層の一方の面に導電性回路を有する第 2内層用基材とを少なくとも含む多層基板の製造方法であって、

前記第 1内層用基材及び前記第 2内層用基材を一括積層するとともに前記第 1内層用基材の層間導通部と前記第 2内層用基材の導電性回路とを電気的に接続する工程と、

前記第 2内層用基材の一方の面に形成された導電性回路と当該第 2内層用基材の他方の面とを電気的に接続するために前記第 2内層用基材の絶縁層に第 2 表層用層間導通部を形成する工程と、

前記第 2内層用基材の他方の面に微細回路を形成する工程と、

を含むことを特徴とする方法。

2 . 請求項 1記載の多層基板の製造方法であって、前記第 2内層用基材に微細回路を形成する工程は、前記第 2内層用基材の他方の面に予め一括積層によつて形成された導体箔を加工する工程をさらに含むことを特徴とする方法。

3 . 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層の一方の面に導電性回路を有する第 2内層用基材と、絶縁層を有する表層回路用絶緣基材と、を少なくとも含む多層基板の製造方法であって、前記第 1内層用基材の導電性回路側に前記表層回路用絶縁基材を配置し、前記第 1内層用基材の絶縁層側に前記第 2内層用基材の前記導電性回路が第 1内層用基材側になるように配置する工程と、

前記第 1、第 2内層用基材及び前記表層回路用絶緣基材を一括積層するとともに前記表層回路用絶縁基材に前記第 1内層用基材の導電性回路と電気的に接続するための第 1表層用層間導通部を形成する工程と、

前記表層回路用絶縁基材の絶縁層の前記第 1内層用基材とは反対側の面及び前記第 2内層用基材の他方の面の内少なくとも一つの面に微細回路を形成する工程と、

を含むことを特徴とする方法。

4. 請求項 3記載の多層基板の製造方法であって、前記微細回路形成工程は、前記表層回路用絶縁基材の絶縁層の前記第 1内層用基材とは反対側の面及び前記第 2内層用基材の他方の面の内少なくとも一つの面に予め一括積層によって形成された導体箔を加工する工程をさらに含むことを特徴とする方法。

5 . 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面とを電気的に接続するための層間導通部を有する第 1内層用基材と、絶縁層を有する表層回路用絶緣基材と、を少なくとも含む多層基板の製造方法であって、

前記第 1内層用基材の導電性回路面側に表層回路用絶縁基材を配置する工程と、

前記第 1内層用基材と、前記表層回路用絶縁基材とを一括積層する工程と、前記表層回路用絶縁基材に前記第 1内層用基材の導電性回路と電気的接続を a^mmtrr, j*

24 行なうための第 l表層用層間導通部を形成する工程と、

前記表層回路用基材の前記第 1内層用基材と対向する面の反対側の面に微細回路を形成する工程と、

を含むことを特徴とする方法。

6 . 請求項 5記載の多層基板の製造方法であって、前記表層回路用絶縁基材の微細回路形成工程は、前記表層回路用絶縁基材の絶縁層に予め一括積層によつて形成された導体箔を加工する工程をさらに含むことを特徴とする方法。

7 . 請求項 1乃至 6記載の多層基板の製造方法であって、前記多層基板用基材の絶緣層は同一の材料で構成されることを特徴とする方法。

8 . 請求項 7記載の多層基板の製造方法であって、少なくとも前記絶縁層が粘着性を有する材料から構成される、または当該絶縁層の他方の面に粘着層を有することを特徴とする方法。

9 . 請求項 7記載の多層基板の製造方法であって、前記絶縁層は、ポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化樹脂が付与された熱可塑性ポリイミド、液晶ポリマのいずれからによって構成されることを特徴とする方法

1 0 . 請求項 1乃至 9記載の多層基板の製造方法であってさらに、 X線によつて前記層間導通部と、導電性回路部との位置決めを行なう工程を含むことを特徴とする製造方法。 '

訂正された用紙 (規則 9

1 1 . 請求項 1乃至 9記載の多層基板の製造方法によって製造されることを特徴とする多層基板。

1 2 . 請求項 1 1記載の多層基板であって、外側に形成された微細回路のランドが前記内層回路のランドよりも小さいことを特徴とする多層基板。

1 3 . 絶縁層の一方の面に導電性回路を有するとともに前記導電性回路と前記絶縁層の他方の面との電気的接続を行なうための層間導通部を有する第 3内層用基材と、絶縁層の一方の面に導電性回路を有するとともに前記絶縁層の他方の面に前記一方の面に形成されている導電性回路よりも微細な導電性回路が形成され前記絶縁層に一方の面に形成された導電性回路と他方の面に形成された導電性回路とを電気的に接続するための第 3表層用層間導通部を備える第 3表層回路用基材と、を少なくとも含む多層基板の製造方法であって、前記第 3表層回路用基材上に設けられた微細回路面が表層に配置された状態で前記第 3内層用基材及び第 3表層回路用基材とを一括積層して前記第 3内層用基材の層間導通部と前記第 3表層回路用基材の一方の面に形成された導電性回路とを電気的に接続する工程、

を含むことを特徴とする方法。

1 4 . 請求項 1 3記載の多層基板の製造方法であって、前記絶縁層は同一の材料から構成されることを特徴とする方法。

1 5 . 請求項 1 4記載の多層基板の製造方法であって、少なくとも前記絶縁層が粘着性を有する材料から構成される、または前記絶縁層の他方の面に粘着層を有することを特徴とする方法。日本国特許庁 3.

26

1 6 . 請求項 1 5記載の多層基板の製造方法であって、前記絶縁層は、ポリイミド、熱可塑性ポリイミド、熱硬化性ポリイミド、熱硬化樹脂が付与された熱可塑性ポリイミド、液晶ポリマのいずれからによって構成されることを特徴とする方法。

1 7 . 請求項 1 3乃至 1 6記載の多層基板の製造方法によって製造されることを特徴とする多層基板。

1 8 . 請求項 1 7記載の多層基板であって、外側に形成された微細回路のランドが前記内層回路のランドよりも小さいことを特徵とする多層基板。

訂正された用紙 (規則 91》