JP2004146504A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2004146504A JP2004146504A JP2002308320A JP2002308320A JP2004146504A JP 2004146504 A JP2004146504 A JP 2004146504A JP 2002308320 A JP2002308320 A JP 2002308320A JP 2002308320 A JP2002308320 A JP 2002308320A JP 2004146504 A JP2004146504 A JP 2004146504A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- copper
- wiring board
- electrolytic
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【解決手段】表面に銅箔又は銅めっき層4を有する絶縁基材の少なくとも一方の面に、めっき用レジスト2を形成し、前記銅箔又は銅めっき層4をリードとして回路形成前に電解めっきによりNi/Auめっき5を形成し、該めっき層をエッチングレジストとして前記銅箔又は銅めっき層4をエッチングすることにより回路パターン6を形成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、プリント配線板、特に電解めっきによる表面処理を施しても高密度配線に支障なく回路形成でき、また、表裏に異なるめっき被膜を施した半導体素子を搭載するプリント配線板及びその製造方法に関する。
【0002】
【従来の技術】
プリント配線板の表層には、半田ボールを搭載するためのパッドがエッチング工法により形成される。銅の回路が酸化されないように、無電解Ni−P/Auめっき、あるいは電解Ni/Auめっき等によるめっきが施されるのが一般的である。(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平3−35594号公報
【0004】
図3で従来技術のテープCSP基板に電解Ni/Auめっきを導体回路の表面に施す工程を示す。図3(a):ポリイミド基材31に金型にて開口部を設け、銅箔32を積層する工程。図3(b):写真法にて銅箔32に回路33とめっきリード34を形成する工程。図3(c):電解Ni/Auめっきを施さない回路にソルダーレジスト35を形成し、最後にめっきリード34に接続パッド部分に電解Ni/Auめっき36を表裏に析出させる工程でテープCSP基板が完成する。
【0005】
従来、無電解金めっき及び電解金めっきにせよ、表裏に同一のめっき処理を施すのが通常であった。無電解金めっきでは、金の厚みを析出するのに時間がかかること、還元反応によりNi−Pを析出させると析出被膜中のP量によっては密着強度が弱くなる。また電解金めっきにおいても、パッドから電解めっき用のリードを一般回路と同時に形成するため、一般回路の配置が制約される問題や電解めっき後、リード線をパンチで打ち向く作業が必要になり、パンチで打ち抜く際、基材のカスがゴミとなり接続不良を起こすという問題も発生していた。
【0006】
最近では、金ワイヤーボンディング接続される面は、Ni/Auめっき処理を行い、フリップチップ実装における金バンプ接続の場合は、接続信頼性の高い共晶結合が要求されるため、Snめっきが使用されるプリント配線板が要望されている。
【0007】
【発明が解決しようとする課題】
本発明は斯かる従来の問題と要望に鑑みてなされたものであり、リードを格別形成することなく、電解めっきによる表面処理により高密度配線に支障なく回路形成ができるプリント配線板、特に表裏に異なるめっき被膜を施したプリント配線板及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、表面に銅箔又は銅めっき層を有する絶縁基材の少なくとも一方の面に、前記銅箔又は銅めっき層をリードとして回路形成前に形成された電解めっきによる表面処理層を備えているプリント配線板により上記目的を達成したものである。
【0009】
また本発明は、表面に銅箔又は銅めっき層を有する絶縁基材の少なくとも一方の面に、前記銅箔又は銅めっき層をリードとして回路形成前に電解めっきによる表面処理を施す工程を有するプリント配線板の製造方法により上記目的を達成したものである。
【0010】
また本発明は、絶縁基材に穴あけを施す工程と、銅箔を積層する工程と、少なくとも一方の面にめっきレジストを形成する工程と、前記穴あけを施した絶縁基材の開口部に銅箔をめっきリードとして電解めっきを施す工程と、エッチングにて回路形成を施す工程からなるテープCSP基板の製造方法により上記目的を達成したものである。
【0011】
本発明において、電解めっきは、Ni/Auめっきであることが特に良い結果が得られる。因に、導体回路の表面処理としては、半田ボールによる接続、金ワイヤーボンディングにおいても接続信頼性上Ni/Auめっきが望ましい。
【0012】
本発明において、導体回路の表裏の表面処理は異なるめっきであるのが特に有利である。因に、フリップチップ実装におけるAuバンプとの結合の場合、接続信頼性の高い共晶結合が要求されているため、Snめっきが推奨される。また、もう一方の面は、Auワイヤーボンディング実装を行う場合は、Ni/Auめっき処理がされるため、表裏で異なるめっき処理が要望されている。
【0013】
【発明の実施の形態】
本発明の第一の実施の形態を図1を用いて説明する。
【0014】
図1(a):両面基板に回路形成を施し、表裏にプリプレグ及び銅箔を重ね、積層プレスにて積層し、貫通穴をドリルにて形成し、全面にパネルめっき(銅めっき)を施した4層基板1とする。
【0015】
図1(b):表裏両面にめっきレジスト2を張り合わせ、露光・現像し電解Auめっきを析出させる部分に開口部3を形成する。
【0016】
図1(c):表裏の銅めっき層4をめっきリードとして、めっきレジストの開口部に電解Ni/Auめっき5を析出させた後、めっきレジストを剥離する。
【0017】
図1(d):無電解Ni/Auめっきをエッチングレジストとして回路形成を行う。この場合、無電解Ni/Auめっきにエッチングレジストを形成して回路形成6をしても構わない。
【0018】
尚、この実施の形態では、銅めっきスルーホールにて表裏が接続されているので、表裏両面に電解Ni/Auめっきを施したが、片面基板、ノンスルーホールの両面基板、絶縁層と導体層を交互に積層するビルドアップ基板等は、表裏のどちらか一方の面に電解Ni/Auめっきを施し、もう一方の面には異なる表面処理を施しても構わない。
【0019】
本発明の第二の実施の形態を図2を用いて説明する。
【0020】
図2(a):ポリイミドの絶縁基材12に銅箔13を積層した長尺ポリイミドテープ側に炭酸ガスレーザにて半田ボールとの接続開口部14を設け、銅箔面にメッキレジスト15aを形成したテープCSP基板11である。
【0021】
図2(b):銅箔12をめっきリードとして使用し、基材の開口部14に電解Ni/Au16を析出させる。
【0022】
図2(c):銅箔側のめっきレジスト15aを除去し、電解Ni/Auめっきを施した基材側にめっきレジスト15bを形成する。
【0023】
図2(d):銅箔を写真法にて、エッチング後、回路形成17を施す工程。
【0024】
図2(e):回路形成17が施された上にソルダーレジスト18を形成し、Auバンプと接続する部分には、無電解Snめっき19を施し、その後、基材面側のめっきレジスト15bを剥離し、表裏で異なるめっきによる表面処理を施したテープCSP基板が完成する。
【0025】
【発明の効果】
従来、電解めっきによる表面処理を行う際は、プリント配線板製造の最後の工程で行うため、回路形成と同時にめっきリードが形成される結果、配線の高密度化に限界があった。また電解めっき処理後、めっきリードを穴明け等で穿孔する作業もあり、工程の煩雑化及び穴明け等での基材からのゴミで後工程での接続不良の問題もあった。本発明は、回路形成前の銅箔あるいは銅めっき層をめっきリードとして使用することで、電解めっきを利用してもめっきリードを形成することなく、配線の高密度化が計れるようになった。
【図面の簡単な説明】
【図1】本発明プリント配線板の製造方法を示す概略断面工程説明図。
【図2】本発明プリント配線板の他の製造方法を示す概略断面工程説明図。
【図3】従来プリント配線板の製造方法を示す概略断面工程説明図。
【符号の説明】
1:4層基板
2、15a、15b:めっきレジスト
3:開口部
4:銅めっき層
5、16、36:電解Ni/Auめっき
6、17、33:回路形成
11:テープCSP基板
12、31:ポリイミドの絶縁基材
13、32:銅箔
14:接続開口部
18、35:ソルダーレジスト
19:無電解Snめっき
34:めっきリード
Claims (10)
- 表面に銅箔又は銅めっき層を有する絶縁基材の少なくとも一方の面に、前記銅箔又は銅めっき層をリードとして回路形成前に形成された電解めっきによる表面処理層を備えていることを特徴とするプリント配線板。
- 電解めっきがNi/Auめっきであることを特徴とする請求項1記載のプリント配線板。
- 絶縁基材の他方の面には、一方の面とは異なる表面めっき処理層が形成されていることを特徴とする請求項1又は2記載のプリント配線板。
- 表面に銅箔又は銅めっき層を有する絶縁基材の少なくとも一方の面に、前記銅箔又は銅めっき層をリードとして回路形成前に電解めっきによる表面処理を施す工程を有することを特徴とするプリント配線板の製造方法。
- 表裏両面に銅めっき層を有する絶縁基材の当該銅めっき層表面にめっきレジストを形成する工程と、少なくとも一方の面のめっきレジストを露光・現像後、めっきレジストに開口部を設ける工程と、銅めっき層をめっきリードとして用いて前記めっきレジストの開口部に電解めっきを施す工程と、めっきレジストを除去する工程と、エッチングにて回路形成を施す工程からなることを特徴とする請求項4記載のプリント配線板の製造方法。
- 電解めっきがNi/Auめっきであることを特徴とする請求項4又は5記載のプリント配線板の製造方法。
- 更に、絶縁基材の他方の面に、一方の面とは異なるめっきを施す工程を有することを特徴とする請求項4〜6の何れか1項記載のプリント配線板の製造方法。
- 絶縁基材に穴あけを施す工程と、銅箔を積層する工程と、少なくとも一方の面にめっきレジストを形成する工程と、前記穴あけを施した絶縁基材の開口部に銅箔をめっきリードとして電解めっきを施す工程と、エッチングにて回路形成を施す工程からなることを特徴とするテープCSP基板の製造方法。
- 電解めっきがNi/Auめっきであることを特徴とする請求項8記載のテープCSP基板の製造方法。
- 更に、絶縁基材の他方の面に、一方の面とは異なるめっきを施す工程を有することを特徴とする請求項7又は8記載のテープCSP基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308320A JP2004146504A (ja) | 2002-10-23 | 2002-10-23 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308320A JP2004146504A (ja) | 2002-10-23 | 2002-10-23 | プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004146504A true JP2004146504A (ja) | 2004-05-20 |
Family
ID=32454492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002308320A Pending JP2004146504A (ja) | 2002-10-23 | 2002-10-23 | プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004146504A (ja) |
-
2002
- 2002-10-23 JP JP2002308320A patent/JP2004146504A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7681310B2 (en) | Method for fabricating double-sided wiring board | |
KR100782407B1 (ko) | 회로기판 제조방법 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
US20060258053A1 (en) | Method for manufacturing electronic component-embedded printed circuit board | |
JPWO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
JP2004253761A (ja) | 両面フレキシブルプリント回路基板の製造方法 | |
JPH1013028A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
KR20100002664A (ko) | 금속적층판 및 그 제조방법 | |
KR100722599B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
JPH1187931A (ja) | プリント配線板の製造方法 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
JP5317491B2 (ja) | プリント配線板の製造方法 | |
JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
US20030113951A1 (en) | Method for manufacturing multi-layer package substrates | |
JP2004146504A (ja) | プリント配線板及びその製造方法 | |
JP2003133725A (ja) | 配線基板の製造方法 | |
JPH07106769A (ja) | 電子部品搭載用多層基板の製造方法 | |
KR20080100111A (ko) | 고밀도 패키지 기판 제조 방법 | |
JPH11191482A (ja) | プリント配線板の製造方法 | |
JP2003168868A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A977 | Report on retrieval |
Effective date: 20080110 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Effective date: 20080403 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |