JP2006128712A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006128712A JP2006128712A JP2005368913A JP2005368913A JP2006128712A JP 2006128712 A JP2006128712 A JP 2006128712A JP 2005368913 A JP2005368913 A JP 2005368913A JP 2005368913 A JP2005368913 A JP 2005368913A JP 2006128712 A JP2006128712 A JP 2006128712A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- manufacturing
- semiconductor chip
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】積層された複数の絶縁層13、該複数の絶縁層それぞれの上面に設けられた複数の配線9、および異なる絶縁層上面に設けられた複数の配線を電気的に接続するために絶縁層に設けられた複数のビアホール12からなるBGA基板1と、前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップ2とを含んでなる半導体装置であって、前記複数の絶縁層の材料が、半導体装置が実装される実装基板の熱膨張特性にあわせられた有機系材料からなる半導体装置。
【選択図】図2
Description
複数の電極が形成された表面を有する半導体チップを準備する工程と、
前記半導体チップを、その表面が、前記基板の上面に向かい合うように配置し、前記半導体チップの複数の電極と、前記基板上面の複数の電極を、複数のはんだバンプを介して接続する工程と、
前記半導体チップの表面と、前記基板の上面の間の間隙に樹脂を注入して、前記樹脂を硬化させて封止部材を形成する工程とを有することを特徴としている。
前記複数の外部電極上に、複数のはんだボールを形成する工程を有することが好ましい。
前記複数の絶縁層の材料が、該半導体装置が実装される実装基板の熱膨張特性にあわせられた有機系材料からなるものであるので、熱ストレスに対する信頼性の向上した半導体装置をうる。
図面を参照しつつ、本発明の半導体装置の一実施の形態について説明する。
図2に示したはんだバンプは、半導体チップ表面の周縁部であるリング状の領域に設けられている。図5は、半導体チップ表面にリング状に設けられたはんだバンプを示す平面説明図である。図1および図2と同一の箇所は同じ符号を用いて示した。最外周はんだバンプ5cはリング状の領域の最外周の列上に位置させているので、半導体チップの熱膨張およびBGA基板の熱膨張がそれぞれ生じた際に、その差が最も大きくなり、はんだバンプの断線が生じやすい。また、最内周はんだバンプ5dはリング状の領域の最内周の列上に位置させているので、封止部材の熱収縮によるストレスが大きく、はんだバンプの断線が生じやすい。
実施の形態1および実施の形態2では半導体装置の一例としてヒートスプレッダーおよびリングを含んでなる半導体装置を説明したが、半導体装置がヒートスプレッダーおよびリングを含まない半導体装置であっても同様の効果がえられる。
Claims (22)
- 複数の電極が形成された上面と、有機系材料のコア材からなる絶縁層と、前記コア材の両側に形成されており、有機系材料からなるビルドアップ絶縁層と、前記コア材からなる絶縁層上、及び前記ビルドアップ絶縁層上に形成された複数の配線層と、前記コア材からなる絶縁層内、及び前記ビルドアップ絶縁層内に形成され、前記複数の配線層間を電気的に接続する複数のビアホールとを有する基板であって、前記基板全体としての線膨張係数が1×10-5〜2×10-5/℃であり、前記ビルドアップ絶縁層の線膨張係数が1×10-5〜6×10-5/℃である基板を準備する工程と、
複数の電極が形成された表面を有する半導体チップを準備する工程と、
前記半導体チップを、その表面が、前記基板の上面に向かい合うように配置し、前記半導体チップの複数の電極と、前記基板上面の複数の電極を、複数のはんだバンプを介して接続する工程と、
前記半導体チップの表面と、前記基板の上面の間の間隙に樹脂を注入して、前記樹脂を硬化させて封止部材を形成する工程とを有することを特徴とする、半導体装置の製造方法。 - 前記はんだバンプを介して接続する工程は、前記半導体チップを、その表面が前記基板の上面に向かい合うように配置した状態で、前記半導体チップ及び前記基板を熱処理炉内に投入し、溶融させたはんだバンプを介して前記半導体チップの複数の電極と、前記基板上面の複数の電極とを接続する工程を有することを特徴とする、請求項1記載の半導体装置の製造方法。
- 前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域にマトリクス状または千鳥状に配列して設けることを特徴とする請求項1〜2のいずれかに記載の半導体装置の製造方法。
- 前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域のうち、中央部を除くリング状の領域にマトリクス状または千鳥状に配列して設けることを特徴とする請求項1〜2のいずれかに記載の半導体装置の製造方法。
- 前記基板は、前記上面と対向する裏面上に複数の外部電極を有しており、
前記複数の外部電極上に、複数のはんだボールを形成する工程を有することを特徴とする、請求項1〜4のいずれかに記載の半導体装置の製造方法。 - 前記複数のはんだボールを、前記基板の裏面上に、マトリクス状に配列して設けることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記基板の複数の外部電極を、前記複数のはんだボールを介して実装基板に電気的に接続する工程を有することを特徴とする請求項5〜6のいずれかに記載の半導体装置の製造方法。
- 前記実装基板には、FR4もしくはBTレジンが用いられていることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記実装基板は、ガラス布基材エポキシ樹脂、またはBTレジンが用いられていることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記実装基板の線膨張係数は、1×10-5〜2×10-5/℃であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記コア材からなる絶縁層は、前記ビルドアップ絶縁層よりも厚く形成されていることを特徴とする請求項1〜10のいずれかに記載の半導体装置の製造方法。
- 前記ビルドアップ絶縁層は、前記コア材からなる絶縁層のそれぞれの側に、複数層積層して形成されていることを特徴とする請求項1〜11のいずれかに記載の半導体装置の製造方法。
- 前記封止部材を形成する工程において、前記半導体チップの表面と対向する裏面が、前記封止部材から露出するように形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
- 前記半導体チップの裏面上に、ヒートスプレッダを搭載する工程を有することを特徴とする請求項1〜13のいずれかに記載の半導体装置の製造方法。
- 前記ヒートスプレッダを搭載する工程において、前記ヒートスプレッダと前記半導体チップの裏面との間に接着層を介在させることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記ヒートスプレッダは、前記半導体チップの裏面の周囲に突出しており、前記ヒートスプレッダの突出する部分と、前記基板の上面との間が、板状の部材の中央に開口が設けられたリングを介して接着されていることを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記有機系材料は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
- 前記基板は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
- 前記コア材は、前記有機系材料として、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
- 前記コア材には、ガラス布基材エポキシ樹脂またはBTレジンが用いられていることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
- 前記コア材には、FR4もしくは、BTレジンが用いられていることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
- 前記コア材を構成する有機系材料および、前記ビルドアップ絶縁層を構成する有機系材料が、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることを特徴とする請求項1〜21のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368913A JP4372749B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368913A JP4372749B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23192797A Division JP4190602B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128712A true JP2006128712A (ja) | 2006-05-18 |
JP4372749B2 JP4372749B2 (ja) | 2009-11-25 |
Family
ID=36722972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368913A Expired - Lifetime JP4372749B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4372749B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008069343A1 (ja) * | 2006-12-05 | 2008-06-12 | Sumitomo Bakelite Company Limited | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
US7786569B2 (en) | 2007-01-19 | 2010-08-31 | Renesas Technology Corp. | Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection |
JP2011211243A (ja) * | 2011-07-27 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP5660272B2 (ja) * | 2007-03-30 | 2015-01-28 | 住友ベークライト株式会社 | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
-
2005
- 2005-12-22 JP JP2005368913A patent/JP4372749B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008069343A1 (ja) * | 2006-12-05 | 2008-06-12 | Sumitomo Bakelite Company Limited | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
US8592994B2 (en) | 2006-12-05 | 2013-11-26 | Sumitomo Bakelite Co., Ltd. | Semiconductor package, core layer material, buildup layer material, and sealing resin composition |
JP5608977B2 (ja) * | 2006-12-05 | 2014-10-22 | 住友ベークライト株式会社 | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 |
US7786569B2 (en) | 2007-01-19 | 2010-08-31 | Renesas Technology Corp. | Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection |
JP5660272B2 (ja) * | 2007-03-30 | 2015-01-28 | 住友ベークライト株式会社 | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
JP2011211243A (ja) * | 2011-07-27 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4372749B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
US6294831B1 (en) | Electronic package with bonded structure and method of making | |
US20180012831A1 (en) | Semiconductor device | |
US6037665A (en) | Mounting assembly of integrated circuit device and method for production thereof | |
US20090127688A1 (en) | Package-on-package with improved joint reliability | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
US8536462B1 (en) | Flex circuit package and method | |
JP2005175423A (ja) | 半導体パッケージ | |
US20020084524A1 (en) | Ball grid array package comprising a heat sink | |
US6317333B1 (en) | Package construction of semiconductor device | |
KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
JPH06510396A (ja) | 集積回路チップ・キャリア | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP2007165420A (ja) | 半導体装置 | |
US20160172289A1 (en) | Circuit substrate and package structure | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP4190602B2 (ja) | 半導体装置 | |
JP4372749B2 (ja) | 半導体装置 | |
JP5814272B2 (ja) | 組み込まれたダイを有する集積回路パッケージの熱ビア | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
US8004091B2 (en) | Semiconductor package, method of fabricating the same, and semiconductor package mold | |
US20070051664A1 (en) | Stack type package module and method for manufacturing the same | |
JP2003110060A (ja) | インターポーザ基板、その製造方法、および半導体装置 | |
US11948873B2 (en) | Semiconductor package including a support solder ball | |
KR20070119790A (ko) | 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |