JP2006128712A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006128712A
JP2006128712A JP2005368913A JP2005368913A JP2006128712A JP 2006128712 A JP2006128712 A JP 2006128712A JP 2005368913 A JP2005368913 A JP 2005368913A JP 2005368913 A JP2005368913 A JP 2005368913A JP 2006128712 A JP2006128712 A JP 2006128712A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
manufacturing
semiconductor chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005368913A
Other languages
English (en)
Other versions
JP4372749B2 (ja
Inventor
Shinji Baba
伸治 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005368913A priority Critical patent/JP4372749B2/ja
Publication of JP2006128712A publication Critical patent/JP2006128712A/ja
Application granted granted Critical
Publication of JP4372749B2 publication Critical patent/JP4372749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】熱膨張による熱ストレスが生じてもはんだバンプの断線や半導体チップのはがれのない信頼性の高いBGA構造の半導体装置を提供する。
【解決手段】積層された複数の絶縁層13、該複数の絶縁層それぞれの上面に設けられた複数の配線9、および異なる絶縁層上面に設けられた複数の配線を電気的に接続するために絶縁層に設けられた複数のビアホール12からなるBGA基板1と、前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップ2とを含んでなる半導体装置であって、前記複数の絶縁層の材料が、半導体装置が実装される実装基板の熱膨張特性にあわせられた有機系材料からなる半導体装置。
【選択図】図2

Description

本発明は、半導体装置のパッケージ構造に関する。さらに詳しくは、半導体装置を製品に実装するときのはんだ付に用いられるはんだボールがマトリクス状に基板の裏面に配置されたBGA(Ball Grid Array)構造を有する半導体装置の パッケージ構造に関する。
一般に、たとえば特開平8−330474号公報に開示されるように、半導体素子のパッケージングにはプラスチックパッケージ、メタルパッケージ、セラミックスパッケージが使われている。これらのうち、セラミックスパッケージは絶縁性、放熱性、耐湿性を有することからCMOSゲートアレイやECLゲートアレイなどのパッケージングに使用されている。
たとえば特開平8−8359号公報にはプラスチックパッケージのうち、BGAパッケージが表面実装形パッケージの一種として使用されつつあることが、開示されている。BGAパッケージは、半導体チップを配置する基板の半導体チップ側の面にはんだバンプをアレイ状に配置し、半導体チップと反対側の面に球形のはんだボールをアレイ状に配置し、基板の表面に半導体チップを配置し、モールド樹脂あるいはポッティングで封止することによって製造し、とくに200ピンを超える多ピンパッケージとして用いられるものである。ここで、基板の裏面に外部電極となるはんだボールをマトリクス状に配置した構造をBGA構造という。また、半導体装置をこのBGA構造によってパッケージングすることをBGAパッケージといい、BGA構造となるように絶縁層を積層した基板をBGA基板という。
このBGAパッケージのばあい、基板の材料としては有機系材料が用いられることがあるが、このBGAパッケージの半導体装置を実装基板に表面実装するばあい、半導体チップとBGA基板と実装基板とのあいだでの熱膨張量の差が問題となる。
この熱膨張によってBGA基板の半導体チップと反対側の面に設けられる外部電極であるはんだボール、および半導体チップ側の面に設けられるはんだバンプのうち、最外周側ほどBGA基板の熱膨張量が大きいため、熱膨張によって生じるストレスが最も大きく、半導体チップとの接合のためのはんだバンプの断線や半導体チップそのもののはがれが生じるという問題がある。
BGA基板が、セラミックス材料からなるばあいは、一体焼結法により層間の接続配線に関して微細な配線設計が可能であり、基板内の信号線の配線は任意にできたが、有機系材料のばあいは、絶縁層をまず一層形成し、この一層に対して信号線を配線し、層間の接続をとるビアホールを形成し、その上層につぎの一層を形成し、信号線およびビアホールを設ける(ビルドアップ法)製法であるため、配線設計の制約が多く、前述の熱膨張の問題を解決しうるBGA構造の材料および信号線の配線形態はえられていない。
本発明は、熱膨張による熱ストレスが生じてもはんだバンプの断線や半導体チップのはがれのない信頼性の高いBGA構造の半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、複数の電極が形成された上面と、有機系材料のコア材からなる絶縁層と、前記コア材の両側に形成されており、有機系材料からなるビルドアップ絶縁層と、前記コア材からなる絶縁層上、及び前記ビルドアップ絶縁層上に形成された複数の配線層と、前記コア材からなる絶縁層内、及び前記ビルドアップ絶縁層内に形成され、前記複数の配線層間を電気的に接続する複数のビアホールとを有する基板であって、前記基板全体としての線膨張係数が1×10-5〜2×10-5/℃であり、前記ビルドアップ絶縁層の線膨張係数が1×10-5〜6×10-5/℃である基板を準備する工程と、
複数の電極が形成された表面を有する半導体チップを準備する工程と、
前記半導体チップを、その表面が、前記基板の上面に向かい合うように配置し、前記半導体チップの複数の電極と、前記基板上面の複数の電極を、複数のはんだバンプを介して接続する工程と、
前記半導体チップの表面と、前記基板の上面の間の間隙に樹脂を注入して、前記樹脂を硬化させて封止部材を形成する工程とを有することを特徴としている。
また、前記はんだバンプを介して接続する工程は、前記半導体チップを、その表面が前記基板の上面に向かい合うように配置した状態で、前記半導体チップ及び前記基板を熱処理炉内に投入し、溶融させたはんだバンプを介して前記半導体チップの複数の電極と、前記基板上面の複数の電極とを接続する工程を有することが好ましい。
また、前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域にマトリクス状または千鳥状に配列して設けることが好ましい。
また、前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域のうち、中央部を除くリング状の領域にマトリクス状または千鳥状に配列して設けることが好ましい。
また、前記基板は、前記上面と対向する裏面上に複数の外部電極を有しており、
前記複数の外部電極上に、複数のはんだボールを形成する工程を有することが好ましい。
また、前記複数のはんだボールを、前記基板の裏面上に、マトリクス状に配列して設けることが好ましい。
また、前記基板の複数の外部電極を、前記複数のはんだボールを介して実装基板に電気的に接続する工程を有することが好ましい。
また、前記実装基板には、FR4もしくはBTレジンが用いられていることが好ましい。
また、前記実装基板は、ガラス布基材エポキシ樹脂、またはBTレジンが用いられていることが好ましい。
また、前記実装基板の線膨張係数は、1×10-5〜2×10-5/℃であることが好ましい。
また、前記コア材からなる絶縁層は、前記ビルドアップ絶縁層よりも厚く形成されていることが好ましい。
また、前記ビルドアップ絶縁層は、前記コア材からなる絶縁層のそれぞれの側に、複数層積層して形成されていることが好ましい。
また、前記封止部材を形成する工程において、前記半導体チップの表面と対向する裏面が、前記封止部材から露出するように形成することが好ましい。
また、前記半導体チップの裏面上に、ヒートスプレッダを搭載する工程を有することが好ましい。
また、前記ヒートスプレッダを搭載する工程において、前記ヒートスプレッダと前記半導体チップの裏面との間に接着層を介在させることを特徴とすることが好ましい。
また、前記ヒートスプレッダは、前記半導体チップの裏面の周囲に突出しており、前記ヒートスプレッダの突出する部分と、前記基板の上面との間が、板状の部材の中央に開口が設けられたリングを介して接着されていることが好ましい。
また、前記有機系材料は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことが好ましい。
また、前記基板は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことが好ましい。
また、前記コア材は、前記有機系材料として、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることが好ましい。
また、前記コア材には、ガラス布基材エポキシ樹脂またはBTレジンが用いられていることが好ましい。
また、前記コア材には、FR4もしくは、BTレジンが用いられていることが好ましい。
また、前記コア材を構成する有機系材料および、前記ビルドアップ絶縁層を構成する有機系材料が、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることが好ましい。
本発明の半導体装置は、積層された複数の絶縁層、該複数の絶縁層それぞれの上面に設けられた複数の配線、および異なる絶縁層上面に設けられた複数の配線を電気的に接続するために絶縁層に設けられた複数のビアホールからなるBGA基板と、前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップとを含んでなる半導体装置であって、前記複数の絶縁層の材料が、半導体装置が実装される実装基板の熱膨張特性にあわせられた有機系材料からなるものであるので、熱ストレスに対する信頼性の向上した半導体装置をうる。
本発明の半導体装置は、前記実装基板の熱膨張特性が線膨張係数で示され、前記実装基板の線膨張係数が1×10-5〜2×10-5/℃のばあい、前記絶縁層の線膨張係数が1×10-5〜6×10-5/℃であるので、実装信頼性を向上できる。
本発明の半導体装置は、前記有機系材料がエポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つであることが好ましい。
本発明の半導体装置は、積層された複数の絶縁層、該複数の絶縁層それぞれの上面に設けられた複数の配線、および異なる絶縁層上面に設けられた複数の配線を電気的に接続するために絶縁層に設けられた複数のビアホールからなるBGA基板と、前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップとを含んでなる半導体装置であって、前記複数の電極が前記半導体チップのリング状の領域に設けられ、最外周および最内周の列上の電極に電源および接地が接続されるものであるので、熱ストレスに対する信頼性の向上した半導体装置をうる。
本発明の半導体装置は、積層された複数の絶縁層、該複数の絶縁層それぞれの上面に設けられた複数の配線、および異なる絶縁層上面に設けられた複数の配線を電気的に接続するために絶縁層に設けられた複数のビアホールからなるBGA基板と、前記複数の配線にそれぞれ接続される複数の電極を有する半導体チップと、該半導体チップをBGA基板に密着させる封止樹脂からなる封止部材と、前記半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記BGA基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとを含んでなる半導体装置であって、
前記複数の絶縁層の材料が、該半導体装置が実装される実装基板の熱膨張特性にあわせられた有機系材料からなるものであるので、熱ストレスに対する信頼性の向上した半導体装置をうる。
つぎに、本発明の半導体装置の構造の実施の形態について説明する。
実施の形態1.
図面を参照しつつ、本発明の半導体装置の一実施の形態について説明する。
本発明の半導体装置は、BGA基板と、該BGA基板上に配置される半導体チップと、該半導体チップにおいて発生した熱を外部に放散するヒートスプレッダーと、前記BGA基板およびヒートスプレッダー間に所定の間隔を設けかつ両者を接合するためのリングとからなる。BGA基板は複数の絶縁層が重ねられた多層構造であり、各絶縁層には複数の配線およびビアホールが設けられる。前記BGA基板は、複数の絶縁層を重ねるときにビアホールを介して所定の配線を互いに接続させたものであり、複数の配線を絶縁層を介して立体的に交差させることができ、半導体装置の小型化を実現することができる。
図1は、本発明の半導体装置の一例を示す一部切欠斜視説明図であり、図2は図1中のA−A線断面による断面構造説明図である。図1において、1はBGA基板、2は半導体チップ、3はヒートスプレッダー、4はリング、6ははんだボール、8は封止部材を示す。また、図2において、図1と同一の箇所は同じ符号を用いて示したほか、5ははんだバンプ、5cは最外周の列上のはんだバンプ(以下、単に「最外周はんだバンプ」という)、5dは最内周の列上のはんだバンプ(以下、単に「最内周はんだバンプ」という)、7aは第1の接着層、7bは第2の接着層、9は配線、12はビアホールであり、13は絶縁層である。第1の接着層7aは、BGA基板1およびリング4、ならびにヒートスプレッダー3およびリング4をそれぞれ接着している。第2の接着層7bは、半導体チップ2およびヒートスプレッダー3を接着している。
BGA基板1に設けられた各配線(図示せず)は半導体装置の外部電極(図示せず)に電気的に接続されている。はんだボール6は、はんだ材からなり、半導体装置の外部電極に電気的に接続される。半導体チップ2の複数の電極(図示せず)はそれぞれBGA基板1の所定の配線に電気的に接続される。当該接続は、たとえば、半導体チップ2の各電極表面およびBGA基板1の各配線に接続された電極表面にはんだバンプをあらかじめ設け、該はんだバンプを用いてはんだ付けすることにより実現される。封止部材8は、封止樹脂からなり、半導体チップ2をBGA基板1に密着させるために設けられる。
また、リング4は、板状の部材の中央に開口部が設けられたものである。前記開口部の形状は半導体チップ2の形状に応じて定める。ヒートスプレッダー3の形状はBGA基板1の形状と同様の薄板状である。また、半導体チップ2およびヒートスプレッダー3、BGA基板1およびリング4、ならびにヒートスプレッダー3およびリング4は接着剤を用いて接着される。半導体チップ2およびヒートスプレッダー3を接着する接着剤は、耐熱性がよく、コスト的にメリットのあるエポキシ系接着剤である。一方、BGA基板1およびリング4、ならびにヒートスプレッダーおよびリング4を接着する接着剤は、半導体チップ2へのストレスを和らげるヤング率(E)の小さいシリコーン系接着剤である。
はんだバンプ5は、半導体チップの表面中央部を除くリング状の領域にマトリクス状または千鳥状に設けられている。またはんだバンプ5は、半導体チップ2の外部電極およびBGA基板1の表面側の電極を接合し、はんだボール6は、BGA基板1の裏面側の外部電極と実装基板とを接合し、半導体チップと実装基板とのあいだで、配線9およびビアホール12を介して電源の入力や信号の入出力がおこなわれる構造とする。
本発明の半導体装置のBGA基板1は、前述した熱膨張の問題を解決するため、実装基板の熱膨張特性にあわせた有機系材料によって形成されている。熱膨張特性は、ここでは線膨張係数で示されるものとする。また、BGA基板は複数の絶縁層からなるが、BGA基板全体としての線膨張係数として示す。熱膨張の点に関して、実装基板の材料はたとえば、FR4(ASTM D−1867規格によるガラス布基材エポキシ樹脂)またはBTレジン(商品名。三菱ガス化学(株)製樹脂)などが用いられており、その線膨張係数は1×10-5〜2×10-5/℃の範囲であるので、BGA基板の材料は、その線膨張係数を実装信頼性の点から実装基板の線膨張係数に対して1×10-5〜6×10-5/℃の範囲となるようにあわせる。前記BGA基板は図2に示すように実装基板で用いられるFR4やBTレジンからなるコア材1aの両側には線膨張係数1×10-5〜6×10-5/℃のビルドアップ絶縁層1bが積層されている。BGA基板全体としての線膨張係数は1×10-5〜2×10-5/℃であり、また、BGA基板内部での信頼性保持(各コア材1の間の剥がれ防止)のために、ビルドアップ絶縁層1bの線膨張係数を1×10-5〜6×10-5/℃とする。
これにより実装信頼性向上はもとよりBGA基板自身の信頼性が向上する。
BGA基板の材料にはエポキシ系樹脂および(または)テトラフルオロエチレン系樹脂を用いる。エポキシ系樹脂とはエポキシ系樹脂にガラス繊維またはアクリル樹脂などを混入させたものをいう。また、テトラフルオロエチレン系樹脂とはテトラフルオロエチレン樹脂にアクリル樹脂などを混入させたものをいう。
BGA基板の材料として有機系材料を用いるメリットは、(1)実装信頼性が向上し、(2)低コスト化が実現でき、さらに(3)比誘電率εが3〜5以下の絶縁層が形成でき高速対応が可能な半導体装置がえられることである。
つぎに、半導体装置の製法について説明する。図3および図4は、本発明の半導体装置の製法の一例を示す工程断面説明図である。図3および図4において、図1および図2と同一の箇所は同じ符号を用いて示した。なお、5aは、半導体チップ2に含まれる外部電極(図示せず)に電気的に接続された第1のはんだバンプ、5bは、BGA基板1に設けられた複数の配線の外部電極(図示せず)に電気的に接続された第2のはんだバンプを示す。
まず、半導体チップ2に含まれる電極上に第1のはんだバンプ5aを設け、同様に、BGA基板1の複数の配線の一端部上に第2のはんだバンプ5bを設ける(図3(a)参照)。ついで、BGA基板1表面のうち第2のはんだバンプ5bが形成された領域にフラックス材を塗布する。BGA基板1上に半導体チップ2を載置し、第1のはんだバンプ5aおよび第2のはんだバンプ5bを接触させた状態で、BGA基板1および半導体チップ2を熱処理炉(いわゆるリフロー炉)内に投入する。その結果、第1のはんだバンプ5aおよび第2のはんだバンプ5bが溶け、互いに接触していた第1のはんだバンプ5aおよび第2のはんだバンプ5bが一体となる。図3では、第1のはんだバンプおよび第2のはんだバンプが一体になったものをはんだバンプ5として示している。前記はんだバンプ5により、半導体チップ2に含まれる電極とBGA基板1の複数の配線とが電気的に接続される(図3(b)参照)。さらに、フラックス材の洗浄を行ったのち、第1の接着層7aによりBGA基板1にリング4を接着する(図3(c)参照)。つぎに、BGA基板1および半導体チップ2間の間隙部に封止樹脂を注入し固め封止部材8を形成し、半導体チップ2をBGA基板1に密着させた状態で固定する。ついで、半導体チップ2上表面に接着剤を塗布して第2の接着層7bを設け(図4(a)参照)、リング4上表面に接着剤を塗布して第1の接着層7aを設けたのち、半導体チップ2およびリング4上にヒートスプレッダー3を載せ、半導体チップ2およびリング4にヒートスプレッダー3を接着する(図4(b)参照)。最後に、BGA基板1の複数の配線の他の端部に接続された半導体装置の外部電極上にはんだボール6を設け、半導体装置をうる(図4(c)参照)。
このように、複数の絶縁層からなるプラスチック基板の材料が、実装基板の熱膨張特性にあわせられた有機系材料で形成されるので、熱ストレスに対する信頼性の向上した半導体装置がえられる。
実施の形態2.
図2に示したはんだバンプは、半導体チップ表面の周縁部であるリング状の領域に設けられている。図5は、半導体チップ表面にリング状に設けられたはんだバンプを示す平面説明図である。図1および図2と同一の箇所は同じ符号を用いて示した。最外周はんだバンプ5cはリング状の領域の最外周の列上に位置させているので、半導体チップの熱膨張およびBGA基板の熱膨張がそれぞれ生じた際に、その差が最も大きくなり、はんだバンプの断線が生じやすい。また、最内周はんだバンプ5dはリング状の領域の最内周の列上に位置させているので、封止部材の熱収縮によるストレスが大きく、はんだバンプの断線が生じやすい。
このように、最外周はんだバンプおよび最内周はんだバンプは熱膨張や熱収縮によるストレスが大きいので断線が生じやすいという問題がある。本実施の形態は、かかる問題を考慮して、半導体チップへの電源入力のための配線および接地の配線を前記最外周はんだバンプ5cおよび最外周から2列目のはんだバンプならびに最内周はんだバンプ5dに接続できるように絶縁層上の配線および絶縁層間のビアホールの位置関係をあわせたものである。電源入力のための配線および接地の配線は、それぞれ予備配線をともなっているので、半導体チップの熱膨張およびBGA基板の熱膨張によりはんだバンプの接合に問題が生じても半導体チップの動作機能に影響を与えることが全くない。さらに最外周はんだバンプに関し、半導体チップの4箇所の角部は熱ストレスが最も大きいため、はんだバンプによる接続を設けないことが望ましい。本実施の形態により熱ストレスに対する信頼性の向上した半導体装置がえられる。
実施の形態3.
実施の形態1および実施の形態2では半導体装置の一例としてヒートスプレッダーおよびリングを含んでなる半導体装置を説明したが、半導体装置がヒートスプレッダーおよびリングを含まない半導体装置であっても同様の効果がえられる。
本発明の半導体装置の実施の形態を示す一部切欠斜視説明図である。 本発明の半導体装置の実施の形態を示す断面説明図である。 本発明の半導体装置の実施の形態を示す工程断面説明図である。 本発明の半導体装置の実施の形態を示す工程断面説明図である。 半導体チップ表面にリング状に設けられたはんだバンプを示す平面説明図である。
符号の説明
1 BGA基板、2 半導体チップ、3 ヒートスプレッダー、4 リング、5 はんだバンプ、6 はんだボール、8 封止部材、9 配線、12 ビアホール、13 絶縁層。

Claims (22)

  1. 複数の電極が形成された上面と、有機系材料のコア材からなる絶縁層と、前記コア材の両側に形成されており、有機系材料からなるビルドアップ絶縁層と、前記コア材からなる絶縁層上、及び前記ビルドアップ絶縁層上に形成された複数の配線層と、前記コア材からなる絶縁層内、及び前記ビルドアップ絶縁層内に形成され、前記複数の配線層間を電気的に接続する複数のビアホールとを有する基板であって、前記基板全体としての線膨張係数が1×10-5〜2×10-5/℃であり、前記ビルドアップ絶縁層の線膨張係数が1×10-5〜6×10-5/℃である基板を準備する工程と、
    複数の電極が形成された表面を有する半導体チップを準備する工程と、
    前記半導体チップを、その表面が、前記基板の上面に向かい合うように配置し、前記半導体チップの複数の電極と、前記基板上面の複数の電極を、複数のはんだバンプを介して接続する工程と、
    前記半導体チップの表面と、前記基板の上面の間の間隙に樹脂を注入して、前記樹脂を硬化させて封止部材を形成する工程とを有することを特徴とする、半導体装置の製造方法。
  2. 前記はんだバンプを介して接続する工程は、前記半導体チップを、その表面が前記基板の上面に向かい合うように配置した状態で、前記半導体チップ及び前記基板を熱処理炉内に投入し、溶融させたはんだバンプを介して前記半導体チップの複数の電極と、前記基板上面の複数の電極とを接続する工程を有することを特徴とする、請求項1記載の半導体装置の製造方法。
  3. 前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域にマトリクス状または千鳥状に配列して設けることを特徴とする請求項1〜2のいずれかに記載の半導体装置の製造方法。
  4. 前記複数のはんだバンプを、前記半導体チップの表面と、前記基板の上面が向かい合う領域のうち、中央部を除くリング状の領域にマトリクス状または千鳥状に配列して設けることを特徴とする請求項1〜2のいずれかに記載の半導体装置の製造方法。
  5. 前記基板は、前記上面と対向する裏面上に複数の外部電極を有しており、
    前記複数の外部電極上に、複数のはんだボールを形成する工程を有することを特徴とする、請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記複数のはんだボールを、前記基板の裏面上に、マトリクス状に配列して設けることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記基板の複数の外部電極を、前記複数のはんだボールを介して実装基板に電気的に接続する工程を有することを特徴とする請求項5〜6のいずれかに記載の半導体装置の製造方法。
  8. 前記実装基板には、FR4もしくはBTレジンが用いられていることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記実装基板は、ガラス布基材エポキシ樹脂、またはBTレジンが用いられていることを特徴とする請求項7に記載の半導体装置の製造方法。
  10. 前記実装基板の線膨張係数は、1×10-5〜2×10-5/℃であることを特徴とする請求項7に記載の半導体装置の製造方法。
  11. 前記コア材からなる絶縁層は、前記ビルドアップ絶縁層よりも厚く形成されていることを特徴とする請求項1〜10のいずれかに記載の半導体装置の製造方法。
  12. 前記ビルドアップ絶縁層は、前記コア材からなる絶縁層のそれぞれの側に、複数層積層して形成されていることを特徴とする請求項1〜11のいずれかに記載の半導体装置の製造方法。
  13. 前記封止部材を形成する工程において、前記半導体チップの表面と対向する裏面が、前記封止部材から露出するように形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  14. 前記半導体チップの裏面上に、ヒートスプレッダを搭載する工程を有することを特徴とする請求項1〜13のいずれかに記載の半導体装置の製造方法。
  15. 前記ヒートスプレッダを搭載する工程において、前記ヒートスプレッダと前記半導体チップの裏面との間に接着層を介在させることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 前記ヒートスプレッダは、前記半導体チップの裏面の周囲に突出しており、前記ヒートスプレッダの突出する部分と、前記基板の上面との間が、板状の部材の中央に開口が設けられたリングを介して接着されていることを特徴とする請求項15に記載の半導体装置の製造方法。
  17. 前記有機系材料は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
  18. 前記基板は、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうち少なくとも一つを含むことを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
  19. 前記コア材は、前記有機系材料として、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
  20. 前記コア材には、ガラス布基材エポキシ樹脂またはBTレジンが用いられていることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
  21. 前記コア材には、FR4もしくは、BTレジンが用いられていることを特徴とする請求項1〜16のいずれかに記載の半導体装置の製造方法。
  22. 前記コア材を構成する有機系材料および、前記ビルドアップ絶縁層を構成する有機系材料が、エポキシ系樹脂およびテトラフルオロエチレン系樹脂のうちの少なくとも1つを含む物であることを特徴とする請求項1〜21のいずれかに記載の半導体装置の製造方法。
JP2005368913A 2005-12-22 2005-12-22 半導体装置 Expired - Lifetime JP4372749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005368913A JP4372749B2 (ja) 2005-12-22 2005-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368913A JP4372749B2 (ja) 2005-12-22 2005-12-22 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23192797A Division JP4190602B2 (ja) 1997-08-28 1997-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2006128712A true JP2006128712A (ja) 2006-05-18
JP4372749B2 JP4372749B2 (ja) 2009-11-25

Family

ID=36722972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368913A Expired - Lifetime JP4372749B2 (ja) 2005-12-22 2005-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JP4372749B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069343A1 (ja) * 2006-12-05 2008-06-12 Sumitomo Bakelite Company Limited 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
US7786569B2 (en) 2007-01-19 2010-08-31 Renesas Technology Corp. Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection
JP2011211243A (ja) * 2011-07-27 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069343A1 (ja) * 2006-12-05 2008-06-12 Sumitomo Bakelite Company Limited 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
US8592994B2 (en) 2006-12-05 2013-11-26 Sumitomo Bakelite Co., Ltd. Semiconductor package, core layer material, buildup layer material, and sealing resin composition
JP5608977B2 (ja) * 2006-12-05 2014-10-22 住友ベークライト株式会社 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
US7786569B2 (en) 2007-01-19 2010-08-31 Renesas Technology Corp. Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection
JP5660272B2 (ja) * 2007-03-30 2015-01-28 住友ベークライト株式会社 フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP2011211243A (ja) * 2011-07-27 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4372749B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US6294831B1 (en) Electronic package with bonded structure and method of making
US20180012831A1 (en) Semiconductor device
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US20090127688A1 (en) Package-on-package with improved joint reliability
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US8536462B1 (en) Flex circuit package and method
JP2005175423A (ja) 半導体パッケージ
US20020084524A1 (en) Ball grid array package comprising a heat sink
US6317333B1 (en) Package construction of semiconductor device
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JPH06510396A (ja) 集積回路チップ・キャリア
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2007165420A (ja) 半導体装置
US20160172289A1 (en) Circuit substrate and package structure
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP4190602B2 (ja) 半導体装置
JP4372749B2 (ja) 半導体装置
JP5814272B2 (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
US8004091B2 (en) Semiconductor package, method of fabricating the same, and semiconductor package mold
US20070051664A1 (en) Stack type package module and method for manufacturing the same
JP2003110060A (ja) インターポーザ基板、その製造方法、および半導体装置
US11948873B2 (en) Semiconductor package including a support solder ball
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term