CN113645759B - 电路板组件、电子设备和电路板组件的加工方法 - Google Patents
电路板组件、电子设备和电路板组件的加工方法 Download PDFInfo
- Publication number
- CN113645759B CN113645759B CN202110910414.8A CN202110910414A CN113645759B CN 113645759 B CN113645759 B CN 113645759B CN 202110910414 A CN202110910414 A CN 202110910414A CN 113645759 B CN113645759 B CN 113645759B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- electronic components
- hole
- electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 13
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 17
- 238000005476 soldering Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 60
- 230000001070 adhesive effect Effects 0.000 description 60
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本申请公开了一种电路板组件、电子设备和电路板组件的加工方法,涉及半导体技术领域。该电路板组件包括:第一电路板;第二电路板,第二电路板包括相连接的主体部和拓展部,第二电路板设置在第一电路板上,且拓展部远离主体部的一侧与第一电路板连接,使得第一电路板和第二电路板围合出容置空间;位于容置空间内的多个电子元件,该多个电子元件中的每个电子元件设置在第一电路板和/或第二电路板上;第一通孔,贯通设置在拓展部上,第一通孔与容置空间连通;粘结件,粘结件通过第一通孔注入容置空间内,粘结件粘接该多个电子元件中的至少一个电子元件与第一电路板和/或第二电路板。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种电路板组件、电子设备和电路板组件的加工方法。
背景技术
随着电子设备的不断发展,用户对电子设备的功能需要越来越多,为了满足功能需要,电路板上布置的电子元件的密度也越来越大,因此,相关技术中,通常将电路板堆叠设置,以充分电子设备厚度方向上的空间布局更多的电子元件。
同时,为了提高电子元件与电路板的连接稳定性,减缓冲击应力造成电子元件的损伤或者冲击应力导致电子元件从电路板上脱落,在电子元件与电路板之间注胶是一种优选的解决方案,但是,由于电路板堆叠设置之后,位于电路板上的部分电子元件会被封装在封闭的空间内,导致难以对位于上述电路板上的电子元件布胶。
发明内容
本申请旨在提供一种电路板组件、电子设备和电路板组件的加工方法,至少解决电路板堆叠设置时,难以对封装区域内的电子元件布胶的问题。
第一方面,本申请实施例提出了一种电路板组件,包括:第一电路板;第二电路板,第二电路板包括相连接的主体部和拓展部,第二电路板设置在第一电路板上,且拓展部远离主体部的一侧与第一电路板连接,使得第一电路板和第二电路板围合出容置空间;位于容置空间内的多个电子元件,该多个电子元件中的每个电子元件设置在第一电路板和/或第二电路板上;第一通孔,贯通设置在拓展部上,第一通孔与容置空间连通;粘结件,粘结件通过第一通孔注入容置空间内,粘结件粘接该多个电子元件中的至少一个电子元件与第一电路板和/或第二电路板。
第二方面,本申请实施例提出了一种电子设备,该电子设备包括:如第一方面的电路板组件。
第三方面,本申请实施例提出了一种电路板组件的加工方法,包括:在第二电路板的拓展部上进行开孔处理,得到贯通第二电路板的第一通孔;
将第二电路板焊接在第一电路板上,以及将多个电子元件中的每个电子元件焊接至第一电路板和/或第二电路板上;
通过第一通孔向容置空间注入粘结件,以使多个电子元件中的至少一个电子元件与第一电路板和/或第二电路板形成粘接连接。
在本申请的实施例中,电路板组件包括第一电路板、第二电路板、多个电子元件、第一通孔和粘结件。第一电路板和第二电路板相对并层叠设置,,由于第二电路板包括相连接的主体部和拓展部,即第二电路板被配置为具有半封闭容纳槽的结构,因此当第二电路板层叠设置在第一电路板上之后,第二电路板的半封闭容纳槽与第一电路板形成了容置空间,从而可以将多个电子元件设置于容置空间内,进而可以在电路板上设置更多电子元件。
进一步地,由于拓展部上设置有与容置空间连通的第一通孔,因此可以通过第一通孔将粘接件注入容置空间内,从而可以简化对位于容置空间内的电子元件注入粘结件(布胶)的操作难度,保证了电子元件的安装稳定性。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
图1是本申请实施例提供的电路板组件的结构示意图之一;
图2是本申请实施例提供的电路板组件的部分部件的爆炸图;
图3是本申请实施例提供的电路板组件的结构示意图之二;
图4是本申请实施例提供的电路板组件的结构示意图之三;
图5是本申请实施例提供的电路板组件的结构示意图之四;
图6是本申请实施例提供的电路板组件的结构示意图之五;
图7是本申请实施例提供的电路板组件的结构示意图之六;
图8是本申请实施例提供的电路板组件的结构示意图之七;
图9是本申请实施例提供的电路板组件的加工方法的流程示意图。
其中,图1至8中的附图标记分别为:
100:电路板组件;
10:第一电路板;
20:第二电路板、201:第一通孔、202:第二通孔;203:容置空间;
30:电子元件;
40:导流槽;
50:粘结件;60:连接件;70:紧固件;80:设备主体;90:结构件。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象,而不是用于描述特定对象。
在本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请实施例提供的电路板组件100,可以应用于电子设备中,具体地,可以应用于电子设备中设置有由至少两个电路板层叠组成的电路板组件100的场景下。
本申请实施例中的电子设备可以为移动电子设备,也可以为非移动电子设备。示例性的,移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本或者个人数字助理(personal digital assistant,PDA)等,非移动电子设备可以为个人计算机(personal computer,PC)、电视机(television,TV)、柜员机或者自助机等,本申请实施例不作具体限定。
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的电路板组件100、电子设备进行详细地说明。
图1示出了本申请实施例提供的电路板组件100的可能的结构示意图,如图1所示,该电路板组件100包括:第一电路板10、第二电路板20、容置空间203,位于容置空间203内的多个电子元件30、第一通孔201、粘结件50。该第二电路板20包括相连接的主体部和拓展部,第二电路板20设置在第一电路板10上,第一电路板10和第二电路板20围合出容置空间203;该多个电子元件30中的每个电子元件30设置在第一电路板10和/或第二电路板20上;第一通孔201贯通设置在第二电路板20的拓展部上,第一通孔201与容置空间203连通;粘结件50通过第一通孔201注入容置空间203内,粘结件50粘接多个电子元件30中的至少一个电子元件30与第一电路板10和/或第二电路板20。
具体而言,上述第一电路板10和上述第二电路板20可以层叠并相对设置,该第二电路板20可以被配置为具有半封闭容纳槽的结构,以使该第一电路板10和第二电路板20围合出容置空间203,以容置设置上述多个电子元件。如此,可以实现在电路板上设置更多电子元件。
示例性地,上述第一电路板10可以为PCB(Printed Circuit Board,印刷电路板),上述第二电路板20也可以为PCB,为了更充分利用电路板组件厚度方向上的空间,可以通过Cavity(局部凹陷)工艺处理第二电路板20,去除部分第二电路板20的基材以得到具有主体部和拓展部的第二电路板20,该主体部和拓展部形成具有半封闭容纳槽的第二电路板20,该第二电路板20的拓展部可以用于支撑主体部以及与第一电路板10连接。
示例性地,位于容置空间内的电子元件的数量为多个,如图1至图8所示,为了清晰地表达本申请实施例中的电子元件并避免重复标注,上述附图中仅指出了多个电子元件中的一个电子元件30,该电子元件30与设置在第一电路板10或者第二电路板20上的其他电子元件并无区别。
进一步可选地,为了在电路板组件100上设置更多的电子元件,可以根据实际需要在第二电路板20的主体部和/或第一电路板10上设置上述多个电子元件。例如:可以在第一电路板10朝向第二电路板20的表面上设置电子元件,也可以只在第二电路板20朝向第一电路板10的表面上设置电子元件,也可以将多个电子元件分别设置在第一电路板10和第二电路板20相对的两个表面上。
需要说明的是,上述第一通孔201可以设置在第二电路板20的拓展部上,如此,由于第一通孔201设置在第二电路板20的拓展部上而非主体部上,因此不占用第二电路板20的主体部面积,使得第二电路板20上能够布局更多的电子元件。此外,将第一通孔201设置在第二电路板20的拓展部上,还可以避免在第二电路板20的主体部上打孔,从而可以使得第二电路板的主体部具有较高的强度(即不会塌陷),因此,在第二电路板20的拓展部上设置第一通孔201还可以保证第二电路板20和第一电路板10之间形成的容置空间203的高度,进而降低了对电子元件的高度限制。
可以理解地,该第一通孔201在拓展部上的位置可以根据电子元件的设置情况进一步调整。例如:在多个电子元件全部设置在第一电路板10上的情况下,该第一通孔201可以设置在第二电路板20的拓展部靠近第一电路板10的端部的位置,如此,由于第一通孔201靠近第一电路板10,可以利于注入的粘结件50流动至电子元件的周围进而粘结电子元件与第一电路板10。在多个电子元件全部设置在第二电路板20的情况下,该第一通孔201可以设置靠近设置电子元件的主体部的端部位置,进而使得粘结件50更容易流入至第二电路板20上,并容易使设置在靠近第一通孔201附近的电子元件与第二电路板20粘接连接。在多个电子元件既设置在第一电路板10也同时设置在第二电路板20的情况下,该第一通孔201可以居中设置在第二电路板20的拓展部上,以便于粘结件50分别与设置在第一电路板10和第二电路板20上的电子元件粘接。
示例性地,上述粘结件50可以将多个电子元件中的至少一个电子元件粘接在第一电路板10和/或第二电路板20上,该“至少一个电子元件”可以是多个电子元件中的任一个或者多个电子元件。在多个电子元件全部设置在第一电路板10上时,“至少一个电子元件”同样设置在第一电路板10上,在多个电子元件全部设置在第二电路板20上时,该“至少一个电子元件”同样设置在第二电路板20上,在多个电子元件中的部分电子元件设置于第一电路板10上,部分电子元件设置在第二电路板20上的情况下,该“至少一个电子元件”可以是设置在第一电路板10上的电子元件,也可以是设置在第二电路板20上的电子元件,还可以是分别设置在第一电路板10和第二电路板20上的多个电子元件。
进一步可选地,“至少一个电子元件”可以为多个电子元件中相对靠近第一通孔201的一个或者多个电子元件。
进一步可选地,上述粘结件50可以为具有流动性的填充胶水,以便于上述粘结件50(胶水)能够流动至电子元件与第一电路板10或者第二电路板20之间的间隙内。
本申请实施例提供的电路板组件100,当第二电路板20层叠设置在第一电路板10上之后,第二电路板20的半封闭容纳槽与第一电路板10形成了容置空间,多个电子元件设置于容置空间203内,通过设置在第二电路板20拓展部上的第一通孔201向电子元件与第一电路板10和/或第二电路板20之间注入粘结件50可以缓解应力冲击对电子元件造成的破坏。
进一步地,在第二电路板20的拓展部开设第一通孔201,不会占用第二电路板20的主体部上能够设置电子元件的面积,提高了第二电路板20的主体部的空间利用率,此外,避免在第二电路板20的主体部上打孔,还可以保证第二电路板20的主体部的强度,从而使得第二电路板20和第一电路板10之间形成的容置空间203的高度不会因外力而发生变化,进而降低了对电子元件的高度限制。
进一步地,本申请实施例提供的电路板组件100还包括:连接件60,该连接件连接多个电子元件30与第一电路板10和/或第二电路板20;上述至少一个电子元件(30)与所述第一电路板(10)和/或所述第二电路板(20)之间具有间隙。
可选地,上述连接件60可以为用于焊接的焊接件,焊接件可以将电子元件焊接在第一电路板10和/或第二电路板20上。
示例性地,如图2所示,多个连接件60设置在电子元件与第一电路板10之间,用于将电子元件与第一电路板进行焊接连接。
进一步可选地,该连接件60可以为锡珠。在焊接时,通常在第一电路板10和/或第二电路板20的第一预设位置放置锡珠,电子元件用于与第一电路板10和/或第二电路板20连接的表面也可以放置锡珠,再将电子元件放置至第一电路板10和/或第二电路板20的第一预设位置,再通过对第一电路板10和/或第二电路板20加热,使得锡珠融化,锡珠融化之后便将电子元件与第一电路板10和/或第二电路板20连接在一起。
可以理解,本申请实施例中,连接件的数量大于多个电子元件的数量。
进一步可选地,每个电子元件与第一电路板10和/或第二电路板20之间均可以设置多个连接件60(锡珠)。
示例性地,对于多个电子元件中的每个电子元件,假设一个电子元件设置在第一电路板上,若该电子元件包括P个引脚,那么需要P个连接件才能连接该电子元件与第一电路板,P为正整数。
需要说明的是,当加热焊接完成后,由于在第一电路板10与第二电路板20层叠设置的厚度方向,连接件60具有一定的厚度,因此,相当于连接件60在第一电路板10和/或第二电路板20上支撑起电子元件,并且使得电子元件与第一电路板10和/或第二电路板20之间形成间隙。该间隙使得电子元件与第一电路板10之间和/或电子元件与第二电路板20之间形成毛细效应,吸引粘结件50流向电子元件与第一电路板10之间和/或电子元件与第二电路板20之间,该电子元件与第一电路板10和/或第二电路板20之间形成的间隙,实现了对粘结件50的引流作用。
如此,通过连接件60连接电子元件与第一电路板10和/或第二电路板20,并且连接件60支撑电子元件使得电子元件与第一电路板10之间和/或电子元件与第二电路板20之间形成具有毛细效应的间隙,实现了对粘结件50的引流作用,使得粘结件50能够被吸引至电子元件的周围或者下方,实现了电子元件与第一电路板10和/或第二电路板20的连接。
可选地,本申请实施例提供的电路板组件100还可以包括:导流槽40,设置在第一电路板10和/或第二电路板20位于容置空间203的表面上,导流槽40的一端朝第一通孔201的方向延伸,导流槽40的另一端朝向多个电子元件中至少一个电子元件的方向延伸;粘结件50位于导流槽40内。
具体而言,该导流槽40对应于电子元件设置在第一电路板10和/或第二电路板20上,该导流槽40用于更准确地引导粘结件50的流向,使得粘结件50流向至少一个电子元件,当在第一电路板10和/或第二电路板20上设置导流槽40后,粘结件50可以容置在导流槽40内,也提高了第一电路板10和/或第二电路板20的表面清洁程度。
可以理解地,上述“至少一个电子元件”可以为导流槽40引导粘结件50进行粘接连接的目标电子元件;示例性地,该目标电子元件可以参考图1至图8中的电子元件30,该目标电子元件30可以为多个电子元件中的一个或者多个。该目标电子元件30可以为距离第一通孔201距离较远的一个或者多个电子元件;或者,为了进一步保证电子元件的抗冲击应力的连接强度,该目标电子元件30可以为多个电子元件中质量相对较大的一个或者多个电子元件。
需要说明的是,“该导流槽40对应于电子元件在第一电路板10和/或第二电路板20上”可以理解为:在电子元件全部设置在第一电路板10的情况下,由于需要引导粘结件50粘接电子元件和第一电路板10,因此,该导流槽40设置在第一电路板10上朝向第二电路板20的表面。在电子元件全部设置在第二电路板20的情况下,由于需要引导粘结件50粘接电子元件和第一电路板10,因此,该导流槽40设置在第二路板上朝向第一电路板10的表面。在电子元件既设置在第一电路板10也同时设置在第二电路板20的情况下,该导流槽40可以既设置在第一电路板10位于容置空间203的表面上,也可以设置在第二电路板20位于容置空间203的表面,也即第一电路板10和第二电路板20相对的表面,以便于导流槽40导流粘结件50分别与设置在第一电路板10和第二电路板20上的电子元件粘接。
进一步可选地,上述导流槽40可以是设置在第一电路板10和/或第二电路板20上的凹槽,该导流槽40可以是宏观上通过Cavity工艺去除调第一电路板10和第二电路板20上的部分基体所形成的凹槽。
进一步可选地,上述导流槽40也可以是微观上去除第一电路板10和/或第二电路板20表层的滤油层,通常该滤油层的厚度约为15μm,去除该滤油层也相当于在第一电路板10和/或第二电路板20上形成用于引导粘结件50的凹槽,使得粘结件50更易于在去除滤油层的第一电路板10和/或第二电路板20的区域内流动。
示例性地,如图3至图8所示,上述导流槽40的一端朝向第一通孔201的方向延伸,能够使注入至容置空间203的粘结件50容易流入至导流通道。该导流槽40的另一端朝向电子元件的方向延伸,如此,能够使得距离第一通孔201距离较远的电子元件也能够通过导流槽40的引导形成与粘结件50的粘接,而且导流槽40能够使粘结件50被精准的引导至电子元件的周侧或者底部,使得电子元件与粘结件50的粘结更加均匀。
如此,通过设置导流槽40可以引导粘结件50的流向,使得粘结件50更准确地流入至电子元件的外周或者底部,以使得粘结件50和电子元件的连接更加均匀,进一步地缓解了冲击应力对电子元件的冲击。
可选地,本申请实施例提供的电路板组件100中的至少一个电子元件在第一电路板10和/或第二电路板20上的投影区域为第一区域;至少部分导流槽40位于第一区域内;或者,至少部分导流槽40沿第一区域的至少一个边沿设置。
需要说明的是,上述至少一个电子元件,可以为前文涉及的目标电子元件30,故此处对目标电子元件30的解释不在赘述,每一个目标电子元件30可以对应一个第一区域。
具体而言,上述至少一个电子元件在第一电路板10和/或第二电路板20上的投影为第一区域,上述至少部分导流槽40可以延伸至第一区域的内部或者是周侧,使得粘结件50易于被电子元件与第一电路板10和/或第二电路板20之间的间隙所吸引,从而使粘接件流动的方向性更强,也进一步使粘结件50在电子元件的底部的覆盖粘接更均匀。
本申请实施例提供了两种导流槽40的设置形式,上述导流槽40的设置形式一可以为:上述导流槽40的至少一部分可以沿第一区域的至少一个边沿设置。
示例性地,如图3所示,上述导流槽40设置在第一电路板10上,并被构造为直线型,且沿目标电子元件30在第一电路板10上的投影形成的第一区域的一个边沿设置,也即粘结件50能够沿着导流槽40流动至靠近目标电子元件30的一个边沿,并被目标电子元件30与第一电路板10之间的间隙吸附至目标电子元件30的底部,由于该导流槽40沿第一区域的一个边沿设置,粘结件50自该边沿被均匀地吸附至目标电子元件30的底部,如此,使得目标电子元件30底部的粘结件50覆盖的更均匀。
示例性地,上述导流槽40设置在第一电路板10上,如图4所示,该导流槽40可以被构造为L型,该“L”型的两条边沿分分别沿第一区域的两个边沿设置,或者,如图5所示,上述导流槽40被构造为具有分支的形式,每一个分支均沿第一区域的一个边沿设置。由于该导流槽40沿第一区域的两个边沿设置,粘结件50自该两个边沿能够被更加均匀地吸附至目标电子元件30的底部。
示例性地,上述导流槽40设置在第一电路板10上,如图6和图7所示,该导流槽40可以被构造为三边型,并沿第一区域的三个边沿设置。如图8所示,该导流槽40可以被构造为四边型,并沿第一区域的四边沿设置。该导流槽40沿第一区域的边沿数量越多,粘接件流动的方向性就越强,也就能够进一步提升粘结件50在电子元件的底部的覆盖均匀性。
上述导流槽40的设置形式之二可以为:上述至少部分导流槽40位于第一区域内。
示例性地,当至少部分导流槽40位于第一区域内,也即至少部分导流槽40深入了目标电子元件30的底部,例如:目标电子元件30中心区域的底部,基于目标电子元件30与第一电路板10之间的间隙,可以吸附粘结件50流动至整个目标电子元件30的底部区域,实现粘结件50与目标电子元件30的均匀粘接。
需要说明的是,上述实施例中导流槽40设置于第一电路板10,可以理解的是,当目标电子元件30设置于第二电路板20时,该导流槽40也可以设置于第二电路板20,具体可以参见上述导流槽40设置于第一电路板10上的相关描述,为避免重复,此处不再赘述。
如此,通过将导流槽40延伸至目标电子元件30在第一电路板10和/或第二电路板20的投影区域(第一区域)的内部或者是周侧,使得粘结件50易于被电子元件与第一电路板10和/或第二电路板20之间的间隙所吸引,从而使粘接件流动的方向性更强,也进一步使粘结件50在电子元件的底部的覆盖粘接更均匀。
可选地,本申请实施例提供的电路板组件100中的多个连接件60避让导流槽40设置。
具体而言,由于连接件60会对粘结件50的流动造成阻碍,故导流槽40内部可以不设置连接件60。
示例性地,在至少部分导流槽40延伸至第一区域内的情况下,可以预先对目标电子元件30上对应导流槽40的区域预设出避让区域,在对目标电子元件30上设置锡珠(连接件)时,避让该避让区域进行设置,进而能够避免锡珠(连接件)焊接在第一电路板10上之后,对粘结件50的流动造成阻碍。
如此,通过在目标电子元件30上避让导流槽40设置连接件60,可以避免连接件60阻碍粘结件50流动,使粘结件50的流动更顺畅。
可选地,本申请实施例提供的电路板组件100还可以包括:贯通设置在第二电路板20的拓展部上,第二通孔202与容置空间203连通,用于检测所述粘接件50的注入实况。其中,第一通孔201的轴线和第二通孔203的轴线在第一电路板10上的投影线分别为第一投影线和第二投影线,第一投影线与第二投影线之间的夹角大于或等于预设角(具体可以根据实际使用需求确定,例如90°、45°等,本申请实施例不作限定)。
具体而言,在第二电路板20的拓展部上设置第二通孔202,能够在通过第一通孔201向容置空间203内注入粘结件50的情况下,便于操作人员观察粘结件50的注入情况,以便确定是否停止注入操作。
示例性地,如图3至图8所示,上述第二通孔202设置于第二电路板20的拓展部上,只要操作人员可以通过该第二通孔202能够观察到粘结件50的注入情况,本申请实施例对该第二通孔202设置在第二电路板20拓展部的具体位置不做限定。
可以理解地,基于第一通孔201设置于第二电路板20拓展部能够提高第二电路板20上设置电子元件的数量,以及保证第二电路板20的强度避免第二电路板20坍塌的有益效果,上述设置于第二电路板20拓展部第二通孔202,也同样具有上述有益效果,对此,此处不在赘述。
进一步地,上述实施例中对第一通孔201和第二通孔203的描述仅用于示意,实际实现中,上述第一通孔201和上述第二通孔203没有实质区别,即这两个通孔中的一个通孔可以用于注入粘接件,另一个通孔可以用于观察粘接件的注入实况;具体可以根据实际使用需求确定,本申请实施例不作具体限定。
本申请实施例还提供了一种电子设备,电子设备可以包括:上述实施例中的电路板组件100。上述电子设备还可以包括设备主体80,该电路板组件100设置在设备主体80上。
示例性地,上述设备主体80上设置有结构件90,该结构件90用于支撑电路板组件100。上述电路板组件100可以通过紧固件70设置在结构件90上,以提高电路板与设备主体80之间的安装稳定性。
进一步可选地,上述紧固件70可以为螺钉、螺栓等。
需要说明的是,对于电路板组件100的结构及其工作原理的描述具体可以参见上述实施例中的相关描述,为避免重复,此处不予赘述。
基于本申请实施例提供的电路板组件,本申请还提供了一种电路板组件的加工方法,用于加工本申请实施例提供的电路板组件,如图9所示,该加工方法包括步骤901、步骤902和步骤903:
步骤901:在第二电路板的拓展部上进行开孔处理,得到贯通第二电路板的第一通孔。
本申请实施例中,该第一通孔开孔在拓展部上的位置可以根据设置在第一电路板和第二电路板上电子元件的设置情况进一步调整。例如:在多个电子元件全部设置在第一电路板的情况下,该第一通孔可以开孔在第二电路板的拓展部靠近第一电路板的端部的位置,如此,由于第一通孔靠近第一电路板,可以利于注入的粘结件流动至电子元件的周围进而粘结电子元件与第一电路板。在多个电子元件全部设置在第二电路板的情况下,该第一通孔可以开孔在靠近设置电子元件的主体部的端部位置,进而使得粘结件更容易流入至第二电路板上,并容易使设置在靠近第一通孔附近的电子元件与第二电路板粘接连接。在多个电子元件既设置在第一电路板也同时设置在第二电路板的情况下,该第一通孔可以居中开孔在第二电路板的拓展部上,以便于粘结件分别与设置在第一电路板和第二电路板上的电子元件粘接。
进一步可选地,在对第二电路板的拓展部进行开孔处理之前,还可以包括步骤900。
步骤900,使用Cavity工艺对第二电路板进行去除处理,以使得第二电路板形成具有半封闭容纳槽的结构。
示例性地,在对第二电路板进行打孔之前,可以通过Cavity(局部凹陷)工艺对第二电路板进行处理,去除部分第二电路板的基材以得到具有主体部和拓展部的第二电路板,该主体部和拓展部形成具有半封闭容纳槽的第二电路板,以使得电子元件能够容置在该半封闭容纳槽内,以提高电路板组件设置电子元件的数量。
步骤902:将第二电路板焊接在第一电路板上,以及将多个电子元件中的每个电子元件焊接至第一电路板和/或第二电路板上。
具体而言,上述焊接操作可以为将第一电路板、第二电路板以及通过焊接件将预连接在第一电路板和/或第二电路板上的电子元件进行一次过炉焊接处理。
可以理解,通过一次过炉焊接,不但将第一电路板与第二电路板进行了焊接合板,而且也将设置在第一电路板和/或第二电路板上的电子元件也一并焊接在第一电路板和/或第二电路板上,节省了焊接的工艺步骤。
当然,也可以在第一电路板和第二电路板焊接合板之后,再对第二电路板进行开孔处理,也就是说,上述步骤901和步骤902的先后顺序可以进行互换,上述两个步骤进行互换对本申请实施例提供的加工方法并不造成影响。
步骤903:通过第一通孔向容置空间注入粘结件,以使多个电子元件中的至少一个电子元件与第一电路板和或第二电路板形成粘接连接。
需要说明的是,如果先将电子元件焊接至第一电路板和/或第二电路板,再对电子元件布胶(注入粘结件),然后再将第一电路板和第二电路板焊接合板。由于焊接加热的高温通常会导致粘结件产生受热膨胀,在焊接加热的过程中,膨胀的粘结件可能会带动电子元件产生移位,进而影响电子元件的正常工作。此外,焊接加热产生的高温,也会影响粘结件的性能,可能会导致粘结件失效,进而影响粘结件缓冲应力的效果。
与上述实施方式区别的是,本申请实施例提供的电路板组件的加工方法,先完成将电子元件焊接至第一电路板和/或第二电路板,以及第一电路板与第二电路板焊接合板的焊接步骤,再向封装在容置空间内的电子元件注胶(注入粘结件),使得粘结件避免再受上述焊接高温的影响。
可选地,本申请实施例提供的焊接方法中的步骤902,具体可以包括步骤9021和步骤9022:
步骤9021,在第一电路板、第二电路板以及多个电子元件的第一预设位置设置连接件。
具体而言,上述连接件可以设置在第一电路板与第二电路板之间,用于使第一电路板和第二电路板得以焊接,当然,上述连接件还设置于电子元件上,用于使得电子元件与第一电路板和/或第二电路板得以焊接。
可以理解地,上述连接件能够使得电子元件与第一电路板和/或第二电路板之间形成预连接的关系。
示例性地,上述第一预设位置为需要形成焊接的位置,上述第一预设位置可以为第一电路板、第二电路板或者电子元件上的位置。
步骤9022,将第一电路板、第二电路板和连接件过炉,融化连接件以使第一电路板、第二电路板和多个电子元件之间完成焊接。
具体而言,上述过炉处理可以一次使得连接件(锡珠)融化,以使在第一电路板和第二电路板之间形成焊接合板的同时,电子元件也被焊接在第一电路板和/或第二电路板上。
如此,通过一次过炉焊接电路板组件,不但使第一电路板与第二电路板之间形成焊接合板,同时也将电子元件也一并焊接在第一电路板和/或第二电路板上,节省了焊接的工艺步骤。
可选地,本申请实施例提供的加工方法,在步骤902之前,还可以包括步骤904:
步骤904,在第一电路板和/或第二电路板的第二预设位置上进行开槽处理,得到用于容置粘结件的导流槽。
进一步可选地,上述开槽处理可以使用Cavity工艺在第一电路板和/或第二电路板上形成上述导流槽。
进一步可选地,上述开槽处理也可以是对第一电路板和/或第二电路板的表面进行刻蚀,以去除第一电路板和/或第二电路板表面的滤油层,以得到微观意义上的导流槽。
需要说明的是,上述第二预设位置的一端朝向第一通孔的方向延伸,上述第二预设位置的另一端向多个电子元件中的至少一个电子元件延伸。具体可以参见本申请实施例提供的电路板组件中关于导流槽的设置位置的介绍,此处不再赘述。
如此,通过在第一电路板和/或第二电路板上进行开槽处理,可以使粘结件能够精准地流动至导流槽内部,使得电子元件与粘结件的粘结更加均匀。
本申请实施例提供的电路板组件的加工方法,在第二电路板的拓展部上加工出第一通孔,并在焊接操作完成之后,通过该第一通孔向第一电路板和第二电路板围合的容置空间内注入粘结件,以粘接电子元件与第一电路板和/或第二电路板。如此,在将容置空间内的电子元件进行焊接至第一电路板和/或第二电路板之后,再对电子元件进行注胶操作,避免了先对电子元件注胶再过炉的情况下,粘结件受热膨胀导致虚焊和电子元件偏位,以及粘结件受热导致失效影响应力保护效果的情况发生,进而提高了电子元件与第一电路板和/或第二电路板之间的装配稳定性。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
Claims (6)
1.一种电路板组件,其特征在于,包括:
第一电路板;
第二电路板,所述第二电路板包括相连接的主体部和拓展部,所述第二电路板设置在所述第一电路板上,且所述拓展部远离所述主体部的一侧与所述第一电路板连接,使得所述第一电路板和所述第二电路板围合出容置空间;
位于所述容置空间内的多个电子元件,所述多个电子元件中的每个电子元件设置在第一电路板和/或第二电路板上;
第一通孔,贯通设置在所述拓展部上,所述第一通孔与所述容置空间连通;
粘结件,所述粘结件通过一个所述第一通孔注入所述容置空间内以粘接所述多个电子元件与所述第一电路板和/或所述第二电路板;
连接件,所述连接件连接所述多个电子元件与所述第一电路板和/或所述第二电路板;所述多个电子元件与所述第一电路板和/或所述第二电路板之间具有用于对所述粘结件进行引流的间隙;
导流槽,设置在所述第一电路板和/或所述第二电路板位于所述容置空间的表面上,所述导流槽的一端朝所述第一通孔的方向延伸,所述导流槽的另一端朝向所述多个电子元件的方向延伸;
所述粘结件位于所述导流槽内;
所述多个电子元件中的至少一个电子元件在所述第一电路板和/或所述第二电路板上的投影区域为第一区域;
所述导流槽沿所述第一区域的两个边沿,呈L型设置;
所述连接件避让所述导流槽设置;
所述电路板组件还包括:
第二通孔,贯通设置在所述拓展部上,所述第二通孔与所述容置空间连通,用于检测所述粘结件的注入实况;
其中,所述第一通孔的轴线和所述第二通孔的轴线在所述第一电路板上的投影线分别为第一投影线和第二投影线,所述第一投影线与所述第二投影线之间形成夹角。
2.一种电子设备,其特征在于,包括:
如权利要求1中所述的电路板组件。
3.一种加工方法,用于加工如权利要求1中所述的电路板组件,其特征在于,包括:
在所述第二电路板的拓展部上进行开孔处理,得到贯通所述第二电路板的所述第一通孔;
将所述第二电路板焊接在所述第一电路板上,以及将所述多个电子元件中的每个电子元件焊接至所述第一电路板和/或所述第二电路板上;
通过一个所述第一通孔向所述容置空间注入所述粘结件,以使所述多个电子元件中的至少一个电子元件与所述第一电路板和/或所述第二电路板形成粘接连接。
4.根据权利要求3所述的加工方法,其特征在于,所述将所述第二电路板焊接在所述第一电路板上,以及将所述多个电子元件中的每个电子元件焊接至所述第一电路板和/或所述第二电路板上,具体包括:
在所述第一电路板、所述第二电路板,以及所述多个电子元件的第一预设位置设置连接件;
将所述第一电路板、所述第二电路板和所述连接件过炉,融化所述连接件以使所述第一电路板、第二电路板和所述多个电子元件之间完成焊接。
5.根据权利要求3所述的加工方法,其特征在于,在将所述多个电子元件中的每个电子元件焊接至所述第一电路板和/或所述第二电路板上之前,所述方法还包括:
在所述第一电路板和/或所述第二电路板的第二预设位置上进行开槽处理,得到用于容置所述粘结件的导流槽。
6.一种电路板组件,其特征在于,根据权利要求3至5中任一项所述的加工方法制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110910414.8A CN113645759B (zh) | 2021-08-09 | 2021-08-09 | 电路板组件、电子设备和电路板组件的加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110910414.8A CN113645759B (zh) | 2021-08-09 | 2021-08-09 | 电路板组件、电子设备和电路板组件的加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113645759A CN113645759A (zh) | 2021-11-12 |
CN113645759B true CN113645759B (zh) | 2024-03-12 |
Family
ID=78420297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110910414.8A Active CN113645759B (zh) | 2021-08-09 | 2021-08-09 | 电路板组件、电子设备和电路板组件的加工方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113645759B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114679841A (zh) * | 2022-03-01 | 2022-06-28 | 维沃移动通信有限公司 | 电路板组件和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101836293A (zh) * | 2007-10-17 | 2010-09-15 | 松下电器产业株式会社 | 安装结构体 |
CN103563077A (zh) * | 2011-12-28 | 2014-02-05 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
CN106537588A (zh) * | 2014-07-14 | 2017-03-22 | 美光科技公司 | 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233463A (ja) * | 1997-01-27 | 1998-09-02 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002237496A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置の製造装置およびこれを用いた半導体装置の製造方法 |
JP2013055235A (ja) * | 2011-09-05 | 2013-03-21 | Sumitomo Electric Printed Circuit Inc | シールドケース付きプリント配線板及びシールドケース付きプリント配線板の製造方法 |
CN202524641U (zh) * | 2012-03-23 | 2012-11-07 | 常州安泰诺特种印制板有限公司 | 印制板 |
CN109121294B (zh) * | 2018-09-29 | 2020-09-18 | 维沃移动通信有限公司 | 电路板结构及电子设备 |
CN112243314A (zh) * | 2019-07-18 | 2021-01-19 | 华为技术有限公司 | 一种电路板组件、电路板组件的制作方法及电子设备 |
CN110621122A (zh) * | 2019-09-03 | 2019-12-27 | Oppo(重庆)智能科技有限公司 | 多层电路板的制作方法、多层电路板和电子设备 |
-
2021
- 2021-08-09 CN CN202110910414.8A patent/CN113645759B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101836293A (zh) * | 2007-10-17 | 2010-09-15 | 松下电器产业株式会社 | 安装结构体 |
CN103563077A (zh) * | 2011-12-28 | 2014-02-05 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
CN106537588A (zh) * | 2014-07-14 | 2017-03-22 | 美光科技公司 | 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113645759A (zh) | 2021-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319682B2 (en) | Electronic component device, method of mounting electronic component device on circuit board, and mounting structure of electronic component device on circuit board | |
KR101138599B1 (ko) | 실장 구조체 | |
TWI693003B (zh) | 系統級封裝、插置器及系統級封裝的組裝方法 | |
CN104919587B (zh) | 模塑激光封装(mlp)封装件上的穿模通孔减轻减压沟槽 | |
WO1998036624A2 (en) | Laminated multilayer substrates | |
JPH11284033A (ja) | Tab用テープキャリア、集積回路装置及びその製造方法並びに電子機器 | |
JP2014192476A (ja) | プリント基板の半田実装方法及び半田実装構造 | |
KR20120001621A (ko) | 반도체 패키지의 제조 방법 | |
CN113645759B (zh) | 电路板组件、电子设备和电路板组件的加工方法 | |
US10028388B2 (en) | Component-embedded substrate | |
US20090166890A1 (en) | Flip-chip package | |
EP3376589A1 (en) | Irreversible circuit element, irreversible circuit device, and method for manufacturing said element and device | |
JP2007165832A (ja) | 電子部品の実装構造、及びその実装方法 | |
KR20040045017A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR101145483B1 (ko) | 접합 접착제를 가진 부품 | |
JP4013064B2 (ja) | 集積回路装置及び電子機器 | |
JP2009054929A (ja) | 複数の基板間の接合構造及び複数の基板の接合方法 | |
JP4519102B2 (ja) | 導波管接続構造とその製造方法 | |
CN105990155A (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
US10531558B2 (en) | Electronic module having electromagnetic shielding structure and manufacturing method thereof | |
CN113727519B (zh) | 电路板组件和电子设备 | |
JP2011096926A (ja) | 回路基板、コネクタおよび電子機器 | |
JP2000036656A (ja) | 薄膜ジャンパ―コネクタの基板への組み付け方法 | |
CN108039324A (zh) | 一种封装模块及其形成方法 | |
JP2009267060A (ja) | 接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |