JP3372769B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3372769B2
JP3372769B2 JP19927196A JP19927196A JP3372769B2 JP 3372769 B2 JP3372769 B2 JP 3372769B2 JP 19927196 A JP19927196 A JP 19927196A JP 19927196 A JP19927196 A JP 19927196A JP 3372769 B2 JP3372769 B2 JP 3372769B2
Authority
JP
Japan
Prior art keywords
semiconductor element
connection pad
arc
terminal
substantially spherical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19927196A
Other languages
English (en)
Other versions
JPH1050768A (ja
Inventor
伸 松田
憲志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP19927196A priority Critical patent/JP3372769B2/ja
Publication of JPH1050768A publication Critical patent/JPH1050768A/ja
Application granted granted Critical
Publication of JP3372769B2 publication Critical patent/JP3372769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体集積回路素子
等の半導体素子を収容するための半導体素子収納用パッ
ケージに関するものである。 【0002】 【従来の技術】従来、LSI(大規模集積回路素子)等
の半導体素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面のほぼ中央に半導体素子を載置して
収容するための載置部を有する絶縁基体と、その載置部
周辺から絶縁基体の下面にかけて導出されるタングステ
ン・モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、絶縁基体の下面に形成され、メタラ
イズ配線層が電気的に接続される複数個の接続パッド
と、接続パッドにロウ付け取着される半田等からなるほ
ぼ球状の端子と、前記載置部を封止するための蓋体とか
ら構成されており、絶縁基体の載置部底面にガラスや樹
脂等から成る接着剤を介して半導体素子を接着固定さ
せ、半導体素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに、絶
縁基体上面にガラスや樹脂等から成る封止材を介して蓋
体を接合させ、絶縁基体と蓋体とから成る容器内部に半
導体素子を気密に封止することによって製品としての半
導体装置とされていた。 【0003】かかる半導体装置は、絶縁基体下面の接続
パッドにロウ付け取着されている半田等から成るほぼ球
状の端子を、樹脂絶縁材料と銅配線等により形成される
外部電気回路基板の配線導体上に載置当接させ、しかる
後、ほぼ球状の端子を約150〜250 ℃の温度で加熱溶融
し、端子を配線導体に接合させることによって外部電気
回路基板上に実装される。これと同時に、半導体素子収
納用パッケージの内部に収容されている半導体素子はそ
の各電極がメタライズ配線層およびほぼ球状の端子を介
して外部電気回路に接続されることとなる。 【0004】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等から成る絶縁基体の熱膨張係数が4〜6.
5 ×10-6/℃程度であるのに対し、外部電気回路基板が
一般にガラスエポキシ等の樹脂絶縁材料から成り、その
熱膨張係数が1×10-5〜4×10-5/℃と大きく、両者の
熱膨張係数が大きく相違していた。そのため、半導体素
子が作動時に発熱し停止時には周辺温度に戻ることに伴
う温度サイクルが半導体素子収納用パッケージの絶縁基
体と外部電気回路基板の両方に繰り返し印加されると、
両者間に熱膨張係数の相違に起因する大きな熱応力が発
生し、これが接続パッドとほぼ球状の端子との間にも作
用してこれらの接合部に疲労を生じさせてついには剥離
や破壊を発生させてしまい、その結果、半導体素子収納
用パッケージの内部に収容する半導体素子の各電極を長
期間にわたり所定の外部電気回路基板に電気的に接続さ
せることができないという問題点を有していた。 【0005】本発明は上記問題点に鑑みて案出されたも
のであり、その目的は、半導体素子収納用パッケージに
形成された接続パッドとほぼ球状の端子との接合部にお
ける半導体素子の作動に伴う発熱による疲労破壊の発生
を防止することにより、内部に収容する半導体素子の各
電極を長期間にわたり所定の外部電気回路に安定して電
気的に接続することができる半導体素子収納用パッケー
ジを提供することにある。 【0006】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、該絶縁基体の前記載置部周辺から前記凹部
底面にかけて導出される複数個のメタライズ配線層と、
前記凹部の内部に形成され、前記メタライズ配線層と電
気的に接続されている複数個の接続パッドと、該接続パ
ッドに接合され、前記絶縁基体の下面にほぼ球状の突出
部を有する端子とから成る半導体素子収納用パッケージ
であって、前記接続パッドはその全部が前記凹部の内部
に位置するとともにその下面に円弧状の窪みを有し、前
記端子の一部が前記円弧状の窪みと組み合わさって接合
されており、該円弧状の窪みの曲率半径をR、前記凹部
の半径をr、凹部の深さをdとしたとき、下記条件式を
満足することを特徴とするものである。 【0007】1.0<R/r≦9.0 R≧(r2 +d2 )/2d。 【0008】本発明の半導体素子収納用パッケージによ
れば、絶縁基体下面の凹部の内部に、その全部がこの凹
部の内部に位置するとともにその下面に円弧状の窪みを
有する接続パッドを設けるとともに、絶縁基体の下面に
ほぼ球状の突出部を有する端子をその接続パッドに端子
の一部を円弧状の窪みと組み合わせて接合し、かつ接続
パッドの端子との円弧状の接合部の曲率半径をR、凹部
の半径をr、凹部の深さをdとしたとき、1.0<R/r
≦9.0、R≧(r2+d2)/2dなる条件式を満足する
ように成したことから、半導体素子収納用パッケージの
内部に半導体素子を収容するとともに外部電気回路基板
に実装した場合、半導体素子の作動時の発熱が絶縁基板
と外部電気回路基板の両方に繰り返し印加され、両者の
熱膨張係数の相違に起因する大きな熱応力が半導体素子
収納用パッケージに形成された接続パッドとほぼ球状の
端子との接合部に加わったとしても、円弧状の窪みを有
する接続パッドとほぼ球状の端子との間の接合面積を十
分に確保できるとともに、それらが強固に組み合わされ
て接合されているため、剥離や疲労破壊が容易に発生す
ることはなく、その結果、半導体素子収納用パッケージ
の内部に収容する半導体素子の各電極を長期間にわたり
所定の外部電気回路基板に安定して電気的に接続させる
ことが可能となる。 【0009】また、円弧状の窪みを有する接続パッドと
ほぼ球状の端子との接合部において強度の弱い合金層が
半球状に分布することとなるので、この合金層に沿って
進行するクラックにより接合部が破断されるまでの行程
が長くなり、破断されるまでの時間が長くなるため、こ
れによっても半導体素子収納用パッケージの内部に収容
する半導体素子の各電極を長期間にわたり所定の外部電
気回路基板に安定して電気的に接続させることが可能と
なる。 【0010】 【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図1は本発明の半導体素子収納用パッ
ケージの実施の形態の一例を示す断面図であり、図2は
その要部拡大断面図である。これらの図において、1は
絶縁基体、2は蓋体、3は半導体素子であり、絶縁基体
1と蓋体2とで半導体素子3を収容する容器4が構成さ
れる。 【0011】絶縁基体1にはその上面のほぼ中央部に半
導体素子3が載置収容される載置部1aが設けられてお
り、載置部1aの底面には半導体素子3がガラスや樹脂
等の接着剤を介して取着される。 【0012】絶縁基体1は熱膨張係数が小さいセラミッ
クス等の電気絶縁材料、例えば酸化アルミニウム質焼結
体・窒化アルミニウム質焼結体・炭化珪素質焼結体・ム
ライト質焼結体・ガラスセラミックス焼結体等から成
り、例えば酸化アルミニウム質焼結体から成る場合は、
酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化
カルシウム等の原料粉末に適当な有機バインダ・可塑剤
・溶剤等を添加混合して泥漿物を作り、その泥漿物から
ドクターブレード法やカレンダーロール法によってグリ
ーンシート(生シート)と成し、しかる後、そのグリー
ンシートに適当な打ち抜き加工を施すとともにこれを複
数枚積層し、約1600℃の温度で焼成することによって作
製される。 【0013】5はメタライズ配線層であり、半導体素子
3が載置収容される載置部1aの周辺から絶縁基体1の
下面にかけて複数個のメタライズ配線層5が被着形成さ
れている。 【0014】さらに、1bは絶縁基体1の下面に複数個
形成された凹部であり、その凹部1bの内部には、メタ
ライズ配線層5が電気的に接続される、下面に円弧状の
窪みを有する複数個の接続パッド6が被着形成されてい
る。 【0015】メタライズ配線層5はタングステン・モリ
ブデン・マンガン等の高融点金属から成り、タングステ
ン等の高融点金属粉末に適当な有機バインダ・可塑剤・
溶剤等を添加混合して得た金属ペーストを絶縁基体1と
なるグリーンシートに予め従来周知のスクリーン印刷法
等により所定パターンに印刷塗布しておくことによっ
て、焼成後に絶縁基体1の所定位置に所定パターンに被
着形成される。 【0016】また、接続パッド6もメタライズ配線層5
と同様にタングステン・モリブデン・マンガン等の高融
点金属から成り、タングステン等の高融点金属粉末に適
当な有機バインダ・可塑剤・溶剤等を添加混合して得た
金属ペーストを絶縁基体1の凹部1bに所定量充填した
後、有機バインダや溶剤を蒸発させてから焼成すること
により、その全部が凹部1bの内部に位置するとともに
その下面に円弧状の窪みを有するように形成され、上面
ではメタライズ配線層5と電気的に接続される。 【0017】この接続パッド6は、凹部1bとなる穴を
開けたグリーンシートを積層した後に、スクリーン印刷
によって金属ペーストを流し込むと、金属ペーストの表
面張力によってその表面形状が円弧状の窪みになるの
で、これを焼成することによって所望の曲率半径を有す
る円弧状の窪みを形成することができる。 【0018】また、上記のようにして形成した円弧状の
高融点金属の表面には、厚み1〜20μmのニッケルメッ
キならびに厚み0.01〜0.5 μmの金メッキを施すことが
好ましく、これにより高融点金属の表面の酸化を有効に
防止できると同時に半田等から成るほぼ球状の端子7と
の接合を強固に保つことができる。 【0019】前記メタライズ配線層5は半導体素子3の
各電極を接続パッド6に接合されるほぼ球状の端子7に
電気的に接続させる作用をなし、絶縁基体1の載置部1
a周辺に位置する領域には半導体素子3の各電極がボン
ディングワイヤ8を介して電気的に接続される。 【0020】また、メタライズ配線層5と電気的に接続
されている接続パッド6は絶縁基体1にほぼ球状の端子
7を取着する際の下地金属層としても機能し、接続パッ
ド6の円弧状の窪みの表面には、例えば鉛と錫の重量比
を6:4とした低融点の鉛−錫半田等からなるほぼ球状
の端子7の一部が、接続パッド6の円弧状の窪みの表面
と組み合わさるような形状の接合部7aとなって、ロウ
付け等により接合されている。 【0021】接続パッド6に接合されている端子7は、
また絶縁基体1の下面に球状の突出部7bを有してお
り、その球状突出部7bは端子7を外部電気回路基板9
の配線導体10に接続させる際に、その接続を容易かつ確
実となす作用をする。 【0022】そして本発明の半導体素子収納用パッケー
ジにおいては、接続パッド6のほぼ球状の端子7との円
弧状の窪みによる接合部の曲率半径をR、凹部1bの半
径をr、凹部1bの深さをdとしたとき、1.0 <R/r
≦ 9.0、R≧(r2 +d2 )/2dの各条件式を満足す
ることを特徴としており、これによって接続パッド6と
ほぼ球状の端子7とが十分な接合面積でもって強固に組
み合わされて接合されることとなり、絶縁基体1の載置
部1a内に半導体素子3を収容し、外部電気回路基板9
に実装した後、半導体素子3の作動時の発熱が絶縁基体
1と外部電気回路基板9の両方に繰り返し印加され、両
者の熱膨張係数の相違に起因する大きな熱応力が円弧状
の接続パッド6とほぼ球状の端子7との接合部に加わっ
たとしても、接続パッド6とほぼ球状の端子7との間の
剥離や疲労破壊が有効に防止される。 【0023】なお、図2において凹部1bの径は直径2
r(半径r×2)で示している。 【0024】上記の条件式に対してR/rが 1.0以下
(R/r≦1.0 )であると、凹部1bの接続パッド6と
ほぼ球状の端子7の接合部7aとの接合面が作る、屈曲
点Aにおいて絶縁基体1の下面と接合部7aの接線のな
す角度がほぼ90°に近くなって、半導体素子3の発熱に
伴う熱応力がその屈曲点に集中しやすくなり、熱応力が
繰り返して加わることによって接続パッド6とほぼ球状
の端子7との間の剥離や疲労破壊が発生しやすくなる傾
向がある。 【0025】他方、R/rが 9.0を超える( 9.0<R/
r)と接続パッド6の下面がほぼ平坦な形状となって十
分な円弧状でなくなることから、接続パッド6と端子7
との接合面積が不十分となるとともに、この平坦な接合
面で熱応力をすべて受ける状態となって剥離や疲労破壊
が発生しやすくなる傾向がある。 【0026】また、Rが(r2 +d2 )/2dより小さ
くなる(R<(r2 +d2 )/2d)と、接続パッド6
の円弧状の窪みの中央部が凹部1bの底面によって平ら
につぶされて平坦な形状になり、その平坦な面と周囲の
窪みの円弧が接する部分に屈曲点ができるため、この屈
曲点に熱応力が集中して剥離や疲労破壊が発生しやすく
なる傾向がある。 【0027】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1の載置部1a底面に半導体素
子3を接着剤を介して接着固定するとともに半導体素子
3の各電極をメタライズ配線層5にボンディングワイヤ
8を介して電気的に接続し、しかる後、絶縁基体1の上
面に蓋体2をガラス・樹脂等から成る封止材により接合
させ、絶縁基体1と蓋体2とから成る容器4内部に半導
体素子3を気密に封止することによって、製品としての
半導体装置となる。 【0028】 【実施例】以下に本発明の具体例を示す。アルミナを主
原料とするセラミックスグリーンシートに、凹部1bな
らびにメタライズ配線層5となる穴開け・金属ペースト
のスクリーン印刷・打ち抜き加工を施し、これを複数枚
積層して約1600℃の温度で焼成し、外寸が35mm角、厚
みが1mmの絶縁基体の下面に、半径rが0.27mm、深
さdが 0.2mmの凹部1bが1mmピッチの格子状に 4
80個形成されたものを作製した。 【0029】次いで、凹部1b内にタングステンペース
トをスクリーン印刷し、焼成した後に厚み2〜3μmの
ニッケルメッキと厚み 0.2〜0.3 μmの金メッキを施し
て、種々の曲率半径Rの円弧状の窪みを有する接続パッ
ド6を形成した。そして、これら接続パッド6の表面に
半田から成るほぼ球状の端子7を接合し、接続パッド6
とほぼ球状の端子7との接合部の曲率半径Rを変化させ
た半導体素子収納用パッケージ試料A〜Hを得た。ま
た、比較例の試料として、接続パッド6の表面を絶縁基
体1の下面と同一の平坦面としたものも作製し、試料I
を得た。 【0030】このようにして得た試料A〜Iを厚さ 1.6
mmのFR4基板から成る外部電気回路基板の配線導体
上に約 0.5mmのギャップで実装し、−40℃と+125 ℃
の温度サイクル試験を行なって接合部が破断に至るまで
の温度サイクル数を求め、半導体素子収納用パッケージ
と外部電気回路基板との接合寿命を評価した。 【0031】この結果を表1に示す。なお、表1のR対
(r2 +d2 )/2dの欄においてR<、R=、R≧と
あるのは、それぞれR<(r2 +d2 )/2d、R=
(r2+d2 )/2d、R≧(r2 +d2 )/2dであ
ることを示している。 【0032】 【表1】 【0033】表1の結果から、1.0 <R/r≦ 9.0、R
≧(r2 +d2 )/2dの各条件式を満足する試料B〜
Gにおいてはいずれも破断に至る温度サイクル数が少な
くとも 950サイクル以上であり、上記条件式を満足しな
い試料AおよびHでは高々 500サイクル、接続パッド表
面が平坦な試料Iではわずかに 100サイクルであるのに
対して非常に良好な接合寿命であることが分かる。 【0034】次に、同様にして凹部1bの深さdを 0.3
mmとし、種々の曲率半径Rの円弧状の窪みを有する接
続パッド6を形成してほぼ球状の端子7を接合し、半導
体素子収納用パッケージ試料J〜Qを得た。また、接続
パッド6の表面を平坦面としたものも作製し、試料Rを
得た。 【0035】これらに上記と同様の温度サイクル試験を
行なって接合寿命を評価した結果を表2に示す。 【0036】 【表2】【0037】表2の結果からも、1.0 <R/r≦9.0 、
R≧(r2 +d2 )/2dの各条件式を満足する試料J
〜Pにおいてはいずれも破断に至る温度サイクル数が少
なくとも1000サイクル以上であり、上記条件式を満足し
ない試料Qでは高々 300サイクル、接続パッド表面が平
坦な試料Rではわずかに 100サイクルであるのに対して
非常に良好な接合寿命であることが分かる。 【0038】これらの結果により、本発明の半導体素子
収納用パッケージによれば内部に収容する半導体素子の
各電極を長期間にわたり所定の外部電気回路基板に安定
して電気的に接続させることが可能であることが確かめ
られた。 【0039】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、電気絶縁材料から成り、上面に半導体素子が載
置される載置部を、下面に多数の凹部を有する絶縁基体
と、その絶縁基体の前記載置部周辺から前記凹部底面に
かけて導出される複数個のメタライズ配線層と、前記凹
部の内部に形成され、そのメタライズ配線層と電気的に
接続され、下面に円弧状の窪みを有するように凹部の内
部に形成された複数個の接続パッドと、その接続パッド
に接合され、前記絶縁基体の下面にほぼ球状の突出部を
有する端子とから成る半導体素子収納用パッケージであ
って、前記接続パッドは、その全部が凹部の内部に位置
するとともにその下面の円弧状の窪みの曲率半径をR、
前記凹部の半径をr、凹部の深さをdとしたとき、1.0
<R/r≦9.0、R≧(r2+d2)/2dなる条件式を
満足するように成したことから、ほぼ球状の端子を円弧
状の窪みを有する接続パッドに強固に接合させることが
可能になり、半導体素子収納用パッケージの内部に半導
体素子を収容するとともに外部電気回路基板に実装した
場合、半導体素子の作動時の発熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加され、両者の熱膨張係数
の相違に起因する大きな熱応力が半導体素子収納用パッ
ケージに形成された接続パッドとほぼ球状の端子との接
合部に加わったとしても、凹部内に位置する下面に円弧
状の窪みを有する接続パッドと、その一部が接続パッド
の円弧状の窪みと組み合わさって接合されているほぼ球
状の端子との間の接合面積を十分に確保できるととも
に、それらが強固に組み合わされて接合されているた
め、剥離や疲労破壊が容易に発生することはなく、その
結果、半導体素子収納用パッケージの内部に収容する半
導体素子の各電極を長期間にわたり所定の外部電気回路
基板に安定して電気的に接続させることが可能となる。 【0040】よって、本発明の半導体素子収納用パッケ
ージによれば、半導体素子収納用パッケージに形成され
た接続パッドとほぼ球状の端子との接合部における半導
体素子の作動に伴う発熱による疲労破壊の発生を防止す
ることにより、内部に収容する半導体素子の各電極を長
期間にわたり所定の外部電気回路に安定して電気的に接
続することができる半導体素子収納用パッケージを提供
することができた。
【図面の簡単な説明】 【図1】本発明の半導体素子収納用パッケージの一実施
形態を示す断面図である。 【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。 【符号の説明】 1・・・・・絶縁基体 1a・・・載置部 1b・・・凹部 2・・・・・蓋体 3・・・・・半導体素子 5・・・・・メタライズ配線層 6・・・・・接続パッド 7・・・・・端子 7b・・・ほぼ球状の突出部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 21/92 H01L 23/12

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 電気絶縁材料から成り、上面に半導体素
    子が載置される載置部を、下面に多数の凹部を有する絶
    縁基体と、該絶縁基体の前記載置部周辺から前記凹部底
    面にかけて導出される複数個のメタライズ配線層と、前
    記凹部の内部に形成され、前記メタライズ配線層と電気
    的に接続されている複数個の接続パッドと、該接続パッ
    ドに接合され、前記絶縁基体の下面にほぼ球状の突出部
    を有する端子とから成る半導体素子収納用パッケージで
    あって、前記接続パッドはその全部が前記凹部の内部に
    位置するとともにその下面に円弧状の窪みを有し、前記
    端子の一部が前記円弧状の窪みと組み合わさって接合さ
    れており、該円弧状の窪みの曲率半径をR、前記凹部の
    半径をr、凹部の深さをdとしたとき、下記条件式を満
    足することを特徴とする半導体素子収納用パッケージ。 1.0<R/r≦9.0 R≧(r2+d2)/2d
JP19927196A 1996-07-29 1996-07-29 半導体素子収納用パッケージ Expired - Fee Related JP3372769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19927196A JP3372769B2 (ja) 1996-07-29 1996-07-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19927196A JP3372769B2 (ja) 1996-07-29 1996-07-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH1050768A JPH1050768A (ja) 1998-02-20
JP3372769B2 true JP3372769B2 (ja) 2003-02-04

Family

ID=16405018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19927196A Expired - Fee Related JP3372769B2 (ja) 1996-07-29 1996-07-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3372769B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141054A (ja) * 2007-12-05 2009-06-25 Furukawa Electric Co Ltd:The 半導体装置
JP5134582B2 (ja) 2009-02-13 2013-01-30 日立オートモティブシステムズ株式会社 接続構造およびパワーモジュール
JP7033285B2 (ja) * 2018-11-03 2022-03-10 マグネデザイン株式会社 微細配線接合体およびその製造方法

Also Published As

Publication number Publication date
JPH1050768A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP3377867B2 (ja) 半導体素子収納用パッケージ
JP3435034B2 (ja) 回路基板
JP3372769B2 (ja) 半導体素子収納用パッケージ
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JPH09232462A (ja) 半導体素子収納用パッケージの製造方法
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP3838940B2 (ja) 配線基板
JP3187292B2 (ja) 半導体素子収納用パッケージの製造方法
JP2000340716A (ja) 配線基板
JP3814429B2 (ja) 半導体素子収納用パッケージ
JP3784345B2 (ja) 配線基板
JP2003179175A (ja) 配線基板
JP4044801B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP3170433B2 (ja) 半導体素子収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JP3872401B2 (ja) 配線基板
JP3393784B2 (ja) 電子部品収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP2004022841A (ja) 配線基板
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2004200416A (ja) 配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees