JP2004288736A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2004288736A
JP2004288736A JP2003076340A JP2003076340A JP2004288736A JP 2004288736 A JP2004288736 A JP 2004288736A JP 2003076340 A JP2003076340 A JP 2003076340A JP 2003076340 A JP2003076340 A JP 2003076340A JP 2004288736 A JP2004288736 A JP 2004288736A
Authority
JP
Japan
Prior art keywords
insulating base
connection
brazing material
semiconductor element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003076340A
Other languages
English (en)
Inventor
Hiroshi Matsudera
拓 松寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003076340A priority Critical patent/JP2004288736A/ja
Publication of JP2004288736A publication Critical patent/JP2004288736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線基板の接続パッドと外部電気回路とを接続する低融点ロウ材に破断が発生し、半導体素子の外部電気回路への接続信頼性が低下する。
【解決手段】電気絶縁材料から成り、表面に半導体素子搭載部1aを有する絶縁基体1と、該絶縁基体1の下面に形成された多数の接続パッド6と、前記絶縁基体1の前記搭載部1aから前記接続パッド6にかけて導出される複数個の配線導体2とから成る配線基板であって、前記各接続パッド6は、それぞれ、前記絶縁基体1の下面に形成された多数の凹部7の各底面中央部に形成された主接続部6aと、前記凹部7の各内側面に形成された補助接続部6bとから成る。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子が搭載収容される半導体素子収納用パッケージ等に用いられる配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子が搭載される配線基板は、例えば酸化アルミニウム質焼結体やガラスセラミック焼結体等の電気絶縁材料から成り、その表面に半導体素子が搭載される搭載部を有する絶縁基体と、絶縁基体の半導体素子搭載部またはその周辺から下面にかけて導出される、例えばタングステンやモリブデン等の高融点金属粉末から成る複数個の配線導体と、絶縁基体の下面に形成され、前記配線導体と電気的に接続された複数個の接続パッドとから構成されており、絶縁基体の搭載部に半導体素子をガラス、樹脂、ロウ材等から成る接着材を介して接着固定させるとともに半導体素子の各電極と配線導体とをボンディングワイヤ等の電気的接続手段を介して電気的に接続し、しかる後、必要に応じて前記半導体素子を蓋体や封止樹脂で気密封止させることによって半導体装置となる。
【0003】
かかる半導体装置は、外部電気回路基板上に、該外部電気回路基板の回路配線と絶縁基体下面の接続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟んで対向するよう載置させ、しかる後、前記低融点ロウ材を約200℃〜300℃の温度で加熱溶融させ、外部電気回路基板の回路配線と絶縁基体下面の接続パッドとを接合させることにより外部電気回路基板に実装され、同時に配線基板に搭載されている半導体素子の各電極が配線導体および低融点ロウ材を介して外部電気回路基板に電気的に接続されることとなる。
【0004】
【特許文献1】
特開平11−111886号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子が搭載される配線基板は絶縁基体が酸化アルミニウム質焼結体等のセラミックス材料で形成されており、その熱膨張係数が約4×10−6/℃〜10×10−6/℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂等の樹脂材で形成されており、その熱膨張係数が30×10−6/℃〜50×10−6/℃であり、大きく相違することから、外部電気回路基板上に半導体装置を実装した後、半導体素子の作動時に発する熱が配線基板の絶縁基体と外部電気回路基板に繰り返し作用すると、両者間に両者の熱膨張係数の差に起因して水平方向に大きな熱応力が繰り返し生じ、この熱応力の繰り返しによって接続パッドと外部電気回路基板とを接合する錫−鉛半田等の低融点ロウ材の接続パッドとの界面付近の端部から亀裂が生じるとともにこれが前記界面に沿って進行し、最終的には低融点ロウ材に破断が発生し、半導体素子と外部電気回路との電気的接続が短期間で破れてしまうという問題があった。
【0006】
特に、低融点ロウ材として、従来の錫−鉛半田に代わり、錫−銀−ビスマス系等の鉛非含有半田が用いられるようになると、このような鉛非含有半田は、ビスマス等の成分の偏析等により接続パッドに対する接合強度が低くなりやすいため、低融点ロウ材の破断の発生がより顕著なものになる。
【0007】
本発明は、従来の配線基板における上記問題点に鑑み案出されたもので、その目的は、絶縁基体の接続パッドと外部電気回路基板の回路配線とを接合する低融点ロウ材に破断が発生するのを有効に防止し、配線基板に搭載される半導体素子等の各電極を外部電気回路に長期間にわたり確実、強固に電気的接続することができる長期信頼性に優れた配線基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明の配線基板は、電気絶縁材料から成り、表面に半導体素子搭載部を有する絶縁基体と、該絶縁基体の下面に形成された多数の接続パッドと、前記絶縁基体の前記搭載部から前記接続パッドにかけて導出される複数個の配線導体とから成る配線基板であって、前記各接続パッドは、それぞれ、前記絶縁基体の下面に形成された多数の凹部の各底面中央部に形成された主接続部と、前記凹部の各内側面に形成された補助接続部とから成ることを特徴とするものである。
【0009】
本発明の配線基板によれば、多数の接続パッドを、それぞれ、絶縁基体の下面に形成された多数の凹部の各底面中央部に形成された主接続部と、前記凹部の各内側面に形成された補助接続部とから成るものとしたことから、各接続パッドの外周部において、低融点ロウ材と接続パッドとの接合面を、熱応力が作用する方向に対してほぼ直角方向とすることができ、半導体素子の作動時に発する熱が配線基板の絶縁基体と外部電気回路基板に繰り返し作用し、両者間に両者の熱膨張係数の差に起因して水平方向に大きな熱応力が繰り返し生じたとしても、低融点ロウ材と接続パッドとの接合面の端部に大きな熱応力が集中的に作用して低融点ロウ材が短期間で破断するようなことはほとんどなく、これによって接続パッドと外部電気回路基板の回路配線とを確実、強固に電気的接続することができるとともに半導体素子の外部電気回路への接続を長期信頼性に優れたものとなすことが可能となる。
【0010】
また、本発明の配線基板によれば、接続パッドの主接続部と補助接続部との間の部分に低融点ロウ材が接合しない間隙部が形成されることから、補助接続部の端部で、低融点ロウ材との間の界面付近から亀裂が生じるとともにこれが低融点ロウ材と接続パッドの補助接続部との界面に沿って進行し始めたとしても、この亀裂の進行は前記間隙部で効果的に阻止され、主接続部において接続パッドと低融点ロウ材との接合を長期にわたって確保することができ、これによって半導体素子の外部電気回路への接続の長期信頼性を極めて優れたものとなすことが可能となる。
【0011】
【発明の実施の形態】
次に本発明を添付の図面を基にして詳細に説明する。
【0012】
図1は、本発明の配線基板を使用した半導体素子収納用パッケージの一実施例を示す断面図であり、1は絶縁基体、2は配線導体である。この絶縁基体1と配線導体2とで半導体素子3を搭載する配線基板4が構成される。
【0013】
前記絶縁基体1は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶縁材料から成り、その上面に半導体素子3が搭載収容される収納部1aを有し、該収納部1a底面には半導体素子3がガラスや樹脂、ロウ材等の接着材を介して接着固定される。
【0014】
前記絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに該セラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成型技術を採用してシート状のセラミックグリーンシート(セラミック生シート)を得、しかる後、前記セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後に前記積層されたセラミックグリーンシートを還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0015】
また前記絶縁基体1は、その収納部1a周辺から下面にかけて多数の配線導体2が被着形成されており、該配線導体2の収納部1a周辺部位には半導体素子3の各電極がボンディングワイヤ5を介して電気的に接続され、また絶縁基体1下面に導出された部位には配線導体2と電気的に接続する複数の接続パッド6が形成されている。
【0016】
前記配線導体2および接続パッド6は、半導体素子3の電極を外部電気回路に接続する作用をなし、例えばタングステン、モリブデン、マンガン等の高融点金属粉末から成り、タングステン等の高融点金属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体1の収納部1a周辺から下面にかけて被着形成される。
【0017】
また前記接続パッド6は、配線基板4を外部電気回路基板に実装する外部端子として作用し、低融点ロウ材を介して外部電気回路基板の回路配線に接合され、これにより半導体素子3の電極が外部電気回路基板の回路配線と電気的に接続される。
【0018】
更に、各接続パッド6は、それぞれ、図2および図3に示すように、絶縁基体1の下面に形成された多数の凹部7の各底面中央部に形成された主接続部6aと、凹部7の各内側面に形成された補助接続部6bとにより形成されている。
【0019】
このように、各接続パッド6を、それぞれ、絶縁基体1の下面に形成された多数の凹部7の各底面中央部に形成された主接続部6aと、凹部7の各内側面に形成された補助接続部6bとにより形成しておくと、低融点ロウ材と接続パッド6との接合面の端部は熱応力が作用する方向に対してほぼ直角方向となり、半導体素子3の作動時に発する熱が配線基板4の絶縁基体1と外部電気回路基板に繰り返し作用し、両者間に両者の熱膨張係数の差に起因して水平方向に大きな熱応力が繰り返し生じたとしても、低融点ロウ材と接続パッド6との接合面の端部に大きな熱応力が集中的に作用して低融点ロウ材が短期間で破断するようなことはほとんどなく、これによって接続パッド6と外部電気回路基板の回路配線とを確実、強固に電気的接続することができるとともに半導体素子3の外部電気回路への接続を長期信頼性に優れたものとなすことが可能となる。
【0020】
また、接続パッド6の主接続部6aと補助接続部6bとの間の部分に低融点ロウ材が接合しない間隙部が形成されることから、補助接続部6bの端部で、低融点ロウ材との間の界面付近から亀裂が生じるとともにこれが低融点ロウ材と接続パッド6の補助接続部6bとの界面に沿って進行し始めたとしても、この亀裂の進行は前記間隙部で効果的に阻止され、主接続部6aにおいて接続パッド6と低融点ロウ材との接合を長期にわたって確保することができ、これによって半導体素子の外部電気回路への接続の長期信頼性を極めて優れたものとなすことが可能となる。
【0021】
また、この接続パッド6の主接続部6aは、絶縁基体1の下面に形成された凹部7の底面に形成されているため、凹部7の内側で、低融点ロウ材の溜まりを効果的に形成して接続パッド6と外部電気回路基板の回路配線との間に十分な量の低融点ロウ材を介在させることができ、接続パッド6と外部電気回路基板の回路配線とを確実、強固に接続させることができる。
【0022】
この場合、前記凹部7は、その深さが20μm未満になると、接続パッド6の補助接続部6bの面積を十分に確保することが困難となり、低融点ロウ材と補助接続部6bとの間の接合を強固なものとすることが困難となる傾向があり、特に、低融点ロウ材として鉛非含有半田のように、成分の偏析等の影響により接続パッドに対する接合強度が低くなる傾向のあるものを用いた場合、このような接合の信頼性の低下が顕著なものとなる。したがって、前記凹部7は、その深さを20μm以上としておくことが好ましい。
【0023】
このような凹部7は、絶縁基体1と成るセラミックグリーンシートのうち接続パッド6の外縁に相当する部位に対して、環状の金型を押圧する機械的な加工や、レーザー光の照射等によるエッチング加工等の加工を施すことにより形成される。
【0024】
また、この凹部7内周側面に補助接続部6bを形成させるには、上記のようにして形成したセラミックグリーンシートの凹状の部分の内側面に金属ペーストをスクリーン印刷法等により印刷塗布させておくこと等の方法を用いることができる。
【0025】
また、前記接続パッド6の主接続部6aと補助接続部6bとの間の間隙部は、その幅が、凹部7の半径の5%〜35%であることが好ましい。
【0026】
前記間隙部の幅が凹部7の半径の5%未満と狭くなると亀裂の進行を有効に防止するのが困難となる傾向にあり、また35%を超える広いものとなると、低融点ロウ材と接続パッド6の主接続部6aとの接合面積が小さくなり、低融点ロウ材の接続パッド6に対する接合強度が低いものとなる危険性がある。
【0027】
なお、凹部7の内側面に形成された接続パッド6の補助接続部6bは、その外周の上下端縁部分を円弧状に面取りしておくと、低融点ロウ材を接合したとき、この外周の上下端縁部分に熱応力が集中し、この部分から低融点ロウ材との界面に亀裂等の機械的な破壊が発生することを効果的に防止することができる。したがって、前記凹部7の内側面に形成された接続パッド6の補助接続部6bは、その外周の上下端縁部分を円弧状に面取りしておくことが好ましい。
【0028】
さらに前記接続パッド6は、凹部7の内側面の全面に形成しておくと、この補助接続部6bと絶縁基体1との接合面積、および補助接続部6bに接合される低融点ロウ材の接合面積をより一層大きく確保し、補助接続部6bと絶縁基体1との被着強度、および補助接続部6bと低融点ロウ材との接合強度をより大きくすることができ、配線基板4と外部電気回路基板との接続の信頼性をより一層良好とすることができる。したがって、前記接続パッド6の補助接続部6bは、凹部7の内側面の全面に被着するようにして形成しておくことが好ましい。
【0029】
また、凹部7の内側面は、この内側面と凹部7の底面とのなす角θが110度を超えると、補助接続部6bと低融点ロウ材との接合面の、熱応力が作用する方向に対する傾きが小さくなるため、前記接合面の外端部に大きな熱応力が集中的に作用しやすくなり、この外端部から低融点ロウ材の接合界面に亀裂が生じやすくなる。したがって、前記凹部7の内側面は、この内側面と凹部7の底面とのなす角θが110度以下となるようにしておくことが好ましい。
【0030】
前記配線導体2および接続パッド6は、またその露出する領域に、ニッケル、銅、金等の低融点ロウ材に対する濡れ性およびボンディング性に優れた金属からなるめっき層を、例えばニッケルまたは銅を約1μm〜10μm、金を0.05μm〜5μmの厚さで順次、被着させておくと、配線導体2および接続パッド6の酸化腐食を効果的に防ぐことができるとともに、接続パッド6に対し低融点ロウ材やボンディングワイヤ5を強固に接合、接続させることができる。従って、前記配線導体2および接続パッド6はその表面にニッケル、銅、金等のめっき層を約1μm〜15μmの厚さで被着させておくことが好ましい。
【0031】
かくして本発明の配線基板によれば、絶縁基体1の収納部1a底面に半導体素子3をガラスや樹脂、ロウ材等の接着剤を介して接着固定するとともにこの半導体素子3の各電極を配線導体2にボンディングワイヤ5を介して電気的に接続し、しかる後、絶縁基体1の上面に金属やセラミックスから成る蓋体8をガラスや樹脂、ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体8とから成る容器内部に半導体素子3を気密に収容することによって製品としての半導体装置が完成する。
【0032】
なお、本発明の配線基板は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上記の実施例では本発明の配線基板を半導体素子収納用パッケージに用いた例について説明したが、これを混成集積回路基板等に用いてもよい。
【0033】
【発明の効果】
本発明の配線基板によれば、多数の接続パッドを、それぞれ、絶縁基体の下面に形成された多数の凹部の各底面中央部に形成された主接続部と、前記凹部の各内側面に形成された補助接続部とから成るものとしたことから、各接続パッドの外周部において、低融点ロウ材と接続パッドとの接合面を、熱応力が作用する方向に対してほぼ直角方向とすることができ、半導体素子の作動時に発する熱が配線基板の絶縁基体と外部電気回路基板に繰り返し作用し、両者間に両者の熱膨張係数の差に起因して水平方向に大きな熱応力が繰り返し生じたとしても、低融点ロウ材と接続パッドとの接合面の端部に大きな熱応力が集中的に作用して低融点ロウ材が短期間で破断するようなことはほとんどなく、これによって接続パッドと外部電気回路基板の回路配線とを確実、強固に電気的接続することができるとともに半導体素子の外部電気回路への接続を長期信頼性に優れたものとなすことが可能となる。
【0034】
また、本発明の配線基板によれば、接続パッドの主接続部と補助接続部との間の部分に低融点ロウ材が接合しない間隙部が形成されることから、補助接続部の外縁部で、低融点ロウ材との間の界面付近から亀裂が生じるとともにこれが低融点ロウ材と接続パッドの補助接続部との界面に沿って進行し始めたとしても、この亀裂の進行は前記間隙部で効果的に阻止され、主接続部において接続パッドと低融点ロウ材との接合を長期にわたって確保することができ、これによって半導体素子の外部電気回路への接続の長期信頼性を極めて優れたものとなすことが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【図3】図1に示す配線基板の要部拡大平面図である。
【符号の説明】
1・・・・絶縁基体
1a・・・収納部
2・・・・配線導体
3・・・・半導体素子
4・・・・配線基板
5・・・・ボンディングワイヤ
6・・・・接続パッド
6a・・・主接続部
6b・・・補助接続部
7・・・・凹部
8・・・・蓋体

Claims (1)

  1. 電気絶縁材料から成り、表面に半導体素子搭載部を有する絶縁基体と、該絶縁基体の下面に形成された多数の接続パッドと、前記絶縁基体の前記搭載部から前記接続パッドにかけて導出される複数個の配線導体とから成る配線基板であって、前記各接続パッドは、それぞれ、前記絶縁基体の下面に形成された多数の凹部の各底面中央部に形成された主接続部と、前記凹部の各内側面に形成された補助接続部とから成ることを特徴とする配線基板。
JP2003076340A 2003-03-19 2003-03-19 配線基板 Pending JP2004288736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003076340A JP2004288736A (ja) 2003-03-19 2003-03-19 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003076340A JP2004288736A (ja) 2003-03-19 2003-03-19 配線基板

Publications (1)

Publication Number Publication Date
JP2004288736A true JP2004288736A (ja) 2004-10-14

Family

ID=33291423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076340A Pending JP2004288736A (ja) 2003-03-19 2003-03-19 配線基板

Country Status (1)

Country Link
JP (1) JP2004288736A (ja)

Similar Documents

Publication Publication Date Title
JP3850341B2 (ja) 配線基板
JP3838940B2 (ja) 配線基板
JP2004288736A (ja) 配線基板
JP3784345B2 (ja) 配線基板
JP3372769B2 (ja) 半導体素子収納用パッケージ
JP2003158220A (ja) 配線基板
JP2003179175A (ja) 配線基板
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP3340082B2 (ja) 電子装置
JP3872401B2 (ja) 配線基板
JP2004200416A (ja) 配線基板
JP2001237344A (ja) 配線基板
JP2005050935A (ja) 多数個取り配線基板
JP2003243553A (ja) 配線基板
JP2001144406A (ja) 配線基板
JP2001127187A (ja) 配線基板
JP2001127418A (ja) 配線基板
JP2006066424A (ja) 配線基板
JP2004039811A (ja) 配線基板
JP2005244543A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2004179179A (ja) 配線基板
JP2001237529A (ja) 配線基板
JP2001237343A (ja) 配線基板
JP2004179175A (ja) 配線基板
JP2001237345A (ja) 配線基板