JP2003168850A - 多数個取り配線基板 - Google Patents

多数個取り配線基板

Info

Publication number
JP2003168850A
JP2003168850A JP2001365686A JP2001365686A JP2003168850A JP 2003168850 A JP2003168850 A JP 2003168850A JP 2001365686 A JP2001365686 A JP 2001365686A JP 2001365686 A JP2001365686 A JP 2001365686A JP 2003168850 A JP2003168850 A JP 2003168850A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
pattern
substrate
dividing groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001365686A
Other languages
English (en)
Inventor
Haruhiko Matsudaira
治彦 松平
Yukio Shigeta
幸男 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001365686A priority Critical patent/JP2003168850A/ja
Publication of JP2003168850A publication Critical patent/JP2003168850A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 多数個取り配線基板において電解めっき法に
てめっきを施す際に、導通パターンの幅が配線パターン
よりも狭く、配線パターンよりも導通抵抗(抵抗値)が
大きいため、配線パターンに被着されるめっき層の厚み
ばらつきが大きくなるという問題があった。 【解決手段】 セラミックスから成る母基板の主面に分
割溝で区切られた略四角形の複数の配線基板領域6が縦
横に配列形成された多数個取り配線基板4において、隣
接する配線基板領域6の間で分割溝を横切って形成され
た複数の配線パターン2と、隣接する配線パターン2間
で分割溝を越えて形成された導通パターン3とを具備し
ており、導通パターン3は、配線パターン2より低抵抗
のメタライズ層で形成されている。導通パターン3の導
通抵抗(抵抗値)を低くすることができ、各配線パター
ン2間でめっき層の厚みのばらつきを抑えることができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一つの母基板から
多数個の配線基板を分割して作製するための多数個取り
配線基板に関するものである。
【0002】
【従来の技術】従来のリードレスチップキャリアパッケ
ージ(LCCパッケージ)は、一般に上面に半導体素子
が載置される載置部を有するアルミナ(Al23)セラ
ミックス等のセラミック基板を複数枚積層した基体から
成る。
【0003】この基体の側面には、溝を設けるととも
に、その溝の内面に電解メッキ層等から成る導電部を設
ける。そして、外部の実装基板と、LCCパッケージ内
部に形成された配線パターンとが、電極パッド(外部接
続端子)により、電気的に接続される。この電極パッド
は前記溝の内面に形成された導電部から成る。
【0004】また、基体の側面に設けられた溝は基体の
上面にまでは形成されておらず、この基体の上面はいわ
ゆるシールリングとしての機能を有する。
【0005】このような配線基板は、非常に小型である
ため、母基板となる1枚のセラミックグリーンシートに
分割溝を設け、複数枚積層し焼結してセラミックスとし
た後に電解メッキを施し、その後分割溝で分割すること
により個々の製品(LCCパッケージ)とするといった
いわゆる多数個取りにより製造するのがよい。この多数
個取りにより製造した方が、分割された個々のセラミッ
クグリーンシートを積層し焼結するよりも製造を非常に
容易にでき、またコストを低く抑えることができる。
【0006】また、基体となるセラミックグリーンシー
トには、分割溝と中央部の貫通孔(開口)とが形成され
るとともに、略中央部が分割溝を跨るようにして形成さ
れ、個々の配線基板に分割された際に電極パッドを構成
する貫通孔が設けられる。さらに、この貫通孔の分割溝
に対して両側に接続されるように配線パターンが形成さ
れる。また、これら貫通孔の内周面と配線パターンとに
電解めっきを施すために、貫通孔間で分割溝を横切るよ
うに葛折状に導通パターンが形成されている。
【0007】この電解めっき用の導通パターンは、電解
めっきする際に全ての貫通孔および配線パターンを電気
的に接続することができ、さらには、個々の製品に分割
溝で分割した際に分割面で導通パターンが切断されるた
め、各々の配線パターンを電気的に短絡させることはな
い。
【0008】なお、導通パターンは、通常、多数個取り
配線基板を個々の配線基板に分割した後は不要な切れ端
状のパターンになるため、配線パターン等の電気特性へ
の影響を極力小さくするため、配線パターンの幅よりも
1/2以下といった狭い幅で形成される。そのため、従
来の導通パターンは、配線パターンに比べて導通抵抗値
が約2倍以上と高くなっている。
【0009】このような基体は、その載置部に半導体素
子が金(Au)−ゲルマニウム(Ge)等の低融点ロウ
材や樹脂接着剤で接合されるとともに、配線パターンに
半導体素子の電極がボンディングワイヤを介して電気的
に接続される。
【0010】さらに、基体の上面に、鉄(Fe)−ニッ
ケル(Ni)−コバルト(Co)合金,鉄(Fe)−ニ
ッケル(Ni)合金等の金属材料や、アルミナセラミッ
クス,窒化アルミニウムセラミックス等のセラミックス
から成る蓋体が、シーム溶接等による溶接や、金(A
u)−錫(Sn)半田等の低融点ロウ材による接着によ
り接合される。このようにして半導体素子を内部に収納
した製品としての半導体装置となる。
【0011】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫(Sn)−鉛(Pb)半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の多数個取り配線基板においては、母基板の基板寸法
が、例えば一辺の寸法が10cm以上に大きくなると、電
解めっき法にてめっきを施す際に、導通パターンの幅が
配線パターンよりも狭く、配線パターンよりも導通パタ
ーンの導通抵抗値が大きいため、特に母基板の中央部と
外周部との間で通電されるめっき用の電気量が大きくば
らついて、母基板内で配線パターンに被着されるめっき
層のめっき厚みばらつきが大きくなるという問題点を有
していた。
【0013】本発明は上記問題点に鑑み案出されたもの
で、その目的は、電解めっきにおける母基板内における
めっき厚みばらつきを抑えることができる多数個取り配
線基板を提供することにある。
【0014】
【課題を解決するための手段】本発明の多数個取り配線
基板は、アルミナセラミックスから成る母基板の主面に
分割溝で区切られた略四角形の複数の配線基板領域が縦
横に配列形成された多数個取り配線基板において、隣接
する配線基板領域の間で前記分割溝を横切って形成され
た複数の配線パターンと、隣接する配線パターン間で前
記分割溝を越えて形成された導通パターンとを具備して
おり、この導通パターンは、前記配線パターンより低抵
抗のメタライズ層で形成されていることを特徴とするも
のである。
【0015】本発明の多数個取り配線基板によれば、導
通パターンが、配線パターンより低抵抗のメタライズ層
で形成されていることから、幅の狭い導通パターンも配
線パターンと同程度の導通抵抗(抵抗値)に下げること
ができ、母基板内の各配線パターンに通電される電気量
をほぼ一定とすることができるので、電解めっき法でめ
っきを施したときに、配線基板の表面に露出した配線パ
ターン上に被着するめっき被膜の母基板内における厚み
のばらつきを小さく抑えることができる。
【0016】また、本発明の多数個取り配線基板は、上
記構成において、前記導通パターンを形成するメタライ
ズ層が、銅を10乃至70体積%、タングステンおよび/ま
たはモリブデンを30乃至90体積%の割合で含有すること
を特徴とするものである。
【0017】本発明の多数個取り配線基板によれば、導
通パターンを銅を10乃至70体積%、タングステンおよび
/またはモリブデンを30乃至90体積%の割合で含有する
メタライズ層で形成すると、導通パターンを低抵抗とす
ることができるとともに、このような組成の導通パター
ンを形成するための金属ペーストを、母基板となるアル
ミナセラミックスのセラミックグリーンシートと一体焼
成する焼成温度が、一般に配線パターンの材料として用
いられるタングステン,モリブデン等の高融点金属材料
を母基板となるアルミナセラミックスのセラミックグリ
ーンシートと一体焼成する焼成温度と近いことから、配
線パターンとこれよりも低抵抗の導通パターンとを同時
焼成で形成することができ、配線パターンのめっき厚み
ばらつきの非常に小さい多数個取り配線基板を容易かつ
安価に製作することができる。
【0018】
【発明の実施の形態】本発明の多数個取り配線基板を以
下に詳細に説明する。図1〜図3は、本発明の多数個取
り配線基板の実施の形態の例における母基板を構成する
各セラミック基板を示す平面図、図4は本発明の多数個
取り配線基板の実施の形態の例の図1のA−A’線で示
した断面における部分拡大断面図である。
【0019】これらの図において、1は母基板、1a〜
1cは母基板1を構成する第1〜第3のセラミック基
板、2は配線パターン、3は導通パターンである。これ
らの母基板1と配線パターン2と導通パターン3とで、
多数個取り配線基板4が構成される。
【0020】母基板1は、アルミナセラミックス等のセ
ラミックスから成り、その主面に分割溝5で区切られた
略四角形の複数の配線基板領域6が縦横に配列形成され
ている。また、各配線基板領域6の上面に凹部7を有す
るとともに、その外側側面に、内周面に電解めっきが施
され電極パッドとなる貫通孔8が分割溝6を跨がるよう
にして設けられている。また、配線基板領域6の凹部7
の底面に半導体素子を載置固定する載置部を有してい
る。
【0021】この母基板1は、例えばアルミナセラミッ
クスから成る場合、以下のようにして作製される。ま
ず、酸化アルミニウム(Al23),酸化珪素(SiO
2),酸化マグネシウム(MgO),酸化カルシウム
(CaO)等の原料粉末に有機バインダ,溶剤等を添加
混合してペーストを作製する。そのペーストを用いてド
クターブレード法やカレンダーロール法等を採用するこ
とによって、1枚または複数枚から成るセラミックグリ
−ンシート、ここでは第1のセラミック基板1a,第2
のセラミック基板1b,第3のセラミック基板1cとな
るセラミックグリ−ンシートを作製する。これらのセラ
ミックグリーンシートに、必要に応じて貫通孔8および
各配線基板領域6の中央部に設けられる半導体素子を収
容する凹部7となる開口を形成するための打ち抜き加工
を施し、しかる後、配線パターン2や導通パターン3と
なる部位や貫通孔8の内周面に、モリブデン(Mo)−
マンガン(Mn)やタングステン(W)等の金属ペース
トを印刷塗布する。そして、これらを積層し約1600℃の
温度で焼結してセラミックスとすることにより、母基板
1として完成する。
【0022】そして、この母基板1を分割溝5で分割す
ることにより、各配線基板領域6が個々の配線基板とな
る。また、分割溝5は母基板1となるセラミックグリー
ンシートの主面に、各配線基板領域6を区画するように
して縦横に切り込みを、カッター刃を押圧する等の手段
で設けておくことにより形成される。
【0023】なお、各セラミックグリーンシート(第1
〜第3のセラミック基板1a〜1c)において、貫通孔
8は必ずしも形成しなくてもよい。その場合は、母基板
1を個々の配線基板領域6に分割して配線基板とした際
に、積層された第1〜第3のセラミック基板1a〜1c
の側面に配線パターン2に接続されたメタライズ配線層
等から成る電極パッドを形成してもよい。
【0024】このような母基板1の第1のセラミック基
板1aとなる第1のセラミックグリーンシートの一方の
主面には、図1の平面図に示すように、分割溝5で区切
られた長方形等の略四角形の配線基板領域6が縦横に配
列形成される。この配線基板領域6内に半導体素子の載
置部が設けられる。また、この分割溝5の線上に貫通孔
8が設けられる。即ち、この貫通孔8の略中央部を横断
するように跨って分割溝5が設けられる。この貫通孔8
は、同じ構成の配線基板を多数形成するために、各配線
基板領域6同士で分割溝5上の同様の箇所に形成され
る。
【0025】母基板1の第2のセラミック基板1bとな
る第2のセラミックグリーンシートの一方の主面には、
図2の平面図に示すように、第1のセラミックグリーン
シート上の分割溝5に対応する分割溝5で区切られた、
半導体素子を取り囲むための凹部7が中央に形成され
た、外形が四角形で枠状の配線基板領域6が縦横に配列
形成される。各配線基板領域6では、分割溝5上に第1
のセラミックグリーンシートの貫通孔8に対応する貫通
孔8が形成される。即ち、第2のセラミックグリーンシ
ートの貫通孔8の略中央部を横断するように跨って第2
のセラミックグリーンシート上に分割溝5が設けられ
る。
【0026】第2のセラミックグリーンシートの貫通孔
8から凹部7側に延びる配線パターン2を形成するに際
し、各配線基板領域6において、信号〔シグナル
(S)〕用の配線パターン2と接地〔グランド(G)〕
用の配線パターン2とが、例えば交互に配置されるよう
に形成する。この場合、貫通孔8がなければ、配線パタ
ーン2は互いに隣接する配線基板領域6同士の間で分割
溝5を横切って形成される。
【0027】第3のセラミック基板1cとなる第3のセ
ラミックグリーンシートの主面には、図3に示すよう
に、第2のセラミックグリーンシート上の分割溝5に対
応する分割溝5で区切られた、中央部に凹部7が形成さ
れた外形が四角形で枠状の配線基板領域6が縦横に配列
形成されている。
【0028】また、隣接する配線基板領域6間で、貫通
孔8に対して分割溝5の両側に、信号用の配線パターン
2と接地用の配線パターン2とが設けられる。即ち、一
つの貫通孔8に対して、一方に信号用の配線パターン2
が、他方に接地用の配線パターン2が配置されるように
形成される。
【0029】さらには、貫通孔8の内周面と配線パター
ン2とに電解めっきを施すために、貫通孔8間で分割溝
5を越えて導通パターン3が形成されている。
【0030】この場合、貫通孔8がなければ、導通パタ
ーン5は、分割溝5に近接してその方向に合うように、
または沿うように形成されるとともに、隣接する配線パ
ターン2間で分割溝5を越えて形成され、かつ1本の配
線パターン2において分割溝5に対して一方のみの配線
基板6の領域において配線パターン2に接続されてい
る。
【0031】本発明においては、この導通パターン3
を、配線パターン2より低抵抗のメタライズ層で形成し
ていることが重要である。
【0032】本発明の多数個取り配線基板4によれば、
導通パターン3が、配線パターン2より導通抵抗が低抵
抗のメタライズ層で形成されていることにより、幅の狭
い導通パターン3も配線パターン2と同程度の導通抵抗
(抵抗値)に下げることができ、母基板1内の各配線パ
ターン2に通電される電気量をほぼ一定とすることがで
きるので、電解めっき法でめっきを施したときに、配線
基板の表面に露出した配線パターン2上に被着するめっ
き被膜の母基板1内における厚みのばらつきを小さく抑
えることができる。
【0033】このような低抵抗のメタライズ層として
は、銅を10乃至70体積%、タングステンおよび/または
モリブデンを30乃至90体積%の割合で含有するメタライ
ズ層が好適に使用される。
【0034】これは、タングステン,モリブデン等から
成る配線パターン2に対して、電気抵抗(抵抗率)が低
い銅を含有させることにより、導通パターン3の導通抵
抗(抵抗値)を効果的に低くすることができるためであ
る(それぞれ20℃における電気抵抗率(μΩ・cm)は
銅が約1.7、タングステンが5.5、モリブデンが5.7であ
る)。
【0035】また、このような組成のメタライズ層から
成る導通パターン3を形成するための金属ペーストを、
母基板1となるアルミナセラミックスのセラミックグリ
ーンシートと一体焼成する焼成温度が、一般に配線パタ
ーンの材料として用いられるタングステン,モリブデン
等の高融点金属材料を母基板となるアルミナセラミック
スのセラミックグリーンシートと一体焼成する焼成温度
と近いことから、配線パターン2と、これよりも低抵抗
のメタライズ層で形成される導通パターン3とを同時焼
成で形成することができ、配線パターン2のめっき厚み
ばらつきの非常に小さい多数個取り配線基板4を容易か
つ安価に製作することができるためである。
【0036】この導通パターン3を介して、各配線パタ
ーン2および貫通孔8間が電気的に接続されるととも
に、めっき用の電流が通電(供給)され、各配線パター
ン2および貫通孔8にニッケル(Ni)メッキ,金(A
u)メッキ等の耐食性に優れた電解めっきが施される。
【0037】上述の多数個取り配線基板4を分割溝5に
沿って分割することにより、個々の配線基板領域6から
それぞれ配線基板が得られる。このように個々の配線基
板に分割した際に、図4に示すように分割面で導通パタ
ーン3が切断されるため、導通パターン3が各配線基板
の各々の配線パターン2を電気的に短絡させることはな
い。
【0038】またセラミックグリーンシートを複数枚積
層し、焼結し電解メッキが施されて成る各セラミック基
板1a〜1cを分割溝5で分割して個々の配線基板とし
た後、凹部7の底面に半導体素子を金(Au)−ゲルマ
ニウム(Ge)等の低融点ロウ材や樹脂接着剤を介して
載置固定し、半導体素子の電極を配線パターン2にボン
ディングワイヤを介して電気的に接続する。
【0039】その後、配線基板6の上面に鉄(Fe)−
ニッケル(Ni)−コバルト(Co)合金,鉄−ニッケ
ル合金等の金属材料や、アルミナセラミックス,窒化ア
ルミニウムセラミックス等のセラミックスから成る蓋体
が、シーム溶接等による溶接や金(Au)−錫(Sn)
半田等の低融点ロウ材による接着により接合され、半導
体素子を内部に収納した製品としての半導体装置とな
る。
【0040】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫(Sn)−鉛(Pb)半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。
【0041】なお、本発明は上記の実施の形態の例に限
定されず、本発明の要旨を逸脱しない範囲内において種
々の変更を行なうことは何等支障ない。
【0042】例えば、上記の実施の形態の例では、各配
線基板領域6の上面に半導体素子を収納するための凹部
7を有する多数個取り配線基板4について説明したが、
上面に電子部品が搭載される平板状の配線基板領域を縦
横に形成してなる多数個取り配線基板であってもよい。
【0043】また、上記の実施の形態の例では、導通パ
ターン3を母基板1の内部に形成した例について説明し
たが、導通パターン3は母基板1の表面に形成されても
よい。
【0044】
【発明の効果】本発明の多数個取り配線基板によれば、
セラミックスから成る母基板に分割溝で区切られた略四
角形の複数の配線基板領域が縦横に配列形成され、隣接
する配線基板領域の間で分割溝を横切って形成された複
数の配線パターンと、隣接する配線パターン間で分割溝
を越えて形成された導通パターンとを具備しており、導
通パターンが、配線パターンより低抵抗のメタライズ層
で形成されていることから、幅の狭い導通パターンも配
線パターンと同程度の導通抵抗(抵抗値)に下げること
ができ、母基板内の各配線パターンに通電される電気量
をほぼ一定とすることができるので、電解めっき法でめ
っきを施したときに、配線基板の表面に露出した配線パ
ターン上に被着するめっき被膜の母基板内における厚み
のばらつきを小さく抑えることができる。
【0045】また、本発明の多数個取り配線基板によれ
ば、導通パターンを銅を10乃至70体積%、タングステン
および/またはモリブデンを30乃至90体積%の割合で含
有するメタライズ層で形成すると、導通パターンを低抵
抗とすることができるとともに、このような組成の導通
パターンを形成するための金属ペーストを、母基板とな
るアルミナセラミックスのセラミックグリーンシートと
一体焼成する焼成温度が、一般に配線パターンの材料と
して用いられるタングステン,モリブデン等の高融点金
属材料を母基板となるアルミナセラミックスのセラミッ
クグリーンシートと一体焼成する焼成温度と近いことか
ら、配線パターンとこれよりも低抵抗の導通パターンと
を同時焼成で形成することができ、配線パターンのめっ
き厚みばらつきの非常に小さい多数個取り配線基板を容
易かつ安価に製作することができる。
【図面の簡単な説明】
【図1】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第1のセラミック基板(第1
のセラミックグリーンシート)を示す平面図である。
【図2】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第2のセラミック基板(第2
のセラミックグリーンシート)を示す平面図である。
【図3】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第3のセラミック基板(第3
のセラミックグリーンシート)を示す平面図である。
【図4】本発明の多数個取り配線基板の実施の形態の例
における図1のA−A’線で示した断面における部分拡
大断面図である。
【符号の説明】
1・・・母基板 1a・・第1のセラミック基板 1b・・・第2のセラミック基板 1c・・・第3のセラミック基板 2・・・配線パターン 3・・・導通パターン 4・・・多数個取り配線基板 5・・・分割溝 6・・・配線基板領域 7・・・凹部 8・・・貫通孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 アルミナセラミックスから成る母基板の
    主面に分割溝で区切られた略四角形の複数の配線基板領
    域が縦横に配列形成された多数個取り配線基板におい
    て、隣接する配線基板領域の間で前記分割溝を横切って
    形成された複数の配線パターンと、隣接する配線パター
    ン間で前記分割溝を越えて形成された導通パターンとを
    具備しており、該導通パターンは、前記配線パターンよ
    り低抵抗のメタライズ層で形成されていることを特徴と
    する多数個取り配線基板。
  2. 【請求項2】 前記導通パターンを形成するメタライズ
    層は、銅を10乃至70体積%、タングステンおよび/また
    はモリブデンを30乃至90体積%の割合で含有することを
    特徴とする請求項1記載の多数個取り配線基板。
JP2001365686A 2001-11-30 2001-11-30 多数個取り配線基板 Withdrawn JP2003168850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001365686A JP2003168850A (ja) 2001-11-30 2001-11-30 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001365686A JP2003168850A (ja) 2001-11-30 2001-11-30 多数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2003168850A true JP2003168850A (ja) 2003-06-13

Family

ID=19175678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001365686A Withdrawn JP2003168850A (ja) 2001-11-30 2001-11-30 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2003168850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122695A (ja) * 2014-12-24 2016-07-07 京セラ株式会社 多数個取り配線基板、配線基板および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122695A (ja) * 2014-12-24 2016-07-07 京セラ株式会社 多数個取り配線基板、配線基板および電子装置

Similar Documents

Publication Publication Date Title
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2006128734A (ja) 電子部品搭載構造体
JP3838935B2 (ja) 多数個取り配線基板
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP2003168849A (ja) 多数個取り配線基板
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
JP3911473B2 (ja) 半導体装置搭載基板
JP2003168850A (ja) 多数個取り配線基板
JP6878562B2 (ja) 配線基板、電子装置および電子モジュール
JP2003007892A (ja) 配線基板
JP3085622B2 (ja) 電子素子搭載用基板の製造方法
JP2005243739A (ja) 電子部品収納用パッケージおよび電子装置
JP4227477B2 (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH0785496B2 (ja) セラミツク配線基板の製造法
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP2003198074A (ja) 多数個取りセラミック配線基板の分割方法
JP3981316B2 (ja) 半導体素子収納用パッケージ
JP3273187B2 (ja) 配線基板の製造方法
JP3881542B2 (ja) 配線基板
JP4404460B2 (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2004140111A (ja) 配線基板
JP3176268B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040520

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060904