JP5660801B2 - 樹脂封止型半導体パッケージおよびその製造方法 - Google Patents

樹脂封止型半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5660801B2
JP5660801B2 JP2010095577A JP2010095577A JP5660801B2 JP 5660801 B2 JP5660801 B2 JP 5660801B2 JP 2010095577 A JP2010095577 A JP 2010095577A JP 2010095577 A JP2010095577 A JP 2010095577A JP 5660801 B2 JP5660801 B2 JP 5660801B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor package
resin body
external terminals
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010095577A
Other languages
English (en)
Other versions
JP2011228412A (ja
Inventor
純崇 福嶋
純崇 福嶋
祐之 阪本
祐之 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010095577A priority Critical patent/JP5660801B2/ja
Publication of JP2011228412A publication Critical patent/JP2011228412A/ja
Application granted granted Critical
Publication of JP5660801B2 publication Critical patent/JP5660801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、リードレス構造の樹脂封止型半導体パッケージおよびその製造方法に関する。
従来の樹脂封止型半導体装置としては、例えば特許文献１に開示されているものがある。
特許文献１に開示されている樹脂封止型半導体装置は、アイランド部とインナーリード部を有するリードフレームに溝が設けられ、この溝が封入金型の一面で閉じられて空間が形成され、この空間に封入樹脂が入り込まないようにして半導体チップが樹脂封止され、前記溝が切断されることにより、溝内壁が樹脂から露出するようにして製造される。
このようにして製造された半導体装置の底面斜視図を図６に示す。この半導体装置は、電極１０１の一部が樹脂裏面１０２および樹脂側面１０３から露出されている。また、個片化時の切断面として、電極面１０５および樹脂側面１０３が同一面上に形成されている。そして、前記電極１０１には、樹脂裏面１０２および樹脂側面１０３と平行な面を有する凹部１０４が形成されている。
この構成によれば、半導体装置を実装基板に対してはんだ付けを行う際に、前記凹部１０４の内壁に沿って、はんだが吸い上がり、いわゆるはんだフィレットを形成することができる。このはんだフィレットを形成することにより、半導体装置の電極１０１と実装基板との間のはんだ付け状態の確認を容易にしている。
特許第３７８９４４３号公報
しかしながら、従来の樹脂封止型半導体装置では、個片への切断時における切断面にリードフレームを含んでおり、このリードフレームは切断面が底面において露出しているため、個片への切断時に、リードフレームの切断面に金属バリが発生するという課題があった。
この切断面に発生した金属バリは、半導体装置を実装基板に接続する際に、半導体装置の外部端子と実装基板との間に挟まり込むため、密着性不良を発生させ、実装状態を不安定にしていた。さらに、前記金属バリは、切断面より脱落して、機器の配線間に入り込み、機器の配線を電気的にショートさせるおそれがあった。
さらに、従来の樹脂封止型半導体装置では、電極が樹脂により固定される面が少ないため、電極と樹脂との間の固着強度が低く、電極が樹脂から剥離しやすいという課題があった。
本発明は、上記課題を解決するものであり、はんだ付け状態の確認を容易とするはんだフィレットの形成を可能としながら、個片への切断時に、金属露出部分が無くなり、切断面に金属バリが発生せず、さらに、樹脂体と外部端子の固着強度を向上できる樹脂封止型半導体パッケージとその製造方法を提供することを目的とする。
上記目的を達成する為に、本発明の樹脂封止型半導体パッケージは、実装基板に接続する為の外部端子と、外部端子の周囲を覆う樹脂体とを備え、樹脂体には、その底面の一部および側面の一部において開口する凹部が形成され、外部端子は、その端部が樹脂体の側面より中央側に入り込んだ位置に形成され、且つ凹部の内部に露出され、前記樹脂体の前記凹部の部分の底面と前記外部端子の前記凹部に存在する部分の底面とが面一に形成されていることを特徴とする。
また、前記外部端子は、前記凹部に存在する部分がそれ以外の部分よりも厚みが薄くなるように構成してもよい。
さらに、本発明の樹脂封止型半導体パッケージの製造方法は、外部端子を構成するリードフレームを互いに離間させて複数形成するリードフレーム形成工程と、前記リードフレームを離間させた部分を樹脂封止する樹脂体を成形する樹脂成形工程と、前記各リードフレームを互いに離間させた部分を切断面として、個片に切断、分割するダイシング工程とを有し、前記樹脂成形工程は、外部端子の端部を樹脂体の側面より中央側に入り込んで位置させ、かつ前記樹脂体に、前記外部端子の一部を露出させる凹部を形成させる工程であることを特徴とする。
以上のように、本発明の樹脂封止型半導体パッケージおよびその製造方法によれば、実装基板に接続する為の外部端子と、前記外部端子の周囲を覆う樹脂体とを備え、前記樹脂体には、その底面の一部および側面の一部において開口する凹部が形成され、前記外部端子は、その端部が前記樹脂体の側面より中央側に入り込んだ位置に形成され、且つ前記凹部の内部に露出されているため、はんだ付け状態の視認を容易とするはんだフィレットの形成を可能としながら、個片への切断時に、金属露出部分が無くなり、切断面に金属バリが発生せず、金属バリに起因する半導体装置と実装基板との間の密着性不良の発生や配線の電気的ショートの発生を防止でき、さらに、樹脂体と外部端子との固着強度を向上でき、半導体装置の生産性向上および製品品質向上を図ることができる。
本発明の実施の形態１における樹脂封止型半導体パッケージを示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は底面図、（ｄ）は上面斜視図、（ｅ）は要部底面斜視図である。 同樹脂封止型半導体パッケージおよび樹脂封止型半導体装置の製造過程を示す断面図である。 本発明の実施の形態１における樹脂封止型半導体パッケージを用いた樹脂封止型半導体装置を実装基板に実装した時の構成を示す断面図である。 本発明の実施の形態２における樹脂封止型半導体パッケージの要部底面斜視図である。 本発明の実施の形態３における樹脂封止型半導体パッケージの要部底面斜視図である。 従来の樹脂封止型半導体装置の底面斜視図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（実施の形態１）
まず、図１を用いて実施の形態１におけるリードレス構造の樹脂封止型半導体パッケージについて説明する。以下、説明において、リードフレーム１１から見て樹脂体１２のリフレクター１７が形成された側の面を上面と称し、前記上面と反対側に位置する面を底面と称する。
図１は実施の形態１における樹脂封止型半導体パッケージの構造を示す図であり、図１（ａ）は上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図、図１（ｃ）は底面図、図１（ｄ）は上面斜視図、図１（ｅ）は要部底面斜視図である。
この樹脂封止型半導体パッケージ１０は、銅等の金属から構成されるリードフレーム１１と、エポキシ系やシリコーン系等の熱硬化性樹脂（黒色や白色のもの等を用いることができる）を樹脂材料とする樹脂体１２とが一体となって形成されている。
リードフレーム１１は、その底面に、外部端子として、主に実装基板に接続する為の第一の外部端子１３，１５を有する。また、リードフレーム１１は、その底面に、外部端子として、第一の外部端子１３，１５と同一方向を向き、且つ高さが異なる面を有し、主にはんだフィレットを形成する為の第二の外部端子１４，１６を有する。これら各外部端子１３〜１６は、樹脂体１２の側面より中央側に入り込んだ位置に形成されている。また、前記第一の外部端子１３，１５の底面は、前記樹脂体１２の最も底側の底面と面一になるように形成されており、前記第一の外部端子１３，１５は、その側面の一部が凹部の内部で露出されている。また、前記第二の外部端子１４，１６は、後述する樹脂凹部１８，１９（凹部の一例）に存在する部分であり、外部端子として、それ以外の部分である第一の外部端子１４，１６よりも厚みが薄くなるように形成されている。また前記第二の外部端子１４，１６の底面は、前記樹脂凹部１８，１９により形成される樹脂体１２の底面と面一になるように形成されている。
樹脂体１２には、その底面の一部および側面の一部において開口する樹脂凹部１８，１９が形成されている。この樹脂凹部１８，１９は、はんだフィレットを形成させるための空間であり、樹脂体１２と第二の外部端子１４，１６が面一に形成されている面と、第一の外部端子１３，１５を露出させる面とを有している。樹脂体１２と第二の外部端子１４，１６とが面一に形成されている面は、樹脂体１２の最も底の底面と同一方向を向く面となるように形成されている。また、第一の外部端子１３，１５を露出させる面（樹脂凹部１８，１９における中央側の面）は、樹脂体１２の側面（樹脂凹部１８，１９が形成される側の面）と同一方向を向いた面となるように形成されている。
また、第二の外部端子１４，１６の樹脂凹部１８，１９の開口の幅方向と同一方向における端部は、樹脂体１２により覆われている。また、第二の外部端子１４，１６の底面の一部１４ａ，１４ｂは、樹脂体１２により覆われている。
このように、第二の外部端子１４，１６の底面の一部１４ａ，１４ｂと、その端部を樹脂体１２により覆うことにより、リードフレーム１１と樹脂体１２との固着強度を向上でき、リードフレーム１１が樹脂体１２から剥離することを防止できる。
前記樹脂凹部１８，１９の側面に開口している幅方向の寸法ｔ１｛図１（ｅ）を参照｝は、樹脂体１２全体の幅の寸法に対して、約５０％の寸法を備える。また、樹脂体１２の厚み方向（以下、鉛直方向と称す）において、樹脂凹部１８，１９の開口の鉛直方向の寸法ｔ２｛図１（ｅ）を参照｝は、リードフレーム１１の第二の外部端子１４，１６の鉛直方向の寸法に対し、少なくとも約５０％の寸法を備える。樹脂凹部１８，１９の側面に開口している幅方向の寸法ｔ１及び鉛直方向ｔ２の寸法と、リードフレーム１１の第二の外部端子１４，１６の厚みの寸法をこのように規定することにより、樹脂凹部１８，１９にはんだフィレットを形成するための十分な空間を確保でき、且つ樹脂凹部１８，１９における樹脂体１２の強度を確保することができる。
また、主に実装基板と接続する為の第一の外部端子１３，１５の他に、はんだフィレット形成用の第二の外部端子１４，１６を設け、はんだフィレットを形成できるようにしていることにより、実装基板への実装後に、はんだ接続状態を外部から視認することが容易とすることができ、さらに、はんだ接続面積を増やすことができるため、はんだ付けによる、実装基板に対するリードフレーム１１の接続強度を向上させることができる。
次に、図２を用いて実施の形態１における樹脂封止型半導体パッケージ１０の製造方法および樹脂封止型半導体装置の製造方法について説明する。
図２は、実施の形態１における樹脂封止型半導体パッケージ１０の製造過程および樹脂封止型半導体装置３５の製造過程を示す断面図である。
まず、樹脂封止型半導体パッケージ１０の製造方法について説明する。
まず、リードフレーム１１の材料となる金属部材をハーフエッチング等により加工し、外部端子を構成するリードフレーム１１を互いに離間させて複数形成するリードフレームエッチング工程（リードフレーム形成工程の一例）を施す｛図２（ａ）を参照｝。なお、このようなエッチング加工に代えて、プレス打ち抜き加工によりリードフレーム１１を形成するようにしてもよい。
次に、樹脂成形金型３０，３１を用いて、各リードフレーム１１を互いに離間させた部分を樹脂封止し、且つ第二の外部端子１４，１６の一部を露出させる樹脂凹部１８，１９が形成されるように、第一の外部端子１３，１５の一部と、第二の外部端子１４，１６の底面の一部１４ａ，１６ｂと端部を樹脂封止する樹脂体１２を成形する樹脂成形工程を施す｛図２（ｂ）を参照｝。この樹脂成形工程は、外部端子の端部を樹脂体１２の側面より中央側に入り込んで位置させ、かつ前記樹脂体１２に、第二の外部端子１４，１６（外部端子の一部）を露出させる樹脂凹部１８，１９を形成させる工程である。このとき、樹脂体１２に樹脂凹部１８，１９を形成させるため、面圧が均等に加わらず、外部端子１３〜１６の周辺には、樹脂バリが発生する。よって、ウェータージェット、湿式ブラスト等の方法を単独使用あるいは併用して、発生した樹脂バリを剥離させる樹脂バリ取り工程を施し、その後、樹脂を半硬化状態から完全硬化状態にするポストキュア工程を施す｛図２（ｃ）を参照｝。以上の工程を経ることにより、樹脂封止型半導体パッケージ１０の一括成形品が製造される。
次に、樹脂封止型半導体装置３５の製造方法について説明する。
前記製造方法により製造された樹脂封止半導体パッケージ１０の一括成形品に光半導体素子３２を搭載する光半導体素子搭載工程を施す｛図２（ｄ）を参照｝。次に、光半導体素子３２とリードフレーム１１との間に金属細線３３をワイヤーボンディング（電気的接続）するワイヤーボンディング工程を施す｛図２（ｅ）を参照｝。次に、光半導体素子３２を透光性樹脂体３４で封止する透光性樹脂封止工程を施す｛図２（ｆ）を参照｝。以上の工程により、樹脂封止型光半導体装置の一括成形品が完成する。そして、この一括成形品を、光半導体素子３２を搭載する区画単位で、リードフレーム１１を互いに離間させる部分を切断面として、個片に切断、分割するレーザーダイシング工程（ダイシング工程の一例）を施す｛図２（ｇ）を参照｝。以上の工程を経ることにより、樹脂封止型光半導体装置３５が製造される。
なお、樹脂封止型半導体パッケージ１０に光半導体素子３２を搭載する前に、光半導体素子３２を搭載する区画単位で、個片に切断、分割するレーザーダイシング工程を施し、その後、光半導体素子搭載工程、ワイヤーボンディング工程、および透光性樹脂封止工程を施すようにしてもよい。
図３は、前記製造方法により製造された本発明の実施の形態１のリードレス構造の樹脂封止型半導体パッケージ１０を用いた樹脂封止型半導体装置３５を実装基板２５に実装した時の断面図である。
本発明の実施の形態１のリードレス構造の樹脂封止型半導体パッケージ１０は、その側面近傍において、第二の外部端子１４，１６を形成しているので、樹脂封止型半導体パッケージ１０を実装基板２５へはんだ付けする際に、はんだフィレット２７を、視認容易な位置に形成することができ、実装状態の確認を容易にできる。
また、本発明の実施の形態１のリードレス構造の樹脂封止型半導体パッケージ１０は、各外部端子１３〜１６について、実装基板への実装面を除く全ての面を樹脂で覆う構成であるため、樹脂封止型半導体パッケージ１０を個片へ切断時に、金属露出部分が無くなり、切断面に金属バリが発生せず、金属バリに起因する半導体装置と実装基板との間の密着性不良の発生や配線の電気的ショートの発生を防止でき、さらに樹脂体１２とリードフレーム１１（外部端子１３〜１６）との固着強度を向上でき、リードフレーム１１が樹脂体１２から剥離する等の不具合が発生することを防止でき、半導体装置の生産性向上および製品品質向上を図ることができる。
図４は実施の形態２におけるリードレス構造の樹脂封止型半導体パッケージ１０’の構造を示す要部底面斜視図であり、図１に示す実施の形態１と同じ構成の部分については同じ符号を付し、説明を省略する。
実施の形態２における樹脂封止型半導体パッケージ１０’が実施の形態１の樹脂封止型半導体パッケージ１０と異なる点は、第一の外部端子１３，１５と、第二の外部端子１４，１６との間に、第二樹脂体２１を形成する点である。
この第二樹脂体２１は、その底面を樹脂体１２の最も底側の底面と面一となるように形成されている。
かかる構成によれば、第二の外部端子１４，１６の裏面が第二樹脂体２１によって覆われるため、実施の形態１の場合に比べて、樹脂体１２’に対するリードフレーム１１の固着強度をより向上させることができ、リードフレーム１１が樹脂体１２’から剥離する可能性をさらに低減することができる。
（実施の形態３）
次に、実施の形態３における樹脂封止型半導体パッケージについて、図５を用いて説明する。
図５は実施の形態３におけるリードレス構造の樹脂封止型半導体パッケージ１０”の構造を示す要部底面斜視図であり、図１に示す実施の形態１と同じ構成の部分については同じ符号を付し、説明を省略する。
実施の形態３における樹脂封止型半導体パッケージ１０”が実施の形態１の樹脂封止型半導体パッケージ１０と異なる点は、第二の外部端子１４，１６を形成しない点である。
樹脂体１２”の一部において、その底面および側面を開口して形成される樹脂凹部１８”，１９”は、その一面から第一の外部端子１３，１５の側面を露出させる構成となっている。
この時、樹脂体１２”の樹脂凹部１８”，１９” の鉛直方向の寸法は、リードフレーム１１”の厚みの寸法（鉛直方向の寸法）に対して、少なくとも５０％の寸法を備える。
かかる構成によれば、実施の形態１の場合に比べて、外部端子の露出面積が少なくなり、樹脂成形金型をよりシンプルな構造とすることができ、樹脂成形金型のメンテナンス性を向上することができる。
なお、上記実施の形態１〜２では、外部端子として、第一の外部端子１３，１５および第二の外部端子１４，１６を備える構成とし、また、上記実施の形態３では、外部端子として、第一の外部端子１３，１５を備える構成としているが、外部端子の数は任意に設定することが可能である。
本発明は、樹脂封止型半導体装置に用いるパッケージとして有用である。
１０，１０’，１０” 樹脂封止型半導体パッケージ
１１，１１” リードフレーム
１２，１２’，１２” 樹脂体
１３，１５ 第一の外部端子
１４，１６ 第二の外部端子
１８，１９，１８’，１９’，１８”，１９” 樹脂凹部
２１ 第二樹脂体
２５ 実装基板
２７ はんだフィレット
３１ 樹脂成形金型
３２ 光半導体素子
３３ 金属細線
３４ 透光性樹脂体
３５ 樹脂封止型半導体装置

Claims (3)

  1. 実装基板に接続する為の外部端子と、前記外部端子の周囲を覆う樹脂体とを備え、
    前記樹脂体には、その底面の一部および側面の一部において開口する凹部が形成され、
    前記外部端子は、その端部が前記樹脂体の側面より中央側に入り込んだ位置に形成され、且つ前記凹部の内部に露出され、
    前記樹脂体の前記凹部の部分の底面と前記外部端子の前記凹部に存在する部分の底面とが面一に形成されていること
    を特徴とする樹脂封止型半導体パッケージ。
  2. 前記外部端子は、前記凹部に存在する部分がそれ以外の部分よりも厚みが薄いこと
    を特徴とする請求項１に記載の樹脂封止型半導体パッケージ。
  3. 外部端子を構成するリードフレームを互いに離間させて複数形成するリードフレーム形成工程と、
    前記リードフレームを離間させた部分を樹脂封止する樹脂体を成形する樹脂成形工程と、
    前記各リードフレームを互いに離間させた部分を切断面として、個片に切断、分割するダイシング工程とを有し、
    前記樹脂成形工程は、外部端子の端部を樹脂体の側面より中央側に入り込んで位置させ、かつ前記樹脂体に、前記外部端子の一部を露出させる凹部を形成させる工程であることを特徴とする樹脂封止型半導体パッケージの製造方法。
JP2010095577A 2010-04-19 2010-04-19 樹脂封止型半導体パッケージおよびその製造方法 Expired - Fee Related JP5660801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095577A JP5660801B2 (ja) 2010-04-19 2010-04-19 樹脂封止型半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095577A JP5660801B2 (ja) 2010-04-19 2010-04-19 樹脂封止型半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2011228412A JP2011228412A (ja) 2011-11-10
JP5660801B2 true JP5660801B2 (ja) 2015-01-28

Family

ID=45043456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095577A Expired - Fee Related JP5660801B2 (ja) 2010-04-19 2010-04-19 樹脂封止型半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5660801B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909976B2 (ja) * 2017-09-07 2021-07-28 日亜化学工業株式会社 発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785496B2 (ja) * 1986-05-29 1995-09-13 京セラ株式会社 セラミツク配線基板の製造法
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP4651152B2 (ja) * 2000-03-27 2011-03-16 京セラ株式会社 多数個取りセラミック配線基板
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP3911473B2 (ja) * 2002-11-26 2007-05-09 京セラ株式会社 半導体装置搭載基板
JP4159348B2 (ja) * 2002-12-20 2008-10-01 三洋電機株式会社 回路装置の製造方法

Also Published As

Publication number Publication date
JP2011228412A (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
TWI431738B (zh) 半導體裝置之製造方法
TWI756078B (zh) 半導體封裝件及半導體封裝件之製造方法
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US7375416B2 (en) Leadframe enhancement and method of producing a multi-row semiconductor package
US20120126378A1 (en) Semiconductor device package with electromagnetic shielding
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US9136208B2 (en) Semiconductor device and method of manufacturing the same
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
JP2005026466A (ja) 半導体装置およびリードフレーム
JP2019160882A (ja) 半導体装置およびその製造方法
CN105097749A (zh) 组合的qfn和qfp半导体封装
JP7010737B2 (ja) 半導体装置およびその製造方法
KR20130120762A (ko) 반도체 패키지 및 그 제조방법
JP5660801B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20210000777U (ko) 반도체 패키지
JP2014175578A (ja) 半導体素子搭載用リードフレーム
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
KR100253388B1 (ko) 반도체 패키지의 제조방법
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141202

LAPS Cancellation because of no payment of annual fees