JP6591912B2 - 半導体素子パッケージおよび半導体装置 - Google Patents

半導体素子パッケージおよび半導体装置 Download PDF

Info

Publication number
JP6591912B2
JP6591912B2 JP2016034198A JP2016034198A JP6591912B2 JP 6591912 B2 JP6591912 B2 JP 6591912B2 JP 2016034198 A JP2016034198 A JP 2016034198A JP 2016034198 A JP2016034198 A JP 2016034198A JP 6591912 B2 JP6591912 B2 JP 6591912B2
Authority
JP
Japan
Prior art keywords
dielectric layer
notch
conductor wiring
wiring
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016034198A
Other languages
English (en)
Other versions
JP2017152560A (ja
Inventor
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016034198A priority Critical patent/JP6591912B2/ja
Publication of JP2017152560A publication Critical patent/JP2017152560A/ja
Application granted granted Critical
Publication of JP6591912B2 publication Critical patent/JP6591912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、高周波信号を伝送する半導体素子パッケージおよび半導体装置に関する。
高周波信号処理用演算素子等の半導体素子、発光素子および受光素子等の光半導体素子、その他の各種半導体素子は、これら半導体素子を保護するとともに、半導体素子と外部の回路とを接続するために半導体素子パッケージに収納されて用いられる。
半導体素子パッケージには、半導体素子と接続して電気信号を伝送する信号配線が設けられる。この信号配線は、特性インピーダンスが全長にわたって一定の値となることが要求される。信号配線中に特性インピーダンスが変化する部分が存在すると、その部分で信号の反射が生じる等して信号の伝送特性が劣化する。
特許文献1記載の接続基板は、半導体素子または回路基板と信号線路または接地線路とが接続するための接続用バンプが設けられている。この場合、接続用バンプによって容量結合が大きくなって、インピーダンスの不整合が起きてしまうという問題がある。この問題に対して、接続用バンプが設けられる部分の絶縁基板の厚みを薄くし、容量結合を小さくしてインピーダンス不整合を緩和している。
特開2009−283903号公報
高周波半導体素子を取り扱う半導体素子パッケージには、接地電位の安定性向上、伝送損失の低減などのために、接地貫通導体、いわゆるグランドビアが設けられる。接地貫通導体は、絶縁基板の厚みを薄くした部分から一定の距離を空けて設けるという制約があるため、特許文献1のように、容量結合を小さくしようとして絶縁基板の厚みを薄くする部分を形成すると、接地貫通導体の設ける領域が小さくなり、十分な信号伝送特性を得ることができない。
本発明の一つの態様の半導体素子パッケージは、板状の第1誘電体層と、
前記第1誘電体層の第1面に配設され、一端部に端子接続部を有する信号導体配線と、
前記第1誘電体層の前記第1面に配設され、前記信号導体配線と所定幅の間隙を介して前記信号導体配線に沿って設けられる接地導体配線と、
前記第1誘電体層の前記第1面に対向する第2面に積層され、平面視で前記端子接続部に対応する部分に第1切欠きを有している第2誘電体層と、
前記第2誘電体層の前記第1誘電体層と反対側に積層され、平面視で前記第1切欠きと同じ部分に前記第1切欠きよりも大きく前記第1切欠きを取り囲むように配設されている第2切欠きを有する第3誘電体層と、
前記第1誘電体層と前記第2誘電体層とを貫通し、前記接地導体配線と導通して接地電位に接続される接地貫通導体と、
前記端子接続部に接続されたリード端子と、を含むことを特徴とする。
また本発明の一つの態様の半導体装置は、上記の半導体素子パッケージと、
前記第1誘電体層の前記第1面に搭載される半導体素子と、を含むことを特徴とする。
本発明の一つの態様の半導体素子パッケージによれば、第2誘電体層が張り出し部を有することにより、第1誘電体層と第2誘電体層とを貫通する接地貫通導体を、端子接続部に近付けて配設することができ、信号伝送特性を向上させることができる。
また本発明の一つの態様の半導体装置によれば、上記の半導体素子パッケージを備えることにより、信号伝送特性が向上した半導体装置を提供することができる。
本発明の実施形態である半導体素子パッケージを上面側から見た斜視図である。 半導体素子パケージを下面側から見た斜視図である。 半導体素子パッケージの平面図である。 図3の切断面線A−Aにおける半導体素子パッケージの部分拡大断面図である。 第1誘電体層の一部を拡大した平面図である。 第2誘電体層の一部を拡大した平面図である。 第3誘電体層の一部を拡大した平面図である。 誘電体基板の平面図であって、信号導体配線および接地導体配線を拡大し、各誘電体層を透視した平面図である。 半導体装置100を示す断面図である。
図1は、本発明の実施形態である半導体素子パッケージを上面側から見た斜視図であり、図2は、半導体素子パッケージを裏返して見た下面側の斜視図である。図3は、半導体素子パッケージの平面図であり、図4は、図3の切断面線A−Aにおける半導体素子パッケージの部分拡大断面図である。
半導体素子パッケージ1は、誘電体基板2、信号導体配線3、接地導体配線4、枠部材5およびリード端子6を含む。
誘電体基板2は、誘電体材料からなる矩形板状の基板であり、複数の誘電体層が積層されて成る。誘電体基板2の一方主面には、信号導体配線3および接地導体配線4が設けられている。本実施形態では、誘電体基板2の3つの辺において、それぞれ信号導体配線3および接地導体配線4が設けられている。信号導体配線3および接地導体配線4は、誘電体基板2の1つの辺のみに設けられていてもよく、2つの辺または4つの辺に設けられていてもよい。また、本実施の形態例のように、一つの場所に複数の信号導体配線3および接地導体配線4を並べて設けても良い。なお、図が煩雑化するのを避けるため、全ての信号導体配線3および接地導体配線4に符号を付していない。
図5を参照すれば判るように、信号導体配線3は、例えば高周波信号などの信号伝送を行う配線であって、一端部3aが誘電体基板2の辺近傍に位置し、他端部3bが一端部3aよりも内方に位置するように設けられている。信号導体配線3は、一端部3aにリード端子6が接続される端子接続部である接続パッドを有している。以下では、接続パッド3aと記載する。
信号導体配線3は、各信号導体配線3が独立した個別の電気信号を伝送してもよく、一対の信号導体配線として、互いに位相が逆の差動信号を伝送する差動信号配線であっても
よい。本実施の形態例においては、2本の信号導体配線3に差動信号を流す例を示している。2本の信号導体配線3の間には、細い接地導体配線4が設けられている。
接地導体配線4は、一定の電位を維持するように設けられ、例えば接地電位に接続されている。接地導体配線4は、信号導体配線3と所定幅の間隙を介して信号導体配線3に沿って設けられる。接地導体配線4は、信号導体配線3と同様に、一端部4aが誘電体基板2の辺近傍に位置し、他端部4bが一端部4aよりも内方に位置するように設けられている。接地導体配線4は、一端部4aにリード端子6が接続される接続パッドを有している。以下では、接続パッド4aと記載する。
信号導体配線3の接続パッド3aと接地導体配線4の接続パッド4aは、誘電体基板2の辺に平行な方向に配列され、本実施形態では、2つの接続パッド4aの間に2つの接続パッド3aが配設されて、差動信号線路として動作するようにされている。
本実施形態では、信号導体配線3は略直線状に形成されている。接続パッド3aは、リード端子6との接合強度を確保して接続する必要があるために、信号導体配線3の接続パッド3aを除く他の部分に比べて配線幅が大きくなっている。この接続パッド3aは、配線幅が相対的に大きいために、容量成分が大きくなり、接続パッド3aの特性インピーダンスは、その他の配線部分の特性インピーダンスより低下する。さらに、接続パッド3aにリード端子6が接続されると、接続パッド3aおよびリード端子6の接続部と、その周囲との間に生じる容量成分が大きくなり、接続パッド3aおよびリード端子6の接続部における特性インピーダンスはさらに低下することになる。
接続パッド3aおよびリード端子6の接続部における特性インピーダンスの低下の影響を小さくするために、誘電体基板2の接続パッド3aとは反対側の部分に切欠きが設けられる。切欠きによって、接続パッド3a直下の誘電体厚みが薄くなり、誘電体基板2の誘電率に起因する容量成分を小さくすることができる。したがって、大きな線路幅とリード端子の接続による容量成分の増加と相殺させて、特性インピーダンスの低下を緩和することができる。この誘電体基板2の切欠きについて、以下で詳細に説明する。
本実施形態の誘電体基板2は、第1誘電体層21、第2誘電体層22および第3誘電体層23の3つの誘電体層が積層されて構成されている。さらに、誘電体基板2の主面上には、主面の4辺に沿った枠状に形成された第4誘電体層である枠部材5が設けられている。
図5は、第1誘電体層の一部を拡大した平面図であり、図6は、第2誘電体層の一部を拡大した平面図であり、図7は、第3誘電体層の一部を拡大した平面図である。図5〜図7の平面図は、信号導体配線3および接地導体配線4が設けられた1つの辺部分を拡大して示している。また、図8は、誘電体基板2の平面図であって、信号導体配線3および接地導体配線4を拡大し、各誘電体層を透視した平面図である。図8には、各誘電体層に配設された信号導体配線3、接地導体配線4、接地貫通導体7、接地導体層8とともに、第2誘電体層22に設けられた第1切欠き22a、張り出し部22bおよび第3誘電体層23に設けられた第2切欠き23aのそれぞれの位置関係がわかるように、これらを重ねた透視図を示している。
第1誘電体層21は、板状に構成され、誘電体基板2の一方主面となる一方主面21a(第1面21a)を有している。すなわち、第1誘電体層21の一方主面21aには、信号導体配線3および接地導体配線4が配設されている。図5に二点鎖線で仮想的に示しているように、枠部材5は、信号導体配線3の接続パッド3aと他端部3bとの間の中間部分である配線部分3cを覆っている。信号導体配線3の配線部分3cは、第1誘電体層2
1と枠部材5との間に挟まれた内層配線部分として設けられる。信号導体配線3の接続パッド3aは、枠部材5の外側に位置しており、第1誘電体層21の表層配線部分である。信号導体配線3の他端部3bは、枠部材5の内側に位置しており、第1誘電体層21の表層配線部分である。
第2誘電体層22は、第1誘電体層21と同じ板状に構成され、外形も第1誘電体層21と同じである。図4を参照すれば判るように、第2誘電体層22は、第1誘電体層21の他方主面21b(第2面21b)に積層される。さらに、第2誘電体層22の、第1誘電体層21の反対側には、第3誘電体層23が積層される。第3誘電体層23は、第1誘電体層21および第2誘電体層22と同じ板状に構成され、外形も第1誘電体層21および第2誘電体層22と同じである。
誘電体基板2の厚みは、例えば0.3mm〜3mm、第1誘電体層21の厚みは、例えば0.1mm〜1mm、第2誘電体層22の厚みは、例えば0.1mm〜1mm、第3誘電体層23の厚みは、0.1mm〜1mmである。
第2誘電体層22には、上記のように接続パッド3aの容量成分の増加を抑制するために、第1切欠き22aが設けられている。この第1切欠き22aは、平面視で、接続パッド3aと、この接続パッド3aの両側にある接地導体配線4と接続パッド3aとの間の間隙部分を含む部分に対向する部分が切欠かれた切欠きである。
または、図8に示されるように、第1切欠き22aは、2本の接続パッド3aの間を中心とし、2本の接続パッド3aのそれぞれ一部を含む位置に設けられる。
また、第3誘電体層23にも第2誘電体層22と同様に接続パッド3aの容量成分の増加を抑制するために、第2切欠き23aが設けられている。この第2切欠き23aは、平面視で第1切欠き22aと同じ部分に、第1切欠き22aよりも大きく切り欠かれて、第1切欠き22aと重なるように設けられている。すなわち、第2切欠き23aは、第1切欠き22aを取り囲むように設けられている。このために、平面視で、第2切欠き23aの内側に第2誘電体層22が張り出し、その張り出した張り出し部22bの内側に第1切欠き22aが設けられる構成とされている。
第2切欠き23aは、平面視で、接続パッド3aと、この接続パッド3aの両側にある接地導体配線4の接続パッド4aと接続パッド3aとの間の間隙部分を含む部分に対応する部分が切欠かれた切欠きである。第2切欠き23aは、第1切欠き22aよりも接続パッド4aと接続パッド3aとの間の間隙部分を広く取り囲んでいる。
第1切欠き22aおよび第2切欠き23aの形状は、本実施形態では、平面視で矩形状、特に角丸矩形状であるが、接続パッド3aに対応する部分が切欠かれるような形状であればどのような形状であってもよい。例えば、三角形状および台形形状を含む多角形状、半円形状、半楕円形状、半長円形状等であってもよい。
このように、第2誘電体層22と第3誘電体層23には、第1切欠き22aおよび第2切欠き23aがそれぞれ設けられているために、接続パッド3aの直下に当たる部分の誘電体が、第1誘電体層21のみとなり、接続パッド3aの容量成分の低下を緩和することができる。
ここで、本実施形態の誘電体基板2には、第1誘電体層21と第2誘電体層22とを貫通し、接地導体配線4と導通して接地電位に接続される接地貫通導体7が設けられる。接地貫通導体7は、誘電体基板2の内層部分において、信号導体配線3の片側または両側に
、信号導体配線3に沿って、すなわち信号伝送方向に沿って複数設けられている。これら複数の接地貫通導体7は、信号導体配線3から一定間隔を空けて設けられている。複数の接地貫通導体7間における高周波共振を抑制するために、複数の接地貫通導体7の間隔は、伝送信号の波長をλとする場合、λ/4以下とすることが好ましい。
また、本実施形態の誘電体基板2には、第2誘電体層22と第3誘電体層23との間に、ベタ状の接地導体層8が設けられている。接地貫通導体7は、第1誘電体層21と第2誘電体層22とを貫通しており、一方端部が接地導体配線4に接続され、他方端部が接地導体層8に接続されている。接地導体配線4は、接続パッド4aに接続されるリード端子6を介して外部の接地電位に接続されており、これに連なる接地貫通導体7および接地導体層8も接地電位に接続される。
信号導体配線3の接続パッド3aおよび他端部3bを除く中間の配線部分3cと、他端部3bとは、片側または両側に接地導体配線4が配設され、さらに第2誘電体層22を挟んで接地導体層8が配設され、これらの接地導体を結合した状態で高周波信号等の電気信号が伝送される。接地貫通導体7は、接地導体配線4と接地導体層8とを接続して安定した接地電位を確保するとともに、信号導体配線3とも結合して信号導体配線3の信号伝送特性を向上させる。
接地貫通導体7は、一般的に誘電体層の端部近傍においては、端面から所定の距離だけ離れた位置に設ける必要がある。誘電体層と接地貫通導体7とは、熱膨張係数が異なるので温度変化によってそれぞれに応力が生じる。そして、誘電体層が薄い部分では、この応力に起因したクラックや割れが誘電体層に生じる虞がある。そのため、誘電体層に切欠きが設けられている場合、切欠きの内面である端面から所定の距離を空けて接地貫通導体7を設けなければならない。十分な距離を空けないと、誘電体層と接地貫通導体7との熱膨張係数の違いによって切欠き付近にクラックや割れが発生する虞が生じる。即ち、切欠きを設けることで、接続パッド3aの容量成分の増大を抑制しようとすると、切欠きの近傍、すなわち接続パッド3aおよび配線部分3cの接続パッド3aに連なる部分の近傍には接地貫通導体7を設けることができず、切欠き近傍では接地導体配線4と接地導体層8とを接地貫通導体7によって接続できないという問題がある。これは、接続パッド3aにおける高周波信号の信号伝送特性を劣化させることになる。
本実施形態では、第2誘電体層22に設けられた第1切欠き22aが、第2切欠き23aから内方に張り出す張り出し部22bを介して第2切欠き23aの内側に設けられている。張り出し部22bは、その厚みが第2誘電体層22と同じ厚みであってもよく、第2誘電体層22より薄くてもよいが、第2誘電体層22の厚みに対して50%以上の厚みを有する。
張り出し部22bが設けられることによって、接続パッド3aの直下近傍における第2誘電体層22における端面の位置(第1切欠き22aの位置)が、第2切欠き23aの内面から張り出し部22bだけ内側の端面の位置となり、端面位置の変化に伴って、接地貫通導体7を接続パッド3aにより近い位置に配設することができる。接続パッド3aにより近い位置に接地貫通導体7を配設することで、接続パッド3aにおける信号伝送特性の劣化を緩和することができる。しかも、第2誘電体層22と接地貫通導体7との熱膨張係数の違いによって生じるクラックや割れが、第2誘電体層22に発生することがない。
このように、従来の第1切欠き22aが第2切欠き23aと同じ位置に同じ大きさで設けられる構成に比べて、張り出し部22bの長さだけ接地貫通導体7を接続パッド3aに近づけて配設することができる。例えば、図8に示す接地貫通導体7aは、第1切欠き22aが第2切欠き23aの位置にあれば、もっと後方(信号導体導体配線3の他端部3b
側)に配置されるべきであるが、第1切欠き22aが図の位置にあり、張り出し部22bがあるために、この位置に設けることができる。
張り出し部22bは、第2切欠き23aの内方に収まる大きさであって、第1切欠き22aと第2切欠き23aとの間にどのような大きさで設けられていてもよいが、少なくとも平面視で接続パッド3aの一部と重なり、リード端子6と重ならない位置にまで張り出して設けられていることが好ましい。
リード端子6と重なる位置にまで張り出し部22bが張り出してしまうと、接地貫通導体7を、より接続パッド3aに近づけて配設することができるが、切欠きを設けたことによる接続パッド3aの容量成分を抑制する効果が弱まることになる。
また、本実施形態の張り出し部22bは、第2切欠き23aの内面全体にわたって設けているが、内面の一部に設けられていてもよく、内面の複数箇所に設けられていてもよい。張り出し部22bが、第2切欠き23aの内面の一部に設けられていれば、少なくとも張り出し部22bが設けられた部分において、接地貫通導体7を接続パッド3aに近づけて配設することができる。
また、張り出し部22bの張り出し量、すなわち第1切欠き22aの内面から外方に向かう方向の張り出し部22bの長さは、張り出し部22b全体にわたって一様であってもよく、部分ごとに異なっていてもよい。
張り出し部22bが、第2切欠き23aの内面全体にわたって設けられ、かつ張り出し量が、張り出し部22bの全体にわたって一様である場合、平面視で第1切欠き22aは第2切欠き23aの相似形の形状になる。これにより、第1切欠き22aの内面と第2切欠き23aの内面位置との間に生じる応力が一部に集中することを抑制できる。
また、図4の断面図に示されるように、第2誘電体層22に張り出し部22bを設けることで、接続パッド3a直下の切欠きにおいて、第2誘電体層22と第3誘電体層23とが階段状となっている。
上記のように、誘電体基板2は複数の誘電体層が積層されてなり、表層および内層に、少なくとも導体配線または導体層が配設された誘電体多層基板である。
誘電体基板2を構成する誘電体層の各層は、誘電体材料からなる。また、枠部材5も誘電体基板2の各層と同様に誘電体材料からなる。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
信号導体配線3および接地導体配線4および接地導体層8ならびに接地貫通導体7は、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料から成り、誘電体基板2の各誘電体層表面にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされてなるものでもよい。また、金属材料が所定の形状に加工されて作製され、誘電体層の表面に設けられためっき層などの金属層に、ろう材等の接合材を介して接合されていてもよい。各誘電体層との同時焼成が可能な金属材料に限らず、例えば鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金が所定の形状に加工され、誘電体層の表面に設けられためっき層に、ろう材で接合されたものも使用できる。
誘電体基板2および枠部材5が、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を1300〜1600℃の温度で焼成することによって、誘電体基板2および枠部材5を作製することができる。なお、セラミックグリーンシートは、必ずしも1つの誘電体層について1つのグリーンシートである必要はなく、1つの誘電体層について複数のグリーンシートを積層していてもよい。
また、誘電体基板2および枠部材5が酸化アルミニウム質焼結体からなる場合、各導体配線および導体層は、例えばタングステンを含んでなり、次のようにして作製することができる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストをセラミックグリーンシートの表面に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、他のセラミックグリーンシートを積層し、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、誘電体基板2および枠部材5を形成することができる。
リード端子6は、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金などの金属材料からなり、帯状または棒状部材である。リード端子6は、接続パッド3aおよび接続パッド4aに、銀−銅ろうやはんだ等のろう材、導電性樹脂などの接合材を介して接合される。
次に半導体素子パッケージ1を備える半導体装置100について説明する。図9は、半導体装置を示す断面図である。
半導体装置100は、上記の半導体素子パッケージ1と、第1誘電体層21の一方主面21aに搭載される半導体素子10,11と、を含む。半導体素子パッケージ1の枠部材5に取り囲まれる空間に半導体素子10,11が搭載され、半導体素子10,11と信号導体配線3および接地導体配線4とが、接続部材12によって電気的に接続される。なお、図9では、半導体素子11と信号導体配線3および接地導体配線4と接続する接続部材は省略しているが、例えば、半導体素子11は、半導体素子10と接続する信号導体配線3および接地導体配線4が設けられている辺とは、異なる辺に設けられている信号導体配線3および接地導体配線4と、接続部材12によって電気的に接続される。
本実施形態では、半導体素子パッケージ1に収納される半導体素子10,11は、CPU(中央演算処理装置)などの演算素子であってもよく、半導体メモリなどの記憶素子であってもよく、その他の高周波半導体素子であってもよい。
半導体素子10,11と信号導体配線3および接地導体配線4との接続は、電気信号が伝送できればどのような接続でもよく、接続部材12であるボンディングワイヤによる接続、フリップチップ接続、異方性導電フィルム(ACF)による接続などであってもよい。
半導体装置100は、さらに蓋部材を備えていてもよい。蓋部材は、枠部材5の上面にろう材などの接合材によって固定される。また、蓋部材を備えない場合は、封止樹脂によって半導体素子10,11を封止するようにしてもよい。
1 半導体素子パッケージ
2 誘電体基板
3 信号導体配線
3a 接続パッド
3b 他端部
3c 配線部分
4 接地導体配線
4a 接続パッド
4b 他端部
5 枠部材、または第4誘電体層
6 リード端子
7 接地貫通導体
8 接地導体層
10,11 半導体素子
12 接続部材
21 第1誘電体層
21a 第1面、または一方主面
21b 第2面、または他方主面
22 第2誘電体層
21a 第1切欠き
22b 張り出し部
23 第3誘電体層
23a 第2切欠き
100 半導体装置

Claims (6)

  1. 板状の第1誘電体層と、
    前記第1誘電体層の第1面に配設され、一端部に端子接続部を有する信号導体配線と、
    前記第1誘電体層の前記第1面に配設され、前記信号導体配線と所定幅の間隙を介して前記信号導体配線に沿って設けられる接地導体配線と、
    前記第1誘電体層の前記第1面に対向する第2面に積層され、平面視で前記端子接続部に対応する部分に第1切欠きを有している第2誘電体層と、
    前記第2誘電体層の前記第1誘電体層と反対側に積層され、平面視で前記第1切欠きと同じ部分に前記第1切欠きよりも大きく前記第1切欠きを取り囲むように配設されている第2切欠きを有する第3誘電体層と、
    前記第1誘電体層と前記第2誘電体層とを貫通し、前記接地導体配線と導通して接地電位に接続される接地貫通導体と、
    前記端子接続部に接続されたリード端子と、を含むことを特徴とする半導体素子パッケージ。
  2. 前記第1誘電体層の前記第1面に配設される、前記信号導体配線の前記端子接続部と前記信号導体配線の他端部との間の配線部分を覆う帯状部を有する第4誘電体層をさらに含むことを特徴とする請求項1記載の半導体素子パッケージ。
  3. 前記第2誘電体層と前記第3誘電体層との間に配設される、前記接地貫通導体と導通して接地電位に接続される接地導体層をさらに含むことを特徴とする請求項1または2記載の半導体素子パッケージ。
  4. 前記信号導体配線の前記端子接続部の配線幅が、前記信号導体配線の前記端子接続部を除く他の部分の配線幅よりも大きいことを特徴とする請求項1〜3のいずれか1つに記載の半導体素子パッケージ。
  5. 前記第2誘電体層は、平面視で前記端子接続部の一部と重なり、前記リード端子と離れて位置した張り出し部を有していることを特徴とする請求項1〜4のいずれか1つに記載の半導体素子パッケージ。
  6. 請求項1〜5のいずれか1つに記載の半導体素子パッケージと、
    前記第1誘電体層の前記第1面に搭載される半導体素子と、を含むことを特徴とする半導体装置。
JP2016034198A 2016-02-25 2016-02-25 半導体素子パッケージおよび半導体装置 Active JP6591912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016034198A JP6591912B2 (ja) 2016-02-25 2016-02-25 半導体素子パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034198A JP6591912B2 (ja) 2016-02-25 2016-02-25 半導体素子パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2017152560A JP2017152560A (ja) 2017-08-31
JP6591912B2 true JP6591912B2 (ja) 2019-10-16

Family

ID=59739126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034198A Active JP6591912B2 (ja) 2016-02-25 2016-02-25 半導体素子パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6591912B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021120985A (ja) * 2020-01-30 2021-08-19 京セラ株式会社 配線基体および電子装置
JP7438781B2 (ja) * 2020-02-17 2024-02-27 日本特殊陶業株式会社 配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454144B2 (ja) * 2000-12-22 2010-04-21 京セラ株式会社 高周波回路用パッケージ
JP3771853B2 (ja) * 2002-02-22 2006-04-26 京セラ株式会社 入出力端子および半導体素子収納用パッケージ
JP4817924B2 (ja) * 2006-03-29 2011-11-16 株式会社東芝 半導体パッケージ
JP2007235149A (ja) * 2007-04-02 2007-09-13 Hitachi Ltd 半導体装置および電子装置
JP2009158511A (ja) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2017152560A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP6397127B2 (ja) 半導体素子パッケージ、半導体装置および実装構造体
WO2016080333A1 (ja) モジュール
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP2021036592A (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP5956465B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6591912B2 (ja) 半導体素子パッケージおよび半導体装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JPWO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6680521B2 (ja) 電子装置
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP6673764B2 (ja) 半導体素子実装用基板および半導体装置
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
WO2023054419A1 (ja) 半導体素子実装用基板及び半導体装置
JP5257763B2 (ja) 多層回路基板
JP2021082731A (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP2003069315A (ja) 積層型方向性結合器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190919

R150 Certificate of patent or registration of utility model

Ref document number: 6591912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150