JP5956465B2 - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP5956465B2
JP5956465B2 JP2013550330A JP2013550330A JP5956465B2 JP 5956465 B2 JP5956465 B2 JP 5956465B2 JP 2013550330 A JP2013550330 A JP 2013550330A JP 2013550330 A JP2013550330 A JP 2013550330A JP 5956465 B2 JP5956465 B2 JP 5956465B2
Authority
JP
Japan
Prior art keywords
wiring conductor
electronic component
dielectric
substrate
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013550330A
Other languages
English (en)
Other versions
JPWO2013094684A1 (ja
Inventor
真広 辻野
真広 辻野
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013550330A priority Critical patent/JP5956465B2/ja
Publication of JPWO2013094684A1 publication Critical patent/JPWO2013094684A1/ja
Application granted granted Critical
Publication of JP5956465B2 publication Critical patent/JP5956465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子等の電子部品が収納される電子部品収納用パッケージおよび電子装置に関する。このような電子装置は各種電子機器に用いられる。
電子部品を収納する電子部品収納用パッケージ(以下、単にパッケージともいう)として、例えば、誘電体基板の上面に、複数の信号線が放射状に形成されているパッケージがある。信号線は、誘電体基板に載置される電子部品に複数のボンディングパッドを介して接続されている。
特開平9−275145号公報
しかしながら、複数の信号線は放射状に配線されているので、中央に配置された信号線の長さと外側に配置された信号線の長さとが異なってしまう。近年、電子部品の高集積化および高周波数化が進められている。信号線の数が多くなると、それぞれの信号線の長さの違いが大きくなってしまう。そして、信号線の長さの違いによって、それぞれの信号線を伝わる信号に位相差が生じてしまう。
本発明は、上記の課題に鑑みてなされたものであり、信号の伝送距離が異なる複数の配線導体を備えた場合であっても、信号の位相差が大きくならない電子部品収納用パッケージを提供することを目的とする。
本発明の一つの態様に基づく電子部品収納用パッケージは、誘電体からなる誘電体領域および上面に電子部品が載置される載置領域を有する基板と、誘電体から成り、前記誘電体領域および前記載置領域を囲む枠体とから成る容器本体を有する。前記基板には、前記枠体直下から前記誘電体領域に配置された、前記電子部品に信号を入出力する第1の配線導体およびこの第1の配線導体よりも信号伝送距離の長い第2の配線導体が形成されている。そして、前記枠体と一体に形成され、前記枠体から突出した、突出部を備えており、この突出部は、少なくとも前記第1の配線導体の一部を覆っている。
上記態様の電子部品収納用パッケージにおいて、第1の配線導体は、信号の伝送距離が相対的に第2の配線導体よりも短い。そして、第1の配線導体の少なくとも一部が、突出部に覆われている。誘電体からなる突出部に覆われている部分では、覆われていない部分と比較して、信号の伝播速度が遅くなる。そのため、第1の配線導体の突出部に覆われている部分で、信号伝送に要する時間が増加する。結果として、第1の配線導体と第2の配線導体とを伝送する信号の伝送時間の違いを小さくすることができ、信号の位相差を小さくできる。
第1の実施形態の電子部品収納用パッケージおよびこれを備えた電子装置の分解斜視図である。 図1に示す電子部品収納用パッケージの斜視図である。 図2に示す電子部品収納用パッケージの平面図である。 図3に示す電子部品収納用パッケージのA部拡大平面図である。 図2に示す電子部品収納用パッケージのX−X断面図である。 図2に示す電子部品収納用パッケージのY−Y断面図である。 図3に示す電子部品収納用パッケージの変形例を示す平面図である。 図6に示す電子部品収納用パッケージのX−X断面図である。 図6に示す電子部品収納用パッケージのY−Y断面図である。 第2の実施形態の電子部品収納用パッケージの平面図である。 図8に示す電子部品収納用パッケージのX−X断面図である。 図8に示す電子部品収納用パッケージのY−Y断面図である。
以下、本発明の各実施形態の電子部品収納用パッケージ1(以下、単にパッケージ1ともいう)およびこれを備えた電子装置101について、図面を用いて詳細に説明する。但し、以下で参照する各図は、本発明を説明するために実際より簡略化して示したものである。従って、本発明に係るパッケージおよび電子装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図の縮尺は実際のものとは異なる。
図1〜図5Bに第1の実施形態のパッケージを示す。第1の実施形態のパッケージ1は、基板3と枠体5とから成る容器本体を備えている。基板3は、誘電体からなる誘電体領域3aと、これに隣り合う電子部品の載置領域3bとを有する。載置領域3bには、上面に電子部品103が載置される。この基板3の上面の周囲には枠体5が立設される。枠体5は誘電体領域3aおよび載置領域3bを取り囲んでいる。また、基板3は、誘電体領域3aに配線導体7および接地導体9を備えている。さらに、第1の実施形態の電子装置101は、上記のパッケージ1と、基板3の載置領域3bに載置された電子部品103と、枠体5の上面に接合された蓋体105とを備えている。
本実施形態における基板3は、四角板形状の誘電体によって構成されている。そのため、本実施形態の基板3においては、基板3の全体が誘電体領域3aである。また、誘電体領域3aのうち、電子部品103が載置される領域が載置領域3bである。すなわち、載置領域3bは誘電体領域3aの一部となっている。
載置領域3bとは、基板3を平面視した場合に電子部品103と重なり合う領域を意味する。基板3は、例えば、縦および横がそれぞれ5mm〜50mmの長方形状である。また、基板3の厚みは、例えば、0.3mm〜3mmである。
本実施形態においては載置領域3bが基板3の上面の中央部に形成されている。載置領域3bとは、電子部品103が載置される領域を意味する。したがって、例えば、基板3の上面の端部に載置領域3bが形成されていても何ら問題ない。また、本実施形態の基板3は1つの載置領域3bを有しているが、基板3が複数の載置領域3bを有し、それぞれの載置領域3bに電子部品103が載置されていてもよい。
基板3の上面に載置される電子部品103としては、例えば、光半導体素子、IC(Integrated Circuit)素子およびコンデンサのような電子部品が挙げられる。光半導体素子としては、例えば、LD(Laser Diode)素子に代表される発光素子、あるいは、PD(Photodiode)素子に代表される受光素子が挙げられる。
電子部品103と配線導体7とは、例えばボンディングワイヤ11を介して電気的に接続される。このボンディングワイヤ11および配線導体7を介して、外部の配線回路(不図示)と電子部品103との間で信号が送受される。載置領域3bは誘電体の上に設けられているので、電子部品103は基板3によって絶縁されている。なお、基板3が金属等から成り、電子部品103が載置される部分に高い絶縁性が求められる場合には、基板3上に絶縁性の載置基板13を配置して、この載置基板13の上に電子部品103を載置してもよい。
誘電体領域3aを構成する誘電体としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料を用いることができる。上記の誘電体材料を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって混合体を作製する。この混合体をシート状に成形することによって複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することによって積層体を作製する。積層体を約1600℃の温度で一体焼成することによって基板3が作製される。
基板3としては、上記のような複数のシートが積層された構成に限られない。1つのシートによって基板3が構成されていてもよい。また、基板3として、上面に誘電体領域3aを有する構成であればよい。例えば、金属部材の上面の一部に誘電体を載置した構成のように、基板3が誘電体と金属部材とを組み合わせた構成であってもよい。特に、基板3に対して高い放熱性が求められる場合には、基板3が金属部材と組み合わされた構成であることが好ましい。金属部材は高い熱伝導性を有しているものが多いからである。
具体的には、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属材料、あるいはこれらの金属からなる合金またはこれらを複合した材料を金属部材として用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基板3を構成する金属部材を作製することができる。
本実施形態のパッケージ1は、誘電体領域3aおよび載置領域3bを囲むように基板3の上面に枠体5を備えている。枠体5は、上下2つの部分に区分できる。下方に配置され、基板3の上面に接する第1の部分5a、および第1の部分5aの上に配置される第2の部分5cで枠体5が構成される。第1の部分5aは、平面視において四角形の枠形状であって、内周面の一部に誘電体領域3a上に突出する突出部5bを有している。第1の部分5aは、銀ロウのような接合部材(不図示)を介して基板3に接合されている。基板3および第1の部分5aが誘電体からなる場合は、第1の部分5aが基板3の上面に積層されて一体焼成されたものでもよい。
第2の部分5cは、第1の部分5aのような突出部5bが形成されていない。第2の部分5cを平面視した場合に外周部が第1の部分5aと重なり合うように、内周面および外周面がそれぞれ四角形の枠形状をしている。なお、図1,2においては視覚的な理解を容易にする観点から、第1の部分5aと第2の部分5cとが別々の部材のように示されているが、これに限られるものではない。
例えば、第1の部分5aと第2の部分5cとが、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体のようなセラミック材料からなり、一体焼成によって形成されていてもよい。枠体5によってパッケージ1の剛性が向上するので、電子装置101が外部実装基板(不図示)に実装される際に加わる力によって、パッケージ1が変形し難くなる。これによって、例えば光ファイバを介して光信号の入出力を行なう電子装置101の場合に、パッケージ1の変形によって、光ファイバの取り付け位置と電子部品103との位置関係がずれて光信号の出力低下を来すことがないようにすることができる。
また、第2の部分5cは金属材料で形成してもよい。第2の部分5cが金属材料からなる場合には、例えば銀ロウのような接合部材(不図示)を介して第1の部分5aと接合して用いる。第2の部分5cが金属材料の場合には、放熱性が向上し、電子部品103の冷却に有利である。また、第2の部分5cは、パッケージ1の低背化を目的として用いない場合もある。
枠体5は、例えば平面視した場合の縦横がそれぞれ5〜50mm、外周と内周との間の幅、すなわち枠体5の厚みは0.5〜2mm、高さは3〜30mm程度である。
枠体5には、突出部5bを除いて、基板3と同様に、絶縁性部材あるいは金属部材を用いることができる。絶縁性部材には、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材を用いることができる。また、金属部材には、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金またはこれらを複合した部材を用いることができる。
また、本実施形態における突出部5bは、誘電体によって構成されている。突出部5bを構成する誘電体としては、基板3と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料を用いることができる。
基板3上面における誘電体領域3aには、高周波信号が流れる複数の配線導体7および接地導体9が形成されている。配線導体7は、第1の配線導体7aと、この第1の配線導体7aよりも距離が長い第2の配線導体7bとがある。第1の配線導体7aは、第2の配線導体7bよりも両端の距離が近い所に配線されているので、第2の配線導体7bよりも長さが短い。また、第2の配線導体7bは、誘電体領域3aから枠体5に向かうにつれて第1の配線導体7aとの間隔が広がるとともに、折れ曲がり部分を有する形状に形成されている。そのため、第2の配線導体7bは第1の配線導体7aよりも信号伝送距離が長くなる。
なお、これらの配線導体7のそれぞれを間に挟むように、誘電体領域3aには接地導体9が配設されている。この配線導体7の両側に配置される接地導体9と配線導体7とによってコプレーナ線路が形成され、配線導体7に高周波信号が良好に伝送される。
各配線導体7の一方の端部は、電子部品103の電極に例えばボンディングワイヤ11を介して電気的に接続される。枠体5を構成する4つの側壁のうちの一側壁に複数の配線導体7を引き出す場合、電子部品103の幅が一側壁の幅より小さいことから、配線導体7は電子部品103から放射状に引き出される。そのため、これらの配線導体7の長さに違いが生じる。中央に配置される配線導体7aは最短距離で引き出されるのに対し、外側の配線導体7bの経路が長くなる。このように、配線導体7の長さが互いに異なり、配線導体7の信号伝送距離に差がある場合は、それぞれの信号間に位相差が生じる可能性がある。
本実施形態のパッケージ1においては、突出部5bが少なくとも第1の配線導体7aの一部を覆うように配置されている。図1,図3,図5Aから分かるように、枠体5直下から誘電体領域3aの途中まで突出部5bが第1の配線導体7aを覆っている。これによって、第1の配線導体7aの一部が基板3および突出部5bに挟まれている構成となっている。一方、第2の配線導体7bは突出部5bに覆われていない。第1の配線導体7が突出部5bに覆われている部分では、覆われていない部分と比較して周囲の誘電率が高くなるため、高周波信号の伝播速度が低下する。
したがって、第2の配線導体7bの信号伝送距離が第1の配線導体7aの信号伝送距離よりも長い状態であっても、第1の配線導体7aにおける信号伝送に要する時間と第2の配線導体7bにおける信号伝送に要する時間との差を小さくすることができる、つまり、第1の配線導体7aおよび第2の配線導体7bから外部の配線回路に信号を取り出す際に、これらの配線導体7における高周波信号の位相差を小さくできる。
配線導体7の引き回しパターンを調整することによって配線導体7における信号の位相差を小さくする場合に比べて、引き回しを行なうスペースを必要としない。そのため、配線導体7の引き回しの自由度を高めることができる。
突出部5bの厚さ(高さ)は、高周波信号の波長に比べて十分厚いものとし、突出部5bの誘電率による効果を十分得られるようにする。例えば、厚さは枠体5aの高さと同じとしてもよい。また、突出部5bは、誘電体領域3aから枠体5に向かうにつれて幅が広くなるように形成してもよい。この場合には、突出部5bの側面と枠体5の内周面との間が鈍角になり、クラックや割れが生じにくくなる。また、突出部5bに覆われている部分で配線導体7を屈曲させて引き回し、配線導体7の信号伝送距離を長くする方法を組み合わせてもよい。
突出部5bの突出長さは、第1の配線導体7aおよび第2の配線導体7bの信号伝送距離の差に応じて決めればよい。例えば、誘電体領域3aに誘電率が9.4である酸化アルミニウム質焼結体を用い、突出部5bに同様に誘電率が9.4である酸化アルミニウム質焼結体を用いた場合には、突出部5bに覆われている部分での信号伝送の速度V1は、約9.8×10m/sとなり、突出部5bに覆われていない部分での信号伝送の速度V2が約1.3×10m/sとなる。
例えば、図1〜5に示すパッケージ1においては突出部5bの突出長さは3mmである。第1の配線導体7aの信号伝送距離L1が5.8mmであり、第2の配線導体7bの信号伝送距離L2が6.8mmであるとき、第1の配線導体7aにおいて、突出部5bが覆っている部分の長さL11が3mmであり、突出部15bが当接していない部分の長さL12が2.8mmである。
従って、枠体5が突出部15bを有していない場合には、第1の配線導体7aと第2の配線導体7bとの間で信号伝送に約7.7×10−12秒の差(L2/V2−L1/V2)が生じる。しかしながら、上記構成のパッケージ1においては、第1の配線導体7aと第2の配線導体7bとの間での信号伝送の差(L2/V2−(L11/V1+L12/V2))が約1.5×10−13秒となる。したがって、第1の配線導体7aおよび第2の配線導体7bを伝送する信号伝送の時間差を、突出部15bが無い場合の7.7×10−12秒の時間差に対して1/50程度に抑えることができる。
図1〜図5に示すパッケージ1においては、突出部5bが、第1の配線導体7aの一部を覆い、第2の配線導体7bは覆わない構成を示したが、例えば、図6,図7A,図7Bに示すように、突出部5bが、第1の配線導体7aおよび第2の配線導体7bのそれぞれ一部を覆い、覆われる長さを異ならせる構成としても良い。
図6,図7A,図7Bに示すパッケージ1においては、第1の配線導体7aの一部が突出部5bに覆われる長さが第2の配線導体7bの一部が突出部5bに覆われる長さよりも長い。これによって、第1の配線導体7aの実質的な信号伝送距離を長くすることができる。なお、図7(a)は、突出部5bが第1の配線導体7aを覆っている部分の断面X−Xを示し、図7(b)は第2の配線導体7bを突出部5bが覆っている部分の断面Y−Yを示す。
図3に示すパッケージ1および図6に示すパッケージ1のように、互いに長さの異なる第1の配線導体7aおよび第2の配線導体7bを覆う突出部15bの長さを異ならせることによって、信号の伝送時間を調整することができる。なお、配線導体7の種類はこれら図1,図6に示されるものに限られるものではない。異なる長さを有する配線導体7の種類がさらに増えても、同様に突出部5bで覆う長さを調整して行なえばよい。
配線導体7および接地導体9としては、信号の伝送ロスを少なくするため、導電性の良好な部材を用いることが好ましい。具体的には、例えば、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を用いることができる。
本実施形態のパッケージ1において、配線導体7は、基板3の上面および下面を貫通する貫通孔に設けられたビア導体19に接続されており、このビア導体19を介して基板3の下面側に引き出されている。ビア導体19の下端はリード端子21に接続されており、リード端子21は外部の配線回路に接続される。これにより、電子部品103は、配線導体7、ビア導体19およびリード端子21などを介して外部の配線回路との間で信号の入出力を行なう。
なお、ビア導体19およびリード端子21には、導電性の良好な金属が用いられる。また、本実施形態のパッケージ1はビア導体19およびリード端子21による接続方法を有するが、これは一例であり、これに限るものではない。
本実施形態のパッケージ1を用いた電子装置101は、枠体5と接合された蓋体105とを備えている。蓋体105は、パッケージ1内部に収容される電子部品103等を封止するように設けられている。蓋体105は、枠体5の上面に接合されている。このように電子部品103を封止することによって、長期間のパッケージ1の使用による電子部品103を保護することができる。
蓋体105としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの合金を用いることができる。また、枠体5と蓋体105は、例えば、金−錫ロウを用いて接合してもよい。
また、枠体5と蓋体105とは直接に接合されていてもよいが、例えば、平面視した場合に枠体5と重なり合うようなリング形状である金属部材、いわゆるシールリングを間に挟んで接合されていてもよい。第2の部分5cが金属である場合に、この第2の部分5cをシールリングとして用いることができる。
なお、上記第1の実施形態のパッケージ1においては、枠体5が突出部5bを有し、突出部5bが第1の配線導体7aの一部を覆っている例を示した。しかし、枠体5に突出部5bを一体に形成せず、突出部5bの代わりに別体の誘電体部材を用いてもよい。そして、この誘電体部材を、第1の配線導体7aの一部を挟んで基板3の誘電体領域3aに接合してもよい。突出部5bと同じ形状の誘電体部材を用いることによって、突出部5bを用いたのと同様に配線導体7を流れる信号の位相差を合わせることができる。
図8は、突出部5bの代わりに誘電体部材6を用いた例を示す。誘電体部材6と枠体5とは別部材で構成されている。この場合、枠体5の第1の部分5aと誘電体部材6とに異なる材質を用いることが容易である。例えば、誘電体部材6は酸化アルミニウム質焼結体とし、第1の部分5aは金属製とすることもできる。
なお、誘電体部材は枠体5の内周面に接するように設置するのが好ましい。誘電体部材と枠体5との間に空隙を設けると、空隙部分でインピーダンスが変わるために高周波信号の伝送損失が生じる場合がある。
以上、各実施形態の電子部品収納用パッケージおよびこれを用いた電子装置について説明した。ただし、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施形態の組合せを施すことは何等差し支えない。
1:電子部品収納用パッケージ(パッケージ)
3:基板
3a:誘電体領域
3b:載置領域
5:枠体
5a:第1の部分
5b:突出部
5c:第2の部分
6:誘電体部材
7・・・配線導体
7a・・・第1の配線導体
7b・・・第2の配線導体
9・・・接地導体
11・・・ボンディングワイヤ
13・・・載置基板
19・・・ビア導体
21・・・リード端子
101・・・電子装置
103・・・電子部品
105・・・蓋体

Claims (3)

  1. 誘電体から成る誘電体領域および上面に電子部品が載置される載置領域を有する基板部と、誘電体から成り、前記誘電体領域および前記載置領域を囲む枠体とから成る容器本体と、
    前記枠体直下から前記誘電体領域に配置された、前記電子部品に信号を入出力する第1の配線導体および該第1の配線導体よりも信号伝送距離の長い第2の配線導体と、
    前記枠体と一体に形成され、前記枠体から突出した、少なくとも前記第1の配線導体の一部を覆う突出部とを備えていることを特徴とする電子部品収納用パッケージ。
  2. 前記突出部が、前記第1の配線導体の一部および前記第2の配線導体の一部をそれぞれ覆っており、前記第1の配線導体が覆われている部分の信号伝送距離が、前記第2の配線導体が覆われている部分の信号伝送距離よりも長いことを特徴とする請求項1記載の電子部品収納用パッケージ。
  3. 請求項1または2記載の電子部品収納用パッケージと、
    該電子部品収納用パッケージの前記載置領域に載置されて前記第1の配線導体および前記第2の配線導体に接続された電子部品とを備えた電子装置。
JP2013550330A 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置 Active JP5956465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013550330A JP5956465B2 (ja) 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011277987 2011-12-20
JP2011277987 2011-12-20
JP2013550330A JP5956465B2 (ja) 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置
PCT/JP2012/083064 WO2013094684A1 (ja) 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JPWO2013094684A1 JPWO2013094684A1 (ja) 2015-04-27
JP5956465B2 true JP5956465B2 (ja) 2016-07-27

Family

ID=48668564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013550330A Active JP5956465B2 (ja) 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置

Country Status (4)

Country Link
US (1) US9386687B2 (ja)
JP (1) JP5956465B2 (ja)
CN (1) CN103999209B (ja)
WO (1) WO2013094684A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426539B2 (ja) * 2015-06-19 2018-11-21 株式会社フジクラ 光学装置、及び光学装置の製造方法
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
WO2019097564A1 (ja) * 2017-11-14 2019-05-23 日本碍子株式会社 パッケージおよび半導体装置
JP7119119B2 (ja) * 2018-11-30 2022-08-16 京セラ株式会社 配線基板、電子部品搭載用パッケージおよび電子装置
CN112216615B (zh) * 2019-07-09 2023-09-22 澜起科技股份有限公司 可调信号传输时间的基板封装方法及其结构
CN117203756A (zh) * 2021-04-27 2023-12-08 京瓷株式会社 电子部件安装用封装体及电子装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035046A (en) * 1976-01-15 1977-07-12 Amp Incorporated Miniature electrical connector for parallel panel members
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US5253010A (en) * 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
US5122861A (en) * 1988-11-25 1992-06-16 Fuji Photo Film Co., Ltd. Solid state image pickup device having particular package structure
US5072284A (en) * 1988-11-25 1991-12-10 Fuji Photo Film Co., Ltd. Solid state image pickup device
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ic用窒化アルミニウムパッケージ
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
US5375040A (en) * 1992-09-29 1994-12-20 Eldec Corporation Modular electronic circuit housing and wiring board
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
JPH09275145A (ja) 1996-04-02 1997-10-21 Hitachi Ltd 半導体装置
JPH10104101A (ja) * 1996-10-02 1998-04-24 Mitsubishi Electric Corp 半導体圧力センサ
JP3618046B2 (ja) 1998-04-27 2005-02-09 京セラ株式会社 高周波回路用パッケージ
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2002111324A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
TWI292628B (en) * 2001-03-29 2008-01-11 Furukawa Electric Co Ltd Optical fiber module lead frame and optical fiber module
JP4009169B2 (ja) 2002-08-13 2007-11-14 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
US7147495B2 (en) * 2004-12-31 2006-12-12 Hon Hai Precision Ind. Co., Ltd. Electrical card connector
JP2011066268A (ja) * 2009-09-18 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 電気回路
JP2011130395A (ja) 2009-12-21 2011-06-30 Nec Corp 信号合成分配回路、電力増幅器および信号合成分配回路の製造方法
JP5074553B2 (ja) 2010-05-14 2012-11-14 日本電信電話株式会社 高周波パッケージ
JP5029727B2 (ja) * 2010-06-01 2012-09-19 オムロン株式会社 半導体装置及びマイクロフォン
JP4947191B2 (ja) * 2010-06-01 2012-06-06 オムロン株式会社 マイクロフォン

Also Published As

Publication number Publication date
CN103999209B (zh) 2016-11-16
US9386687B2 (en) 2016-07-05
US20140345929A1 (en) 2014-11-27
WO2013094684A1 (ja) 2013-06-27
JPWO2013094684A1 (ja) 2015-04-27
CN103999209A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5956465B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP5981660B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6015508B2 (ja) 高周波モジュール
JP4823155B2 (ja) 電子部品収納用パッケージならびに電子装置および光半導体装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JPWO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
JP2009010149A (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP7350902B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP6591912B2 (ja) 半導体素子パッケージおよび半導体装置
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP6744103B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160616

R150 Certificate of patent or registration of utility model

Ref document number: 5956465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150