JP2011066268A - 電気回路 - Google Patents

Abstract

【課題】物理長の異なる複数の伝送線路において、電気長を等しくする。
【解決手段】半導体基板１上の薄膜絶縁体上に形成された物理長の異なる複数の伝送線路Ａ、Ｂのうち、物理長の長いほうの伝送線路において、伝送線路を構成する信号線メタルと半導体基板１との間に低誘電率絶縁膜３を挟むことによって信号伝搬速度を速くした領域を設け、この低誘電率絶縁膜３を挟んだ領域の長さを伝送線路Ａの物理長に応じて調整することによって、すべての伝送線路の電気長を等しくする。
【選択図】図１

Description

本発明は電気回路に関し、複数の高速な電気信号を伝搬させる伝送線路を有する電気回路に関する。

近年の光伝送システムの高速化に伴い、ＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）やＰＭ−ＱＳＰＫ（Polarization Multiplexing − Quadrature Phase Shift Keying）、ＱＡＭ（Quadrature amplitude modulation）などの多値変調方式の研究開発が盛んになっている。これらの光信号を電気信号に変換する際には、光遅延干渉器や９０度光ハイブリッドなどにより復調した複数の光信号を電気信号に変換する受光素子アレイが必要となる。

受光素子アレイは、２つ以上の受光素子（すなわち複数の受光素子）からなり、主として入力光信号を光学的に結合する際に最も適した位置及び間隔となるように受光素子が配置される。一方、電気信号を取り出す信号線電極は、主として出力電気信号を電気的に配線する際に最も適した位置及び間隔となるよう配置される。そのため、受光素子の配置間隔と信号線電極の配置間隔とは異なる場合が多い。

また、複数の入力光信号が受光素子に入射するタイミングは揃っているのが普通であるが、複数の電気信号が信号線電極からそれぞれ出力されるタイミングも揃っていることが求められる。特に、２本の伝送線路をペアにした差動伝送線路として用いる場合、タイミングの差は差動電気信号の波形劣化につながるため、出力電気信号のタイミングを極力揃えることが求められる。

差動伝送線路の物理長を等しくする方法として、特許文献１に記載された方法が良く用いられる。この特許文献１に記載された方法は、２本の伝送線路を互いに並行して形成する方法である。この場合、互いの伝送線路の電気長も等しくなるため、いわゆる等長化配線を実現することができる。

図５に、等長化配線を行った４アレイ受光素子の例を示す。４アレイ受光素子は、半導体基板１と、その半導体基板１に設けられた４つの受光素子２−１〜２−４と、これら受光素子２−１〜２−４に対応して設けられた４つの信号線電極４−１〜４−４と、受光素子２−１〜２−４と信号線電極４−１〜４−４とについて、対応するもの同士を電気的に接続する４本の伝送線路Ｃ１、Ｃ２とを備えている。なお、伝送線路Ｃ１、Ｃ２と半導体基板１との間には、低誘電率絶縁膜が設けられている（図示せず）。

同図を参照すると、この例では、伝送線路Ｃ１、Ｃ２の長さを短くすることができる。しかし、その代わりに本例では、特に伝送線路Ｃ２の曲げ角度が鋭くなる場合がある。

また、図６に、等長化配線を行った４アレイ受光素子の別の例を示す。この例では、図５の場合よりも伝送線路Ｃ１、Ｃ２の曲げ角度は緩やかである。しかし、その代わりに本例では、伝送線路Ｃ１、Ｃ２の長さが図５の場合よりも長くなる。

特許第３４７００２０号公報

上述した従来の技術を用いて複数本の伝送線路を等長化する場合、伝送線路を短くしようとすると、上述した図５の場合のように、伝送線路の曲げ角度を鋭くしなければならない。伝送線路の曲げ角度を鋭くすると、その曲げ部分で電気信号の伝搬特性が劣化してしまう、という課題があった。

また、伝送線路の曲げ角度を緩やかにしようとすると、上述した図５の場合のように、伝送線路を長くしなければならない。伝送線路を長くすると、伝搬損失が増加して電気信号の伝搬特性が劣化するという課題があった。加えて、伝送線路を長くすることにより、伝送線路を形成するための領域を広く確保しなければならない、という課題があった。

本発明は上述した課題を解決するためになされたものであり、その目的は電気信号の伝搬特性を劣化させずに、複数本の伝送線路の等長化を実現することのできる電気回路を提供することである。

上述した課題を解決するため、本発明による電気回路は、複数の信号線入力電極と、複数の信号線出力電極と、前記複数の信号線入力電極と前記複数の信号線出力電極とについて対応するもの同士を接続する複数の伝送線路とが基板に形成されてなる電気回路であって、前記伝送線路の長さに応じた長さを有する所定誘電率の誘電体層を該伝送線路に設けたことを特徴とする。この構成によれば、低誘電率の絶縁層を、伝送線路の長さに応じて設けることにより、物理的な配線長にかかわらず、複数の伝送線路の電気的な配線長を同一にすることができる。

前記複数の信号線入力電極の代わりに複数の受光素子を備え、複数の伝送線路は前記複数の受光素子と前記複数の信号線出力電極とについて対応するもの同士を接続し、対応する受光素子からの信号を対応する信号線出力電極に導出するようにしてもよい。この構成によれば、電気回路が複数の受光素子を含む場合であっても、複数本の伝送線路の等長化を実現することができる。

また、前記誘電体層は、前記複数の伝送線路それぞれに対して設け、前記複数の伝送線路それぞれの長さに応じた長さを有していてもよい。この構成によれば、低誘電率の絶縁層を、各伝送線路の長さに応じて設けることにより、物理的な配線長にかかわらず、複数の伝送線路の電気的な配線長を同一にすることができる。

ここで、前記誘電体層の誘電率を、前記基板の誘電率よりも低くすることで、物理的に異なる配線長の伝送線路の信号伝搬速度を調整することができ、複数の伝送線路の電気的な配線長を同一にすることができる。

また、前記所定誘電率の誘電体層が前記伝送線路に沿って設けられることにより、その伝送線路と共に前記信号の伝送線路が形成され、前記誘電体層の長さは他の伝送線路に対して設けられている誘電体層の長さと異なるようにしてもよい。この構成によれば、複数の伝送線路について、所望の特性および電気長を実現することができる。

さらに、前記所定誘電率の誘電体層を、基板と前記伝送線路との間に設けてもよい。この構成によれば、伝送線路についてマイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を実現することができ、その部分の信号伝搬速度を高め、電気的な配線長を他の伝送線路と同一にでき、所望の特性を得ることができる。

要するに本発明は、複数本の伝送線路を等長化する際に用いて好適な技術であり、異なる誘電率を持つ２つ以上の誘電体を用いた伝送線路を形成することによって、物理長の異なる複数本の伝送線路において等しい電気長を実現することができる。例えば、半導体集積回路の場合、半導体基板上の薄膜絶縁体上、または誘電体基板上に形成された物理長の異なる複数の伝送線路のうち、物理長の長いほうの伝送線路において、信号線導体と薄膜絶縁体または誘電体基板との間に低誘電率絶縁膜を挟むことによって信号伝搬速度を速くした領域を設けている。そして、この低誘電率絶縁膜を挟んだ領域の長さを伝送線路の物理長に応じて調整することによって、すべての伝送線路の電気長を等しくすることができる。

本発明によれば、電気信号の伝搬特性が向上し、かつ伝送線路の占有面積が減少する、という効果がある。

本発明の第１の実施の形態である半導体集積回路の構成例を示す平面図である。 本発明の第１および第２の実施の形態である半導体集積回路の断面構成を示す図である。 本発明の第２の実施の形態である半導体集積回路の構成例を示す平面図である。 本発明の第３の実施の形態である電気回路の構成例を示す平面図である。 従来の伝送線路の構成例を示す平面図である。 従来の伝送線路の他の構成例を示す平面図である。

以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
（電気回路の構成例）
図１は、本発明の第１の実施の形態である半導体集積回路の構成例を示す平面図である。本実施形態の半導体集積回路は、４アレイ受光素子に適用したものである。同図を参照すると、本実施形態による半導体集積回路は、半導体基板１と、４つの受光素子２−１〜２−４と、これら受光素子それぞれに対応して設けられ対応する受光素子からの信号を導出するための４つの信号線電極４−１〜４−４と、これら受光素子および信号線電極について、対応するもの同士を接続する伝送線路Ａおよび伝送線路Ｂと、伝送線路Ａに沿って設けられその伝送線路Ａと共に信号の伝送線路を形成するための誘電体層である低誘電率絶縁膜３とを備えている。ここでは、受光素子２−１と信号線電極４−１、受光素子２−４と信号線電極４−４、がそれぞれ対応しており、伝送線路Ａによって接続されている。また、受光素子２−２と信号線電極４−２、受光素子２−３と信号線電極４−３、がそれぞれ対応しており、伝送線路Ｂによって接続されている。これにより、信号線電極４−１〜４−４は、対応する受光素子２−１〜２−４からの信号を出力するための電極として用いられる。

半導体基板１は、ＩｎＰやＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＡｓ、Ｇｅ、Ｓｉなど受光素子の作製に適した材料からなる。そして、その比誘電率は、例えばＩｎＰでは１２．４であり、比較的高い誘電率を持つ。

また、受光素子２−１〜２−４は、半導体基板１上に形成されている。これら受光素子２−１〜２−４は、半導体基板１上に形成可能な材料の中から使用波長に適したものを用いて形成する。例えば、１．５５μｍ帯用の受光素子であれば、ＩｎＰやＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＧａＡｌＡｓなどの材料を用いる。

また、低誘電率絶縁膜３は、例えば、ＢＣＢやＳｉＯＣ、ＳｉＯＦ、ＳｉＯ_２、ＳｉＮなどの半導体用層間絶縁膜材料として用いられる誘電体からなる。低誘電率絶縁膜３の比誘電率は、例えばＢＣＢでは２．７である。すなわち、低誘電率絶縁膜３は、半導体基板１よりも低い誘電率を持つ。

また、伝送線路Ａは、低誘電率絶縁膜３上に形成された伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を採用して形成されている。また伝送線路Ｂは、低誘電率絶縁膜３上ではなく、半導体基板１上に形成された伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構成を採用して形成されている。また、信号線電極は、半導体基板上に形成し、外部の信号線（図示せず）との接続部分として用いられる。

ここで、伝送線路Ａを低誘電率絶縁膜３上に形成することにより、伝送線路Ａの実効誘電率を伝送線路Ｂよりも低くすることができる。すると、伝送線路Ａの信号伝搬速度は伝送線路Ｂよりも速くなる。従って、伝送線路Ａの物理長を伝送線路Ｂよりも長くしつつ、伝送線路Ａの電気長が伝送線路Ｂの電気長と等しくなるよう設計することが可能になる。つまり、伝送線路Ａの電気長が伝送線路Ｂの電気長と等しくなるように、低誘電率絶縁膜３の長さが決定される。要するに、伝送線路Ａに対して誘電体層である低誘電率絶縁膜３が設けられており、所定誘電率の低誘電率絶縁膜３は伝送線路Ａの長さに応じた長さを有していることになる。

従って、各伝送線路の曲げ角度を緩やかに保ったまま伝送線路の長さが短くなるよう設計することが可能になり、急激な曲げによる伝搬特性の劣化を無くし、かつ伝搬損失を低減し、かつ伝送線路を形成するための領域を小さくすることが可能になる。
（電気回路の断面構成例）
図２は、本発明の第１の実施の形態における伝送線路Ａの部分、および、伝送線路Ｂの部分、を示す断面図である。ここでは例として、伝送線路Ａはグラウンデッドコプレーナ導波路の構造の場合、伝送線路Ｂはコプレーナ導波路の構造の場合を示している。また、半導体基板１上に用いる薄膜絶縁体材料による薄膜絶縁膜５には、ＳｉＯ_２やＳｉＮなどを用いることができる。

同図において、伝送線路Ａは低誘電率材料による低誘電率絶縁膜３上に形成されている。すなわち、半導体基板１上に、薄膜絶縁膜５、グラウンドメタルＧＭ２、低誘電率絶縁膜３が順に積層された構造になっており、伝送線路Ａを構成する導体である信号線メタルＭＡは低誘電率絶縁膜３上に設けられている。なお、低誘電率絶縁膜３上の、信号線メタルＭＡが設けられていない部分には、グラウンドメタルＧＭ１が形成されている。

また、伝送線路Ｂを構成する導体である信号線メタルＭＢは半導体基板１の上方に形成されている。半導体基板１上方の、信号線メタルＭＢが設けられていない部分には、グラウンドメタルＧＭ２が形成されている。

ここで、信号線メタルＭＢと半導体基板１との間には薄膜絶縁体材料による薄膜絶縁膜５が設けられている。この薄膜絶縁膜５の厚さは十分薄いため、伝送線路Ｂの実効誘電率は、高い誘電率を持つ半導体基板によって主に決定される。従って、伝送線路Ａの実効誘電率を、伝送線路Ｂの実効誘電率よりも低くすることができる。すると、伝送線路Ａの信号伝搬速度は、伝送線路Ｂの信号伝搬速度よりも速くなる。従って、伝送線路Ａの物理長を伝送線路Ｂよりも長くしつつ、伝送線路Ａの電気長が伝送線路Ｂと等しくなるように設計することが可能になる。
（電気回路の他の構成例）
図３は、本発明の第２の実施の形態である半導体集積回路の構成例を示す平面図である。本実施形態の半導体集積回路は、８アレイ受光素子に適用したものである。同図を参照すると、本実施形態による半導体集積回路は、半導体基板１と、８つの受光素子２−１〜２−８と、８つの信号線電極４−１〜４−８と、これら受光素子および信号線電極について、対応するもの同士を接続する伝送線路Ａ１〜Ａ３および伝送線路Ｂと、低誘電率絶縁膜３とを備えている。

ここでは、受光素子２−１と信号線電極４−１、受光素子２−８と信号線電極４−８、がそれぞれ対応しており、伝送線路Ａ１によって接続されている。また、受光素子２−２と信号線電極４−２、受光素子２−７と信号線電極４−７、がそれぞれ対応しており、伝送線路Ａ２によって接続されている。さらに、受光素子２−３と信号線電極４−３、受光素子２−６と信号線電極４−６、がそれぞれ対応しており、伝送線路Ａ３によって接続されている。なお、受光素子２−４と信号線電極４−４、受光素子２−５と信号線電極４−５、がそれぞれ対応しており、伝送線路Ｂによって接続されている。

ここで、伝送線路Ａ１、Ａ２、Ａ３は、一部が低誘電率絶縁膜３上に形成され、その他の部分が半導体基板１上に形成された伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を採用して形成されている。また、伝送線路Ｂは、半導体基板１上に形成した伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を採用して形成されている。半導体基板１と、受光素子２−１〜２−８と、低誘電率絶縁膜３、信号線電極４−〜４−８については、第１の実施の形態の場合と同じであるためその説明を省略する。

ここで、伝送線路Ａ１、Ａ２、Ａ３は、低誘電率材料による低誘電率絶縁膜３上に形成した部分と半導体基板１上に形成した部分との長さが異なる。伝送線路Ａ１は、伝送線路Ａ２、Ａ３よりも低誘電率材料上に形成された部分が長くなるようにする。またＡ２はＡ３よりも低誘電率材料上に形成された部分が長くなるようにする。これにより、物理長は伝送線路Ａ１、Ａ２、Ａ３、Ｂの順で長く、電気長は伝送線路Ａ１、Ａ２、Ａ３、Ｂのいずれもが等しくなるよう設計することが可能になる。

つまり、複数の伝送線路Ａ１、Ａ２、Ａ３それぞれの長さに応じた長さを有する所定誘電率の低誘電率絶縁膜３が複数の伝送線路Ａ１、Ａ２、Ａ３それぞれに対して設けられていることになる。

なお、本実施の形態における伝送線路Ａ１、Ａ２、Ａ３の断面構成は図２の伝送線路Ａと、伝送線路Ｂの断面構成は図２の伝送線路Ｂと、それぞれ同一であるためその説明を省略する。
（電気回路の他の構成例）
図４は、本発明の第３の実施の形態である電気回路の構成例を示す平面図である。本実施形態の電気回路は、８アレイ受光素子の出力信号を伝搬させる場合に適用したものである。同図を参照すると、本実施形態による電気回路は、セラミックス基板１０と、８つの信号線入力電極６−１〜６−８と、８つの信号線出力電極７−１〜７−８と、これら信号線入力電極６−１〜６−８および信号線出力電極７−１〜７−８について、対応するもの同士を接続する伝送線路Ａ１〜Ａ３および伝送線路Ｂと、低誘電率絶縁膜３を備えている。

また、８アレイ受光素子が形成されている半導体基板１は、８つの受光素子２−１〜２−８と、８つの信号線電極９−１〜９−８と、これら受光素子および信号線電極について、対応するもの同士を接続する８本の伝送線路Ｄとを備えている。本例では、８本の伝送線路Ｄの長さは等しいものとする。

また、信号線電極９―１〜９−８と信号線入力電極６−１〜６−８との対応する電極同士が、８本の配線８によって電気的に接続されている。本例では、８本の配線８の長さは等しいものとする。

ここで、伝送線路Ａ１、Ａ２、Ａ３は、一部が低誘電率絶縁膜３上に形成され、その他の部分がセラミックス基板１０上に形成された伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を採用して形成されている。また、伝送線路Ｂは、前記セラミックス基板１０上に形成した伝送線路であり、マイクロストリップ線路やコプレーナ導波路、グラウンデッドコプレーナ導波路、スロット線路などの構造を採用して形成されている。

ここで、伝送線路Ａ１、Ａ２、Ａ３は、低誘電率材料による低誘電率絶縁膜３上に形成した部分とセラミックス基板１０上に形成した部分との長さが異なる。伝送線路Ａ１は、伝送線路Ａ２、Ａ３よりも低誘電率材料上に形成された部分が長くなるようにする。またＡ２はＡ３よりも低誘電率材料上に形成された部分が長くなるようにする。これにより、物理長は伝送線路Ａ１、Ａ２、Ａ３、Ｂの順で長く、電気長は伝送線路Ａ１、Ａ２、Ａ３、Ｂのいずれもが等しくなるよう設計することが可能になる。

つまり、複数の伝送線路Ａ１、Ａ２、Ａ３それぞれの長さに応じた長さを有する所定誘電率の低誘電率絶縁膜３が複数の伝送線路Ａ１、Ａ２、Ａ３それぞれに対して設けられていることになる。

なお、本実施の形態における伝送線路Ａ１、Ａ２、Ａ３の断面構成は図２の伝送線路Ａの半導体基板１をセラミック基板５に置き換えたものと、伝送線路Ｂの断面構成は図２の伝送線路Ｂの半導体基板１をセラミック基板５に置き換えたものと、伝送線路Ｄの断面構成は図２の伝送線路Ｂと、それぞれ同一であるためその説明を省略する。
（変形例）
本発明に関しては、上述した第１および第２および第３の実施の形態に限らず、種々の変形例が考えられる。
（１）上述した第１および第２および第３の実施の形態において、半導体基板やセラミックス基板の上に薄膜絶縁体材料を形成する構造を用いて説明したが、絶縁体が不要であれば、薄膜絶縁体材料を使用しなくても良い。
（２）上記では、伝送線路Ａ（Ａ１〜Ａ３）と伝送線路Ｂとの実効誘電率を支配する主たる誘電体材料として低誘電率絶縁膜と半導体やセラミックスを用いたアレイ受光素子を実現する方法について説明したが、これに限定されず異なる実効誘電率を実現することが可能な材料を用いれば良い。例えば、ガラスエポキシやＰＴＦＥ（Polytetrafluoroethylene）、アルミナ、石英、サファイア、ポリイミド、液晶ポリマーなどを誘電体材料に用いたプリント基板上の伝送線路について、本発明を適用しても良い。
（３）低誘電率絶縁膜が２つ以上の層から構成されていても良い。
（４）上記は、全ての伝送線路の電気長を等しくする場合について説明したが、異なる電気長を実現するための方法として用いても良い。つまり、信号伝搬速度を調整したい伝送線路について本発明を適用し、低誘電率絶縁膜を設ければ、物理長にかかわらず、電気長を調整することができる。
（５）第２および第３の実施の形態において、８本の伝送線路を例にして説明したが、伝送線路の本数は８本より多くても良く、あるいは少なくても良い。

１ 半導体基板
２−１〜２−８ 受光素子
３ 低誘電率絶縁膜
４−１〜４−８ 信号線電極
５ 薄膜絶縁膜
６−１〜６−８ 信号線入力電極
７−１〜７−８ 信号線出力電極
８ 配線
９−１〜９−８ 信号線電極
１０ セラミックス基板
Ａ、Ａ１〜Ａ３、Ｂ、Ｃ１、Ｃ２、Ｄ 伝送線路
ＧＭ１、ＧＭ２ グラウンドメタル
ＭＡ、ＭＢ 信号線メタル

Claims (6)

1. 複数の信号線入力電極と、複数の信号線出力電極と、前記複数の信号線入力電極と前記複数の信号線出力電極とについて対応するもの同士を接続する複数の伝送線路とが基板に形成されてなる電気回路であって、前記伝送線路の長さに応じた長さを有する所定誘電率の誘電体層を該伝送線路に設けたことを特徴とする電気回路。
2. 前記複数の信号線入力電極の代わりに複数の受光素子を備え、複数の伝送線路は前記複数の受光素子と前記複数の信号線出力電極とについて対応するもの同士を接続し、対応する受光素子からの信号を対応する信号線出力電極に導出するようにしたことを特徴とする電気回路。
3. 前記誘電体層は、前記複数の伝送線路それぞれに対して設けられ、前記複数の伝送線路それぞれの長さに応じた長さを有することを特徴とする請求項１または請求項２に記載の電気回路。
4. 前記誘電体層の誘電率は、前記基板の誘電率よりも低いことを特徴とする請求項１から請求項３までのいずれか１項に記載の電気回路。
5. 前記所定誘電率の誘電体層が前記伝送線路に沿って設けられることにより、その伝送線路と共に前記信号の伝送線路が形成され、前記誘電体層の長さは他の伝送線路に対して設けられている誘電体層の長さと異なることを特徴とする請求項１から請求項４までのいずれか１項に記載の電気回路。
6. 前記所定誘電率の誘電体層を、前記基板と前記伝送線路との間に設けたことを特徴とする請求項１から請求項５までのいずれか１項に記載の電気回路。

Images