JP2017207588A - 半導体光変調素子 - Google Patents

半導体光変調素子 Download PDF

Info

Publication number
JP2017207588A
JP2017207588A JP2016099008A JP2016099008A JP2017207588A JP 2017207588 A JP2017207588 A JP 2017207588A JP 2016099008 A JP2016099008 A JP 2016099008A JP 2016099008 A JP2016099008 A JP 2016099008A JP 2017207588 A JP2017207588 A JP 2017207588A
Authority
JP
Japan
Prior art keywords
semiconductor
cladding layer
layer
lower cladding
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016099008A
Other languages
English (en)
Inventor
菊池 順裕
Nobuhiro Kikuchi
順裕 菊池
神徳 正樹
Masaki Kamitoku
正樹 神徳
典秀 柏尾
Norihide Kayao
典秀 柏尾
山田 貴
Takashi Yamada
貴 山田
英一 山田
Hidekazu Yamada
英一 山田
昇一 鈴木
Shoichi Suzuki
昇一 鈴木
近藤 信行
Nobuyuki Kondo
信行 近藤
柴田 泰夫
Yasuo Shibata
泰夫 柴田
橋詰 泰彰
Yasuaki Hashizume
泰彰 橋詰
雄次 杉山
Yuji Sugiyama
雄次 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2016099008A priority Critical patent/JP2017207588A/ja
Publication of JP2017207588A publication Critical patent/JP2017207588A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】高周波特性に優れ、高速動作でき、かつ、チップ内在応力が小さく特性安定性や信頼性の高い光半導体変調素子を提供すること。
【解決手段】SI−InP基板201上にn−InP下部クラッド層202、光を閉じ込め伝搬させるためのノンドープ半導体コア層203、p−InP上部クラッド層204で構成される層構造を持ち、メサ状の光導波路が形成されている。また、p−InP上部クラッド層204上には変調信号が印加されるシグナル電極206、n−InP下部クラッド層202上にはグランド電極207が配された高周波線路が形成されている。さらに、n−InP下部クラッド層202とグランド電極207との間の一部に絶縁膜205としてSiO2が挿入されている。
【選択図】図2

Description

本発明は、光通信用の半導体光変調素子に適用でき、主にマッハ・ツェンダ型の半導体光変調器に関する。
近年の爆発的なデータ通信量の増大に伴い光通信システムの大容量化が求められており、使われる光部品が集積化、複雑化、信号の変調速度の高速化が進められている。そういった光部品の中には、例えば、光変調器が挙げられる。
最近では、100Gb/s以上の伝送容量を増大するため、QPSKや16QAMなどの多値変調に対応するマッハ・ツェンダ(MZ:Mach−Zehnder)型変調器をベースとした光I/Q変調器(例えば、下記非特許文献1参照)が2つの光偏波用に2個集積された偏波多重光I/Q変調器(都合4つのマッハ・ツェンダ変調器が集積された構成)が用いられるようになってきている。
この偏波多重光I/Q変調器のそれぞれのマッハ・ツェンダ型変調器には、高速かつ独立の電気信号がRF変調電極部に入力され、そのRF変調電極部の光導波路内を伝搬する光に変調が加えられて高速変調された光信号が生成される。例えば100Gb/sの光信号を生成するには25Gbaudの4つの独立な電気信号が入力されることになる。
そのため、各マッハ・ツェンダ型変調器のRF変調電極は高周波特性に優れ、互いに電気的クロストークが小さいことが求められる。そのためには、電気ロスを小さくできグランド電位が安定する、すなわち、広い表面積と断面積を有するグランド電極を形成することが好ましい。
ところが、一般的に半導体と電極を構成する金属とでは大きく熱膨張係数が異なる。例えば、InPの熱膨張係数は4.5x10-6/Kであるのに対し、金は14.3x10-6/Kであり、InPよりも金の方が大きな熱膨張係数を有する。InP上に金を形成した場合、温度上昇に対して圧縮応力(凸型に変化)、温度降下に対して引張応力(凹型に変化)が発生することになる。
マウントに変調器チップを半田実装する場合、一旦変調器チップは半田の融点(300℃以上)まで昇温された後、降温過程において半田が固まった温度の状態で変調器チップは保持されることになる。一方、変調器の動作温度は室温から50℃程度に温調をかけて使用されるのが一般的である。
よって、熱膨張係数が大きく異なる部材と接する面積の大きなチップには、実装時の温度と動作温度の差に起因する大きな内在応力が発生するという課題があった。大きな内在応力が動作温度に応じて変化することで、変調器としての特性が安定せず、また、チップの温調設定温度を変更すると光軸ずれの発生要因ともなり得る。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、高周波特性に優れ、高速動作でき、かつ、チップ内在応力が小さく特性安定性や信頼性の高い光半導体変調素子を提供することにある。
上記の課題を解決するために、本発明は、半導体光変調素子であって、半導体基板と、前記半導体基板上に形成された半導体下部クラッド層と、前記半導体下部クラッド層上に形成された半導体コア層と、前記半導体コア層上に形成された半導体上部クラッド層とからなる層構造を持つメサ状の光半導体導波路と、前記半導体上部クラッド層上部に形成された、変調信号が印加されるシグナル電極と、前記メサ状の光半導体導波路の脇の前記半導体下部クラッド層上に形成されたグランド電極と、前記グランド電極と前記半導体下部クラッド層との間の一部に挿入された前記半導体下部クラッド層より熱膨張係数が小さい材料層と、を備えたことを特徴とする。
請求項2に記載の発明は、半導体光変調素子であって、半導体基板と、前記半導体基板上に形成された半導体下部クラッド層と、前記半導体下部クラッド層上に形成された半導体コア層と、前記半導体コア層上に形成された半導体上部クラッド層とからなる層構造を持つメサ状の光半導体導波路と、前記半導体上部クラッド層上部に形成された、変調信号が印加されるシグナル電極と、前記メサ状の光半導体導波路の脇の前記半導体下部クラッド層上に形成されたグランド電極と、前記メサ状の光半導体導波路の側面から前記メサ状の光半導体導波路の脇に形成された前記半導体下部クラッド層より熱膨張係数が小さい材料層であって、前記グランド電極と前記半導体下部クラッド層との間の一部に挿入された前記材料層と、を備えたことを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の半導体光変調素子において、前記材料層は、SiO2、SiN、SiO2とSiNとの積層膜、およびSiO2とSiNとの混晶膜のいずれかの絶縁膜であることを特徴とする。
本発明は、高周波特性に優れ高速動作でき、かつ、チップの反りや内在応力が小さく特性安定性や信頼性の高い光半導体変調素子を実現することができる。
本発明の一実施形態に係る偏波多重光I/Q変調器の上面から見た構成図である。 本発明の実施形態1に係る偏波多重光I/Q変調器の図1のA−A’における断面図である。 本発明の実施形態2に係る図1のA−A’における断面図である。
本発明の光半導体変調素子は、大きな面積を有するグランド電極とグランド電極よりも熱膨張係数が小さい半導体下部クラッド層との間の一部領域に、半導体下部クラッド層よりも熱膨張係数の小さい絶縁膜を挿入してチップの内在応力を低減する構造を特長としている。
以下、本発明の実施の形態について、詳細に説明する。
(実施形態1)
図1に、本発明の一実施形態に係る偏波多重光I/Q変調器の上面から見た構成図を示す。ここで示す偏波多重光I/Q変調器100は、計4つのマッハ・ツェンダ型変調器で構成される。半導体基板101上に半導体光導波路102が形成されており、半導体光導波路102上およびその近傍にRF変調電極103と位相調整電極104とが形成されている。入力された光は、並列に接続された4つのマッハ・ツェンダ型変調器をそれぞれ通過する。4つのマッハ・ツェンダ型変調器の出力光を2つずつ合波し、半導体光導波路102から2つの出力光が出力される。出力光の一方は、ミラー110、偏波回転子120を介して偏波ビームコンバイナ(PBC:Polarization Beam Combiner)130に入射し、出力光の他方と偏波合波される。
図2に、本発明の実施形態1に係る偏波多重光I/Q変調器の図1のA−A’における断面図を示す。本実施形態1では、SI−InP基板201上にn−InP下部クラッド層202、光を閉じ込め伝搬させるためのノンドープ半導体コア層203、p−InP上部クラッド層204で構成される層構造を持ち、メサ状の光導波路が形成されている。
また、p−InP上部クラッド層204上には変調信号が印加されるシグナル電極206、n−InP下部クラッド層202上にはグランド電極207が配された高周波線路が形成されている。さらに、n−InP下部クラッド層202とグランド電極207との間の一部に絶縁膜205としてSiO2が挿入されている。
製造方法としては、SI−InP基板201上に有機金属気相成長法あるいは分子線エピタキシー法にて順次n−InP下部クラッド層202、ノンドープ半導体コア層203、p−InP上部クラッド層204を成長する。次に、SiO2等の絶縁膜205堆積し、フォトリソグラフィと絶縁膜加工により光導波路のマスクを形成する。
その後、ドライエッチングによりn−InP下部クラッド202の途中まで半導体加工することでメサ状導波路を形成する。フッ酸系のウェットエッチングにより光導波路マスク除去後、再度、SiO2をp−CVP等で全面堆積する。さらに、フォトリソグラフィとレジストマスクによるバッファードフッ酸で所望の箇所以外のSiO2をウェットエッチング除去した後、シグナル電極206およびグランド電極207を形成する。これらの工程を実施することにより、図2に示す構造を形成できる。
SiO2の熱膨張係数は0.6x10-6/K近傍でInPの熱膨張係数(4.5x10-6/K)より小さいため、温度変化によるn−InP下部クラッド層202に掛かる応力の向きはグランド電極207と逆になる。よって、本例ではグランド電極207と絶縁膜205は温度変化によりn−InP下部クラッド層202へ与える応力をお互い相殺する方向に働き、全体として変調器チップの内在応力を減らす効果が期待できる。
尚、絶縁膜205はSiO2に限らずSiNなどの熱膨張係数がグランド電極207と接する半導体材料、本実施形態ではn−InP下部クラッド層202より低い材料であれば良い。また、絶縁膜205の膜厚や面積は高周波特性を満たしつつ全体の内在応力が一番低くなるように設計されることが好ましい。
さらにノンドープ半導体コア層203は、InGaAsP系やInGaAlAs系を用いたバルク結晶や量子井戸構造(MQW)で形成しても良いし、これら材料に限らずp−InP上部クラッド層204、及び、n−InP下部クラッド層202よりも屈折率が高い半導体材料であれば使用することが可能である。
また、電極と半導体との間、すなわちグランド電極207と下部クラッド層202との間、およびシグナル電極206と上部クラッド層204との間にInGaAs層やInGaAsP層を形成して良好なオーミックコンタクトを形成する構成を採ってももちろん構わない。また、今回半導体材料としてInP系を用いて説明したが、GaAs系その他ほかの半導体材料を用いた光導波路でも適用可能である。
(実施形態2)
図3に、本発明の実施形態2に係る図1のA−A’における断面図を示す。本実施形態2では、SI−InP基板301上にn−InP下部クラッド層302、光を閉じ込め伝搬させるための半導体コア層303、p−InP上部クラッド層304で構成される層構造を持ち、メサ状の光導波路が形成されている。
また、p−InP上部クラッド層304上には変調信号が印加されるシグナル電極306、n−InP下部クラッド層302上にはグランド電極307が配された高周波線路が形成されている。さらに、メサ状光導波路の側面からメサ状光導波路の脇のn−InP下部クラッド層302にかけて絶縁膜305であるSiO2が形成されており、また、その一部がn−InP下部クラッド層302とグランド電極307との間に挿入される構成となっている。
製造方法としては、SI−InP基板301上に有機金属気相成長法あるいは分子線エピタキシー法にて順次n−InP下部クラッド層302、ノンドープ半導体コア層303、p−InP上部クラッド層304を成長する。次に、SiO2等の絶縁膜305を堆積し、フォトリソグラフィと絶縁膜加工により光導波路のマスクを形成する。
その後、ドライエッチングによりn−InP下部クラッド302の途中まで半導体加工することでメサ状導波路を形成する。フッ酸系のウェットエッチングにより光導波路マスク除去後、再度、絶縁膜305であるSiO2をp−CVP等で全面堆積する。さらに、フォトリソグラフィとレジストマスクによるバッファードフッ酸によるウェットエッチングやCF系のドライエッチングで所望の箇所以外のSiO2を除去した後、バッファードフッ酸や所望の箇所以外のSiO2を除去した後、シグナル電極306およびグランド電極307を形成する。これらの工程を実施することにより、図3に示す構造を形成できる。
SiO2の熱膨張係数は0.6x10-6/K近傍でInPの熱膨張係数より小さいため、温度変化によるn−InP下部クラッド層302に掛かる応力の向きはグランド電極307と逆になる。よって、本例ではグランド電極307と絶縁膜305は温度変化によりn−InP下部クラッド層302へ与える応力をお互い相殺する方向に働き、全体として変調器チップの内在応力を減らす効果が期待できる。また、グランド電極307や絶縁膜305のn−InP下部クラッド層302と接する縁が開放端になることを避ける構造となるため、エッヂでの局在応力を抑制する効果も期待できる。
尚、絶縁膜305はSiO2に限らずSiNなどの熱膨張係数がグランド電極307と接する半導体材料、本実施形態ではn−InP下部クラッド層302より低い材料であれば良い。また、絶縁膜305の膜厚や面積は高周波特性を満たしつつ全体の内在応力が一番低くなるように設計されることが好ましい。
さらにノンドープ半導体コア層303は、InGaAsP系やInGaAlAs系を用いたバルク結晶や量子井戸構造(MQW)で形成しても良いし、これら材料に限らず上部クラッド層304、及び、下部クラッド層302よりも屈折率が高い半導体材料であれば使用することが可能である。
また、電極と半導体との間、すなわちグランド電極307と下部クラッド層302との間、およびシグナル電極306と上部クラッド層304との間にInGaAs層やInGaAsP層を形成して良好なオーミックコンタクトを形成する構成を採ってももちろん構わない。また、今回半導体材料としてInP系を用いて説明したが、GaAs系その他ほかの半導体材料を用いた光導波路でも適用可能である。
さらに、第1の実施形態と第2の実施形態を併せ持つ構造を適用することも可能である。
100 偏波多重光I/Q変調器
101 半導体基板
102 半導体光導波路
103 RF変調電極
104 位相調整電極
110 ミラー
120 偏波回転子
130 PBC
201、301 SI−InP基板
202、302 n−InP下部クラッド層
203、303 ノンドープ半導体コア層
204、304 p−InP上部クラッド層
205、305 絶縁膜
206、306 シグナル電極
207、307 グランド電極

Claims (3)

  1. 半導体基板と、前記半導体基板上に形成された半導体下部クラッド層と、前記半導体下部クラッド層上に形成された半導体コア層と、前記半導体コア層上に形成された半導体上部クラッド層とからなる層構造を持つメサ状の光半導体導波路と、
    前記半導体上部クラッド層上部に形成された、変調信号が印加されるシグナル電極と、
    前記メサ状の光半導体導波路の脇の前記半導体下部クラッド層上に形成されたグランド電極と、
    前記グランド電極と前記半導体下部クラッド層との間の一部に挿入された前記半導体下部クラッド層より熱膨張係数が小さい材料層と、
    を備えたことを特徴とする半導体光変調素子。
  2. 半導体基板と、前記半導体基板上に形成された半導体下部クラッド層と、前記半導体下部クラッド層上に形成された半導体コア層と、前記半導体コア層上に形成された半導体上部クラッド層とからなる層構造を持つメサ状の光半導体導波路と、
    前記半導体上部クラッド層上部に形成された、変調信号が印加されるシグナル電極と、
    前記メサ状の光半導体導波路の脇の前記半導体下部クラッド層上に形成されたグランド電極と、
    前記メサ状の光半導体導波路の側面から前記メサ状の光半導体導波路の脇に形成された前記半導体下部クラッド層より熱膨張係数が小さい材料層であって、前記グランド電極と前記半導体下部クラッド層との間の一部に挿入された前記材料層と、
    を備えたことを特徴とする半導体光変調素子。
  3. 前記材料層は、SiO2、SiN、SiO2とSiNとの積層膜、およびSiO2とSiNとの混晶膜のいずれかの絶縁膜であることを特徴とする請求項1又は2に記載の半導体光変調素子。
JP2016099008A 2016-05-17 2016-05-17 半導体光変調素子 Pending JP2017207588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016099008A JP2017207588A (ja) 2016-05-17 2016-05-17 半導体光変調素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016099008A JP2017207588A (ja) 2016-05-17 2016-05-17 半導体光変調素子

Publications (1)

Publication Number Publication Date
JP2017207588A true JP2017207588A (ja) 2017-11-24

Family

ID=60416458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099008A Pending JP2017207588A (ja) 2016-05-17 2016-05-17 半導体光変調素子

Country Status (1)

Country Link
JP (1) JP2017207588A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955067A (zh) * 2019-12-12 2020-04-03 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
GB2623339A (en) * 2022-10-13 2024-04-17 Envisics Ltd Display device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139717A (ja) * 2000-11-06 2002-05-17 Mitsubishi Electric Corp 光変調器およびその製造方法並びに光半導体装置
US20070223543A1 (en) * 2004-05-20 2007-09-27 Kelvin Prosyk Laterally Implanted Electroabsorption Modulated Laser
JP2013061506A (ja) * 2011-09-14 2013-04-04 Nippon Telegr & Teleph Corp <Ntt> 半導体光変調器およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139717A (ja) * 2000-11-06 2002-05-17 Mitsubishi Electric Corp 光変調器およびその製造方法並びに光半導体装置
US20070223543A1 (en) * 2004-05-20 2007-09-27 Kelvin Prosyk Laterally Implanted Electroabsorption Modulated Laser
JP2013061506A (ja) * 2011-09-14 2013-04-04 Nippon Telegr & Teleph Corp <Ntt> 半導体光変調器およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955067A (zh) * 2019-12-12 2020-04-03 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
CN110955067B (zh) * 2019-12-12 2022-09-02 武汉邮电科学研究院有限公司 一种水平分层的脊形光波导器件的有源区结构及制造方法
GB2623339A (en) * 2022-10-13 2024-04-17 Envisics Ltd Display device and method

Similar Documents

Publication Publication Date Title
US9046703B2 (en) Optical modulator module and semiconductor optical modulator
JP5879633B2 (ja) モノリシックな電子光学的tweコンポーネント構造
JP5542071B2 (ja) 光集積回路
JP6327051B2 (ja) 半導体光素子、半導体光素子を作製する方法
JP5515927B2 (ja) 半導体光素子
Fitsios et al. Dual SOA-MZI wavelength converters based on III-V hybrid integration on a $\mu {\rm m} $-Scale Si platform
JP6490705B2 (ja) 半導体光集積素子およびその製造方法
JP3839710B2 (ja) 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
CN103779785B (zh) 可实现波长宽调谐的分布反射布拉格激光器及其制作方法
JP6820671B2 (ja) 光回路デバイスとこれを用いた光トランシーバ
JP6213103B2 (ja) 半導体光素子および光モジュール
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
TWI379478B (en) Electroabsorption-modulated fabry-perot laser and methods of making the same
JP2019008179A (ja) 半導体光素子
JP2014053483A (ja) 光導波路型受光素子の製造方法および光導波路型受光素子
JP2017207588A (ja) 半導体光変調素子
JP6348880B2 (ja) 半導体マッハツェンダ光変調器
JP5314435B2 (ja) 集積光デバイス及びその製造方法
JP2019079993A (ja) 半導体光素子
JP6530631B2 (ja) 光導波路素子
EP3994509A1 (fr) Assemblage d&#39;un composant semi-conducteur actif et d&#39;un composant optique passif à base de silicium
JP2021028971A (ja) 埋め込み型半導体光素子
WO2019202894A1 (ja) 光変調器
JP5667514B2 (ja) 半導体基板上の位相シフタ並びにそれを用いた偏波分離器及び偏波合成器
JP2017107920A (ja) 半導体レーザ及び光半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190312