CN103999209B - 电子部件收纳用封装体以及电子装置 - Google Patents

电子部件收纳用封装体以及电子装置 Download PDF

Info

Publication number
CN103999209B
CN103999209B CN201280062537.XA CN201280062537A CN103999209B CN 103999209 B CN103999209 B CN 103999209B CN 201280062537 A CN201280062537 A CN 201280062537A CN 103999209 B CN103999209 B CN 103999209B
Authority
CN
China
Prior art keywords
wiring conductor
electronic unit
framework
packaging body
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280062537.XA
Other languages
English (en)
Other versions
CN103999209A (zh
Inventor
辻野真广
川头芳规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN103999209A publication Critical patent/CN103999209A/zh
Application granted granted Critical
Publication of CN103999209B publication Critical patent/CN103999209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在电子部件搭载用封装体中谋求设置众多布线导体，但布线导体的信号传输距离的差异引起的信号的相位差成为课题。基于本发明的1个形态的电子部件收纳用封装体具备：具有电介质区域以及电子部件的载置区域的基板；包围该电介质区域以及载置区域而设的框体；以及配置在基板的电介质区域的多个布线导体。多个布线导体具有从框体正下方起配置于电介质区域的第1布线导体以及信号传输距离长于第1布线导体的信号传输距离的第2布线导体。并且，由电介质构成的框体具备从内周面突出、且至少覆盖第1布线导体的一部分的突出部。

Description

电子部件收纳用封装体以及电子装置
技术领域
本发明涉及收纳半导体元件等电子部件的电子部件收纳用封装体以及电子装置。这样的电子装置用在各种电子设备中。
背景技术
作为收纳电子部件的电子部件收纳用封装体(以下也仅称作封装体)，例如有在电介质基板的上表面辐射状地形成多个信号线的封装体。信号线经由多个焊盘与载置于电介质基板的电子部件连接。
先行技术文献
专利文献
专利文献1：JP特开平9-275145号公报
发明的概要
发明要解决的课题
但是，由于多个信号线辐射状布线，因此配置在中央的信号线的长度与配置在外侧的信号线的长度不同。近年来，电子部件的高集成化以及高频化不断进展。若信号线的数量变多，则各个信号线的长度的差异变大。并且，因信号线的长度的差异会导致在各个信号线中传输的信号中产生相位差。
发明内容
本发明鉴于上述的课题而提出，目的在于，提供即使在具备信号的传输距离不同的多个布线导体的情况下信号的相位差也不会变大的电子部件收纳用封装体。
用于解决课题的手段
基于本发明的1个形态的电子部件收纳用封装体具有由基板和框体构成的容器主体，其中基板具有由电介质构成的电介质区域以及在上表面载 置电子部件的载置区域，框体由电介质构成，并包围所述电介质区域以及所述载置区域。在所述基板形成有第1布线导体以及第2布线导体，所述第1布线导体和所述第2布线导体从所述框体正下方起配置于所述电介质区域且对所述电子部件进行信号的输入输出，所述第2布线导体的信号传输距离长于所述第1布线导体的信号传输距离。并且，具备从所述框体突出的突出部，该突出部至少覆盖所述第1布线导体的一部分。
发明效果
在上述形态的电子部件收纳用封装体中，第1布线导体较之于第2布线导体，信号的传输距离相对短。并且，第1布线导体的至少一部分被突出部所覆盖。在被由电介质构成的突出部覆盖的部分，与未被覆盖的部分相比，信号的传播速度变慢。为此，在第1布线导体的被突出部覆盖的部分，信号传输所需要的时间增加。其结果，能使在第1布线导体和第2布线导体传输的信号的传输时间的差异小，能使信号的相位差小。
附图说明
图1是第1实施方式的电子部件收纳用封装体以及具备其的电子装置的分解立体图。
图2是图1所示的电子部件收纳用封装体的立体图。
图3是图2所示的电子部件收纳用封装体的俯视图。
图4是图3所示的电子部件收纳用封装体的A部放大俯视图。
图5A是图3所示的电子部件收纳用封装体的X-X截面图。
图5B是图3所示的电子部件收纳用封装体的Y-Y截面图。
图6是表示图3所示的电子部件收纳用封装体的变形例的俯视图。
图7A是图6所示的电子部件收纳用封装体的X-X截面图。
图7B是图6所示的电子部件收纳用封装体的Y-Y截面图。
图8是第2实施方式的电子部件收纳用封装体的俯视图。
图9A是图8所示的电子部件收纳用封装体的X-X截面图。
图9B是图8所示的电子部件收纳用封装体的Y-Y截面图。
具体实施方式
以下使用附图来详细说明本发明的各实施方式的电子部件收纳用封装体1(以下也仅称作封装体1)以及具备其的电子装置101。其中，以下所参考的各图是为了说明本发明而比实际更简化来表示的构成。因此，本发明所涉及的封装体以及电子装置能具备在本说明书所参考的各图中未被示出的任意的构成部件。另外，各图的比例尺与实际不同。
在图1～图5B示出第1实施方式的封装体。第1实施方式的封装体1具备由基板3和框体5构成的容器主体。基板3具有：由电介质构成的电介质区域3a、以及与其相邻的电子部件的载置区域3b。在载置区域3b，在上表面载置电子部件103。在该基板3的上表面的周围，竖立设置框体5。框体5包围电介质区域3a以及载置区域3b。另外，基板3在电介质区域3a具备布线导体7以及接地导体9。进而，第1实施方式的电子装置101具备：上述的封装体1；载置于基板3的载置区域3b的电子部件103；以及与框体5的上表面接合的盖体105。
本实施方式中的基板3由四角板形状的电介质构成。由此，在本实施方式的基板3中，基板3整体是电介质区域3a。另外，电介质区域3a中的载置电子部件103的区域是载置区域3b。即，载置区域3b成为电介质区域3a的一部分。
所谓载置区域3b，是指在俯视观察基板3的情况下与电子部件103重合的区域。基板3例如是纵以及横分别为5mm～50mm的长方形形状。另外，基板3的厚度例如是0.3mm～3mm。
在本实施方式中载置区域3b形成在基板3的上表面的中央部。所谓载置区域3b是指载置电子部件103的区域。因此，例如在基板3的上表面的端部形成载置区域3b也没有任何问题。另外，本实施方式的基板3具有1个载置区域3b，但也可以是，基板3具有多个载置区域3b，在各个载置区域3b载置电子部件103。
作为载置于基板3的上表面的电子部件103，例如能举出光半导体元件、IC(Integrated Circuit，集成电路)元件以及电容器那样的电子部件。作为光半导体元件，例如能举出以LD(Laser Diode，激光二极管)元件为代表的发光元件、或以PD(Photodiode，光电二极管)元件为代表的受光元件。
电子部件103与布线导体7例如经由接合线11而电连接。在外部的布线电路(未图示)与电子部件103之间经由该接合线11以及布线导体7来收发信号。由于载置区域3b设于电介质之上，因此电子部件103通过基板3而被绝缘。另外，在基板3由金属等构成、且在载置电子部件103的部分谋求高的绝缘性的情况下，也可以在基板3上配置绝缘性的载置基板13，再在该载置基板13之上载置电子部件103。
作为构成电介质区域3a的电介质，例如能使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体那样的陶瓷材料。通过将含有上述的电介质材料的原料粉末、有机溶剂还有粘合剂进行混合来制作混合体。通过将该混合体成形为薄片状来制作多个陶瓷生片。通过将所制作的多个陶瓷生片进行层叠来制作层叠体。通过将层叠体在约1600℃的温度下进行一体焙烧来制作基板3。
作为基板3，并不限于上述那样的层叠有多个薄片的构成。也可以由1个薄片来构成基板3。另外，作为基板3，只要是在上表面具有电介质区域3a的构成即可。例如，也可以如在金属构件的上表面的一部分载置电介质的构成那样，基板3是将电介质和金属构件进行组合而成的构成。特别地，在对基板3要求高的散热性的情况下，基板3优选是与金属构件组合后的构成。这是因为金属构件多具有高的热传导性。
具体地，能使用铁、铜、镍、铬、钴以及钨那样的金属材料、或由这些金属构成的合金、或者将它们复合成的材料作为金属构件。能对这样的金属材料的铸块施予轧制加工法、冲压加工法那样的金属加工法来制作构成基板3的金属构件。
本实施方式的封装体1按照包围电介质区域3a以及载置区域3b的方式在基板3的上表面具备框体5。框体5能区分为上下2个部分。由配置于下方并与基板3的上表面相接的第1部分5a、以及配置于第1部分5a之上的第2部分5c来构成框体5。第1部分5a在俯视观察下是四边形的框形状，在内周面的一部分具有在电介质区域3a上突出的突出部5b。第1部分5a经由银焊料那样的接合部件(未图示)与基板3接合。在基板3以及第1部分5a由电介质构成的情况下，也可以将第1部分5a层叠在基板3的上表面而一体焙烧。
第2部分5c未形成第1部分5a那样的突出部5b。按照在俯视观察第2部分5c的情况下外周部与第1部分5a重合的方式，内周面以及外周面分别为四边形的框形状。另外，从在图1、2中在视觉上易于理解的观点出发，将第1部分5a和第2部分5c表示为单独的部件，但并不限于此。
例如，也可以是，第1部分5a和第2部分5c由氧化铝质烧结体、氮化铝质烧结体那样的陶瓷材料构成，通过一体焙烧而形成。由于通过框体5提升了封装体1的刚性，因此封装体1难以因将电子装置101实际安装在外部实际安装基板(未图示)时施加的力而变形。由此，在例如经由光纤进行光信号的输入输出的电子装置101的情况下，不会因封装体1的变形而使光纤的安装位置与电子部件103的位置关系偏移，能不会招致光信号的输出降低。
另外，第2部分5c也可以由金属材料形成。在第2部分5c由金属材料构成的情况下，例如经由银焊料那样的接合部件(未图示)与第1部分5a接合来使用。在第2部分5c为金属材料的情况下，散热性提升，对于电子部件103的冷却有利。另外，第2部分5c也有以封装体1的低高度化为目的而不使用的情况。
框体5例如俯视观察情况下的纵横分别为5～50mm，外周与内周之间的宽度即框体5的厚度为0.5～2mm，高度为3～30mm程度。
在框体5中，除了突出部5b以外，都能与基板3同样地使用绝缘性构件或金属构件。对于绝缘性构件，例如能使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体那样的陶瓷材料。另外，对于金属构件，例如能使用铁、铜、镍、铬、钴以及钨那样的金属材料、或由这些金属材料构成的合金、或将它们复合而成的构件。
另外，本实施方式中的突出部5b由电介质构成。作为构成突出部5b的电介质，能与基板3同样地使用例如氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体那样的陶瓷材料。
在基板3上表面的电介质区域3a形成有流过高频信号的多个布线导体7以及接地导体9。布线导体7有第1布线导体7a、以及距离长于该第1布线导体7a的第2布线导体7b。由于第1布线导体7a布线在两端的距 离较之于第2布线导体7b更近之处，因此长度短于第2布线导体7b。另外，第2布线导体7b随着从电介质区域3a去往框体5，其与第1布线导体7a的间隔变宽，而且形成为具有折弯部分的形状。故而，第2布线导体7b较之于第1布线导体7a，信号传输距离更长。
另外，在电介质区域3a配设有接地导体9，以将这些布线导体7各自夹入其间。通过配置在该布线导体7的两侧的接地导体9和布线导体7来形成共面线路，在布线导体7中良好地传输高频信号。
各布线导体7的一端部例如经由接合线11与电子部件103的电极进行电连接。在将多个布线导体7引出到构成框体5的4个侧壁中的1个侧壁的情况下，由于电子部件103的宽度小于1个侧壁的宽度，因此布线导体7从电子部件103辐射状地被引出。故而，这些布线导体7的长度会产生差异。配置在中央的布线导体7a以最短距离被引出，与此相对，外侧的布线导体7b的路径变长。如此，在布线导体7的长度彼此不同、且布线导体7的信号传输距离有差异的情况下，存在在各个信号间产生相位差的可能性。
在本实施方式的封装体1中，突出部5b按照至少覆盖第1布线导体7a的一部分的方式进行配置。如从图1、图3、图5A获知那样，突出部5b从框体5正下方起到电介质区域3a的中途为止覆盖第1布线导体7a。由此成为第1布线导体7a的一部分被基板3以及突出部5b夹持的构成。另一方面，第2布线导体7b未被突出部5b覆盖。在第1布线导体7被突出部5b覆盖的部分，较之于未被覆盖的部分，周围的介电常数更高，因此高频信号的传播速度降低。
因此，在第2布线导体7b的信号传输距离长于第1布线导体7a的信号传输距离的状态下，也能使第1布线导体7a中的信号传输所需要的时间与第2布线导体7b中的信号传输所需要的时间之差小，即，在将信号从第1布线导体7a以及第2布线导体7b取到外部的布线电路时，能使这些布线导体7中的高频信号的相位差小。
与通过调整布线导体7的布置图案来使布线导体7中的信号的相位差小的情况相比，不需要进行布置的空间。由此，能提高布线导体7的布置的自由度。
突出部5b的厚度(高度)与高频信号的波长相比充分厚，这能充分得到突出部5b的介电常数带来的效果。例如，厚度也可以设为与框体5a的高度相同。另外，突出部5b也可以形成为随着从电介质区域3a去往框体5而宽度变宽。这种情况下，突出部5b的侧面与框体5的内周面之间成为钝角，难以产生裂缝或裂纹。另外，也可以将在被突出部5b覆盖的部分使布线导体7屈曲地布置从而增长布线导体7的信号传输距离的方法进行组合。
突出部5b的突出长度对应于第1布线导体7a以及第2布线导体7b的信号传输距离之差来决定即可。例如，对于电介质区域3a使用介电常数为9.4的氧化铝质烧结体、且对于突出部5b同样使用介电常数为9.4的氧化铝质烧结体的情况下，在被突出部5b覆盖的部分的信号传输的速度V1成为约9.8×107m/s，在未被突出部5b覆盖的部分的信号传输的速度V2成为约1.3×108m/s。
例如，在图1～5所示的封装体1中，突出部5b的突出长度为3mm。在第1布线导体7a的信号传输距离L1为5.8mm、且第2布线导体7b的信号传输距离L2为6.8mm时，在第1布线导体7a中，突出部5b所覆盖的部分的长度L11为3mm，突出部15b未抵接的部分的长度L12为2.8mm。
因此，在框体5没有突出部15b的情况下，在第1布线导体7a与第2布线导体7b之间，在信号传输中产生约7.7×10-12秒之差(L2/V2-L1/V2)。但是，在上述构成的封装体1中，在第1布线导体7a与第2布线导体7b之间的信号传输之差(L2/V2-(L11/V1+L12/V2))成为约1.5×10-13秒。因此，能将在第1布线导体7a以及第2布线导体7b中传输的信号传输的时间差抑制到在没有突出部15b的情况下的7.7×10-12秒的时间差的1/50程度。
在图1～图5所示的封装体1中，示出了突出部5b覆盖第1布线导体7a的一部分、且不覆盖第2布线导体7b的构成，但例如也可以如图6、图7A、图7B所示那样构成为突出部5b覆盖第1布线导体7a以及第2布线导体7b的各自一部分，且使所覆盖的长度不同。
在图6、图7A、图7B所示的封装体1中，第1布线导体7a的一部分被突出部5b覆盖的长度长于第2布线导体7b的一部分被突出部5b覆盖 的长度。由此，能使第1布线导体7a的实质的信号传输距离长。另外，图7(a)表示突出部5b覆盖第1布线导体7a的部分的截面X-X，图7(b)表示突出部5b覆盖第2布线导体7b的部分的截面Y-Y。
如图3所示的封装体1以及图6所示的封装体1那样，通过使对长度彼此不同的第1布线导体7a以及第2布线导体7b进行覆盖的突出部15b的长度不同，能调整信号的传输时间。另外，布线导体7的种类并不限于这些图1、图6所示的种类。即使具有不同长度的布线导体7的种类进一步增加，同样地调整由突出部5b覆盖的长度即可。
作为布线导体7以及接地导体9，由于要使信号的传输损耗少，因此优选使用导电性良好的构件。具体地，例如能使用钨、钼、镍、铜、银以及金那样的金属材料。
在本实施方式的封装体1中，布线导体7与设置在对基板3的上表面以及下表面进行贯通的贯通孔的通路导体(via conductor)19连接，并经由该通路导体19而被引出到基板3的下表面侧。通路导体19的下端与引线端子21连接，引线端子21与外部的布线电路连接。由此，电子部件103经由布线导体7、通路导体19以及引线端子21等而与外部的布线电路之间进行信号的输入输出。
另外，对于通路导体19以及引线端子21使用导电性良好的金属。另外，本实施方式的封装体1有基于通路导体19以及引线端子21的连接方法，但这只是一例，并不限于此。
使用了本实施方式的封装体1的电子装置101具备与框体5接合的盖体105。盖体105为了密封容纳在封装体1内部的电子部件103等而设。盖体105与框体5的上表面接合。通过如此密封电子部件103，能保护长时间的封装体1的使用下的电子部件103。
作为盖体105，例如能使用铁、铜、镍、铬、钴以及钨那样的金属构件、或这些合金。另外，框体5和盖体105例如可以使用金-锡焊料来接合。
另外，虽然可以将框体5与盖体105直接接合，但也可以将俯视观察情况下与框体5重合的环形的金属构件、所谓的密封环夹于其间来接合。在第2部分5c为金属的情况下，能使用该第2部分5c作为密封环。
另外，在上述第1实施方式的封装体1中，示出了框体5具有突出部5b、且突出部5b覆盖第1布线导体7a的一部分的示例。但是，也可以不使突出部5b与框体5一体形成，取代突出部5b而使用分体设置的电介质构件。并且，也可以使该电介质构件夹着第1布线导体7a的一部分来与基板3的电介质区域3a接合。通过使用与突出部5b相同形状的电介质构件，能与使用突出部5b的情况同样，使在布线导体7流过的信号的相位差一致。
图8表示取代突出部5b而使用电介质构件6的示例。电介质构件6和框体5由不同的构件构成。这种情况下，对框体5的第1部分5a与电介质构件6使用不同的材质是容易的。例如，还能使电介质构件6为氧化铝质烧结体，使第1部分5a为金属制。
另外，电介质构件优选设置得与框体5的内周面相接。若在电介质构件与框体5之间设置空隙，则由于在空隙部分阻抗发生改变，因此有时会产生高频信号的传输损耗。
以上说明了各实施方式的电子部件收纳用封装体以及使用其的电子装置。但本发明并不限定于上述的实施方式。即，只要在不脱离本发明的主旨的范围内，就能实施各种变更或实施方式的组合。
标号说明
1 电子部件收纳用封装体(封装体)
3 基板
3a 电介质区域
3b 载置区域
5 框体
5a 第1部分
5b 突出部
5c 第2部分
6 电介质构件
7 布线导体
7a 第1布线导体
7b 第2布线导体
9 接地导体
11 接合线
13 载置基板
19 通路导体
21 引线端子
101 电子装置
103 电子部件
105 盖体

Claims (4)

1.一种电子部件收纳用封装体，其特征在于，具备：
容器主体，其由基板部和框体构成，所述基板部具有由电介质构成的电介质区域以及在上表面载置电子部件的载置区域，所述框体由电介质构成，并包围所述电介质区域以及所述载置区域；
第1布线导体和第2布线导体，所述第1布线导体和所述第2布线导体从所述框体正下方起配置于所述电介质区域且对所述电子部件进行信号的输入输出，所述第2布线导体的信号传输距离长于所述第1布线导体的信号传输距离；和
突出部，其从所述框体突出，且至少覆盖所述第1布线导体的一部分，
所述第2布线导体未被所述突出部覆盖。
2.一种电子部件收纳用封装体，其特征在于，具备：
容器主体，其由基板部和框体构成，所述基板部具有由电介质构成的电介质区域以及在上表面载置电子部件的载置区域，所述框体由电介质构成，并包围所述电介质区域以及所述载置区域；
第1布线导体和第2布线导体，所述第1布线导体和所述第2布线导体从所述框体正下方起配置于所述电介质区域且对所述电子部件进行信号的输入输出，所述第2布线导体的信号传输距离长于所述第1布线导体的信号传输距离；和
突出部，其从所述框体突出，且分别覆盖所述第1布线导体的一部分以及所述第2布线导体的一部分，
所述第1布线导体被覆盖那部分的信号传输距离长于所述第2布线导体被覆盖那部分的信号传输距离。
3.根据权利要求1或2所述的电子部件收纳用封装体，其特征在于，
所述突出部由与所述框体分体设置的电介质构件构成。
4.一种电子装置，具备：
权利要求1～3中任一项所述的电子部件收纳用封装体；和
电子部件，其载置于该电子部件收纳用封装体的所述载置区域，并与所述第1布线导体以及所述第2布线导体连接。
CN201280062537.XA 2011-12-20 2012-12-20 电子部件收纳用封装体以及电子装置 Active CN103999209B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011277987 2011-12-20
JP2011-277987 2011-12-20
PCT/JP2012/083064 WO2013094684A1 (ja) 2011-12-20 2012-12-20 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
CN103999209A CN103999209A (zh) 2014-08-20
CN103999209B true CN103999209B (zh) 2016-11-16

Family

ID=48668564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062537.XA Active CN103999209B (zh) 2011-12-20 2012-12-20 电子部件收纳用封装体以及电子装置

Country Status (4)

Country Link
US (1) US9386687B2 (zh)
JP (1) JP5956465B2 (zh)
CN (1) CN103999209B (zh)
WO (1) WO2013094684A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426539B2 (ja) * 2015-06-19 2018-11-21 株式会社フジクラ 光学装置、及び光学装置の製造方法
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
CN111095535B (zh) * 2017-11-14 2023-06-16 日本碍子株式会社 封装体和半导体装置
CN113169130B (zh) * 2018-11-30 2023-10-17 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
CN112216615B (zh) * 2019-07-09 2023-09-22 澜起科技股份有限公司 可调信号传输时间的基板封装方法及其结构
WO2022230848A1 (ja) * 2021-04-27 2022-11-03 京セラ株式会社 電子部品実装用パッケージ及び電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
JP2004134413A (ja) * 2002-08-13 2004-04-30 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035046A (en) * 1976-01-15 1977-07-12 Amp Incorporated Miniature electrical connector for parallel panel members
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US5253010A (en) * 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
US5072284A (en) * 1988-11-25 1991-12-10 Fuji Photo Film Co., Ltd. Solid state image pickup device
US5122861A (en) * 1988-11-25 1992-06-16 Fuji Photo Film Co., Ltd. Solid state image pickup device having particular package structure
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ｉｃ用窒化アルミニウムパッケージ
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
US5375040A (en) * 1992-09-29 1994-12-20 Eldec Corporation Modular electronic circuit housing and wiring board
US5482898A (en) * 1993-04-12 1996-01-09 Amkor Electronics, Inc. Method for forming a semiconductor device having a thermal dissipator and electromagnetic shielding
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
JPH09275145A (ja) 1996-04-02 1997-10-21 Hitachi Ltd 半導体装置
JPH10104101A (ja) * 1996-10-02 1998-04-24 Mitsubishi Electric Corp 半導体圧力センサ
JP3618046B2 (ja) 1998-04-27 2005-02-09 京セラ株式会社 高周波回路用パッケージ
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2002111324A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
TWI292628B (en) * 2001-03-29 2008-01-11 Furukawa Electric Co Ltd Optical fiber module lead frame and optical fiber module
US7147495B2 (en) * 2004-12-31 2006-12-12 Hon Hai Precision Ind. Co., Ltd. Electrical card connector
JP2011066268A (ja) * 2009-09-18 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 電気回路
JP2011130395A (ja) 2009-12-21 2011-06-30 Nec Corp 信号合成分配回路、電力増幅器および信号合成分配回路の製造方法
JP5074553B2 (ja) 2010-05-14 2012-11-14 日本電信電話株式会社 高周波パッケージ
JP5029727B2 (ja) * 2010-06-01 2012-09-19 オムロン株式会社 半導体装置及びマイクロフォン
JP4947191B2 (ja) * 2010-06-01 2012-06-06 オムロン株式会社 マイクロフォン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
JP2004134413A (ja) * 2002-08-13 2004-04-30 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Also Published As

Publication number Publication date
JPWO2013094684A1 (ja) 2015-04-27
JP5956465B2 (ja) 2016-07-27
CN103999209A (zh) 2014-08-20
WO2013094684A1 (ja) 2013-06-27
US9386687B2 (en) 2016-07-05
US20140345929A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN103999209B (zh) 电子部件收纳用封装体以及电子装置
CN110036469B (zh) 高频模块
US20190304702A1 (en) Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement
US8520396B2 (en) Method for producing an electronic module
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
US8653649B2 (en) Device housing package and mounting structure
US8143717B2 (en) Surface mount package with ceramic sidewalls
CN107534023A (zh) 半导体元件封装件、半导体装置以及安装构造体
KR101263312B1 (ko) 험한 환경들에 대한 인쇄회로기판
CN103329260A (zh) 半导体元件收纳用封装体、具备其的半导体装置及电子装置
CN103250240B (zh) 元件收纳用封装、半导体装置用部件以及半导体装置
CN108352363A (zh) 布线基板、光半导体元件封装体以及光半导体装置
CN105359632A (zh) 布线基板以及电子装置
CN104364897A (zh) 元件收纳用封装件以及安装结构体
CN104126224A (zh) 元件收纳用封装件
CN106415821B (zh) 元件收纳用封装以及安装结构体
CN104412722A (zh) 布线基板、电子装置以及发光装置
US9443777B2 (en) Semiconductor element housing package, semiconductor device, and mounting structure
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
CN105164801B (zh) 元件收纳用封装件以及具备其的安装结构体
CN110337718B (zh) 绝缘基体、半导体封装以及半导体装置
WO2013161660A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2014027158A (ja) 素子収納用パッケージおよび実装構造体
JP2011249575A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant