CN104126224A - 元件收纳用封装件 - Google Patents

元件收纳用封装件 Download PDF

Info

Publication number
CN104126224A
CN104126224A CN201380010881.9A CN201380010881A CN104126224A CN 104126224 A CN104126224 A CN 104126224A CN 201380010881 A CN201380010881 A CN 201380010881A CN 104126224 A CN104126224 A CN 104126224A
Authority
CN
China
Prior art keywords
terminal
insulating barrier
framework
packaging part
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380010881.9A
Other languages
English (en)
Other versions
CN104126224B (zh
Inventor
辻野真广
片山永一
向井绘美
小笠原厚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN104126224A publication Critical patent/CN104126224A/zh
Application granted granted Critical
Publication of CN104126224B publication Critical patent/CN104126224B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10143—Solar cell
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10196—Variable component, e.g. variable resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种元件收纳用封装件(1)，具备：矩形形状的基板(2)，其在上表面具有元件的安装区域(R)；框体(3)，其在基板(2)上沿着安装区域(R)的外周而被设置，在一部分具有槽口(C)；和输入输出端子(4)，其被设置在槽口(C)，从被框体(3)围起的区域延伸到未被框体(3)围起的区域。输入输出端子(4)包含：第1绝缘层(4a)、在第1绝缘层(4a)上层叠的第2绝缘层(4b)、和在第2绝缘层(4b)上层叠的第3绝缘层(4c)。在第1绝缘层(4a)的上表面设置被设定为规定电位的多个第1端子(6)，在第1绝缘层(4a)的下表面设置被设定为规定电位的多个第2端子(7)，在第2绝缘层(4b)的上表面设置交流信号流过的多个第3端子(8)。

Description

元件收纳用封装件
技术领域
本发明涉及一种对元件进行安装、收纳并作为安装结构体来起作用的元件收纳用封装件。
背景技术
近年来，随着设备的小型化，开发了能够对IC、发光二极管、压电元件或者水晶振子等元件进行安装的小型的元件收纳用封装件。并且，提出了能够对激光二极管或者光电二极管等光半导体元件进行安装的光半导体用封装件(例如，日本特开2006-66867号公报)。另外，在日本特开2006-66867号公报中提出的电子部件收纳用封装件构成为包含：金属制的基体、设置在基体上的输入输出端子、分别设置在输入输出端子的上表面以及下表面的多个导线端子。
在日本特开2006-66867号公报中提出的电子部件收纳用封装件中，随着被安装的元件的高性能化，在要使设置于输入输出端子的导线端子的数量增加时，若不使封装件大型化，则很难实现。并且，在封装件本身大型化了的情况下，存在电子部件收纳用封装件所被安装的设备也大型化的担心。
发明内容
本发明的目的在于，提供一种能够在不使封装件本身大型化的情况下，使导线端子的数量增加的元件收纳用封装件。
与本发明的一个实施方式有关的元件收纳用封装件具备：矩形形状的基板，其在上表面具有元件的安装区域；框体，其在所述基板上沿着所述安装区域的外周而被设置，并且在一部分具有槽口；和输入输出端子，其被设置在所述槽口，并且从被所述框体围起的区域延伸到未被所述框体围起的区域。所述输入输出端子包含：第1绝缘层、在所述第1绝缘层上层叠的第2绝缘层、和在所述第2绝缘层上层叠的第3绝缘层。所述第1绝缘层比所述第2绝缘层以及所述第3绝缘层更向所述框体外延伸。所述第2绝缘层比所述第3绝缘层更向所述框体外延伸。在所述第1绝缘层的上表面设置被设定为规定电位的多个第1端子。在所述第1绝缘层的下表面设置被设定为规定电位的多个第2端子。在所述第2绝缘层的上表面设置交流信号流过的多个第3端子。
附图说明
图1是与本发明的一个实施方式有关的元件收纳用封装件的简要立体图，是从输入输出端子的后方看向输入输出端子的前方的上方立体图。
图2是与本发明的一个实施方式有关的元件收纳用封装件的简要立体图，是从输入输出端子的前方看向输入输出端子的后方的上方立体图。
图3是对图2的A部分进行了放大的输入输出端子的立体图。
图4是与本发明的一个实施方式有关的元件收纳用封装件的俯视图。
图5是对图4的B部分进行了放大的输入输出端子的俯视图。
图6是与本发明的一个实施方式有关的元件收纳用封装件的侧视图。
图7是与一个变形例有关的元件收纳用封装件的侧视图。
图8是相当于图1的简要立体图，是在贯通孔中设置了保持构件和透光性构件的上方立体图。
图9是相当于图2的简要立体图，是在贯通孔中设置了保持构件和透光性构件的上方立体图。
具体实施方式
下面，参照附图，来对与本发明的一个实施方式有关的元件收纳用封装件进行说明。
<元件收纳用封装件的结构>
元件收纳用封装件1用于对例如由半导体元件、晶体管、二极管或闸流晶体管(thyristor)等有源元件、或者电阻器、电容器、太阳能电池、压电元件、水晶振子或陶瓷振荡器等无源元件构成的元件进行安装。在元件收纳用封装件1中，适合于对与高耐压化、大电流化或者高速/高频化对应的元件进行安装并起作用，对作为元件的一个例子的半导体元件进行安装。此外，元件收纳用封装件1具备：矩形形状的基板2，其在上表面具有元件的安装区域R；框体3，其在基板2上沿着安装区域R的外周而形成，并且在一部分中具有槽口C；和输入输出端子4，其被设置在槽口C，并且从被框体3围起的区域延伸到未被框体3围起的区域。
基板2是矩形形状的金属板，由例如铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成。另外，基板2的热传导率被设定为例如15W/(m·K)以上450W/(m·K)以下。基板2的热膨胀系数被设定为例如3×10-6/K以上28×10-6/K以下。
此外，基板2是通过对将熔化了的金属材料浇铸在铸模中而固化了的铸块，使用现有公知的滚轧加工或者冲压加工等金属加工法，从而制作成规定形状。另外，基板2在俯视时的一边的长度被设定为例如5mm以上50mm以下。此外，基板2的上下方向的厚度被设定为例如0.3mm以上5mm以下。
此外，为了防止氧化腐蚀，基板2的表而是使用电镀法或者无电解镀法，来形成镍或者金等金属层的。另外，金属层的厚度被设定为例如0.5μm以上9μm以下。
框体3沿着安装区域R的外周而连接，是用于从外部对安装在安装区域R的元件进行保护的构件。框体3是将在俯视时形成为四角形状的框状的一部分切为槽口的形状。此外，框体3在槽口C设置输入输出端子4。此外，框体3也可以在与槽口C对置的位置设置贯通孔H。另外，框体3是通过钎料来与基板2钎焊的。
此外，框体3是由例如铜、铁、钨、钼、镍或钴等金属材料、或者含有这些金属材料的合金构成的。框体3具备将在框体3内由元件产生的热量高效地向框体3的外部放热的功能。另外，框体3的热传导率被设定为例如15W/(m·K)以上450W/(m·K)以下。框体3的热膨胀系数被设定为例如3×10-6/K以上28×10-6/K以下。
此外，框体3在俯视时是与基板2对应的大小，一边的长度被设定为例如5mm以上50mm以下。此外，框体3的除去了槽口C以外的上下厚度被设定为例如1mm以上10mm以下。此外，框体3的包含槽口C在内的上下厚度被设定为例如5mm以上20mm以下。此外，对框体3进行俯视时的框的厚度被设定为例如0.5mm以上3mm以下。
输入输出端子4被设置在框体3的槽口C。此外，在框体3的贯通孔H所形成的位置，设置将从设置在外部的光纤传来的光通到框体3内部的透光性构件。在贯通孔H处设置能够将例如透镜、塑料、玻璃、或者蓝宝石基板等透光性构件11嵌入的保持构件12。保持构件12也可以是使光纤的前端从框体3外部接近至透光性构件11附近来进行保持的构件。
框体3在与槽口C对置的位置形成贯通孔H。并且，如图8或者图9所示，在贯通孔H处设置对透光性构件11进行保持的保持构件12。在框体3内安装了光半导体元件的情况下，透光性构件11被设置在光半导体元件发出的光所通过的高度位置。并且，在元件是光半导体元件的情况下，被配置在与透光性构件11的光轴一致的安装区域R。保持构件12是由例如铜、钨、铁、镍或钴等金属、或者含有多种这些金属的合金构成的。
透光性构件11按照密封贯通孔H的方式而被设置于保持构件12。透光性构件11具备使光透过，并保持框体3内的气密性的功能。并且，透光性构件11具有将从光半导体元件发出的光信号转变为聚光或者平行光的功能。因此，透光性构件11能够对从光半导体元件发出的光信号的光轴进行调整。
此外，输入输出端子4可以被设置在与透光性构件11对置的槽口C。其结果，能够对与透光性构件11、光纤被保持的贯通孔H的光轴垂直的方向的元件收纳用封装件1的长度进行抑制，并将元件收纳用封装件1小型化。因此，元件收纳用封装件1能够高密度地安装于外部电路基板。此外，框体3、输入输出端子4最好被设置为相对于透光性构件11、光纤被保持的贯通孔H的光轴在俯视下呈线对称。其结果，因为由于基板2、框体3、输入输出端子4的热膨胀系数差、热应力而产生的元件收纳用封装件1的变形能够相对于贯通孔H的光轴在俯视下成为线对称，因此相对于贯通孔H的光轴，光轴的偏离被抑制。因此，元件收纳用封装件1能够顺利地进行被收纳在内部的光半导体元件与光纤之间的光输入输出。
此外，在框体3上，密封圈5被沿着框体3的上表面而设置。密封圈5是在设置盖体以覆盖框体3内时，与盖体连接的构件。另外，密封圈5由与盖体之间的缝焊性好的例如铜、钨、铁、镍或钴等金属、或者包含多种这些金属的合金构成。
输入输出端子4是设置在框体3的槽口C的构件。输入输出端子4是层叠了多个绝缘层的结构，包含：第1绝缘层4a、在第1绝缘层4a上层叠的第2绝缘层4b、和在第2绝缘层4b上层叠的第3绝缘层4c。进一步地，输入输出端子4在第1绝缘层4a的下表面设置第4绝缘层4d。
第1绝缘层4a比第2绝缘层4b以及第3绝缘层4c更向框体3外延伸，第2绝缘层4b比第3绝缘层4c更向框体3外延伸。此外，第4绝缘层4d比第2绝缘层4b更向框体3外延伸，但不比第1绝缘层4a更向框体3外延伸。进一步地，在第1绝缘层4a的上表面设置被设定为规定电位的多个第1端子6，在第1绝缘层4a的下表面设置被设定为规定电位的多个第2端子7，在第2绝缘层4b的上表面设置交流信号流过的多个第3端子8。
第1绝缘层4a、第2绝缘层4b以及第3绝缘层4c为绝缘材料，由例如氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体、或者玻璃陶瓷等陶瓷材料构成。此外，在第1端子6、第2端子7以及第3端子8被设置的第1绝缘层4a的上表面、第1绝缘层4a的下表面以及第2绝缘层4b的上表面，形成与各端子连接的金属层9。此外，金属层9与各端子对应地形成于第1绝缘层4a以及第2绝缘层4b。此外，在第3绝缘层4c的上表面以及第4绝缘层4d的下表面，形成用于通过钎料来将框体3连接的金属化图案。金属层9以及金属化图案由例如钨、钼或者锰等高熔点金属材料构成。另外，由陶瓷材料构成的第1绝缘层4a、第2绝缘层4b以及第3绝缘层4c的热膨胀系数被设定为例如3×10-6/K以上8×10-6/K以下。
这里，对输入输出端子4的制作方法进行说明。在烧制前的未硬化的第1绝缘层4a的上下表面以及第2绝缘层4b的上表面，使用例如丝网印刷法等厚膜形成技术、或者蒸镀法、溅射法等薄膜形成技术，来形成多个金属层9。进一步地，在第3绝缘层4c的上表面以及第4绝缘层4d的下表面，与金属层9同样地，形成金属化图案。并且，以第1绝缘层4a、第2绝缘层4b、第3绝缘层4c以及第4绝缘层4d层叠的状态同时进行烧制。这样，能够制作出输入输出端子4。金属层9被从第1绝缘层4a的上表面的一端设置到另一端，从第1绝缘层4a的下表面的一端设置到另一端，从第2绝缘层4b的上表面的一端设置到另一端。金属化图案在第3绝缘层4c的上表面以及第4绝缘层4d的下表面中，形成在与框体3连接的位置。
烧制后的输入输出端子4的第1绝缘层4a、第2绝缘层4b、第3绝缘层4c以及第4绝缘层4d为一体。并且，金属层9被设置为在俯视输入输出端子4时，延伸到由框体3围起的内部和外部。其结果，能够通过金属层9来将框体3内的元件与框体3外的外部电子设备电连接。
第1端子6、第2端子7以及第3端子8是用于与外部的电子设备电连接的构件。第1端子6、第2端子7以及第3端子8通过钎料来与金属层9连接。并且，第1端子6、第2端子7以及第3端子8分别与金属层9电连接。
此外，金属层9与各端子对应设置。金属层9被设置为，相邻的多个第1端子6、相邻的多个第2端子7以及相邻的多个第3端子8的各端子彼此隔开间隔，电绝缘地设置。
第1端子6以及第2端子7被设定为例如接地、成为直流电压等固定的值的规定电位。此外，第3端子8被设定为使作为交流信号的高频信号流过。
这里，将第1端子6的一部分设为接地导体用的端子，将第2端子7的一部分设为直流电压用的端子。由于第1端子6的一部分为接地导体用，第2端子7的一部分为直流电压用，第3端子8为交流信号用，特别是通过在第3端子8的下方，与第2端子7之间设置作为接地导体用的第1端子6，因此即使在向第2端子7施加多个不同值的直流电压的情况下，来自第3端子8的电场分布也容易在第3端子8与距离近的第1端子6之间产生。其结果，在第3端子8与第2端子7之间产生的电场分布、电容成分、共振现象被抑制。并且，第3端子8能够维持所希望的特性阻抗，并能够通过第3端子8来顺利地对交流信号进行输入输出。
如图5所示，多个第3端子8在俯视下分别被配置在多个第1端子6彼此之间，按照使第3端子8与相邻的第1端子6之间的间隔相同的方式而被配置。也就是说，第3端子8在俯视下被配置在多个第1端子6彼此之间的中央部。
假设第3端子8与第1端子6被配置为在俯视下重合，则由于第1端子6与第3端子8之间的间隔变小，因此第1端子6与第3端子8之间的电磁场耦合变强，由于随之产生的静电电容的变动而导致的与第3端子8的阻抗不匹配容易产生，并且由于第1端子6与第3端子8之间的电磁场耦合而导致的共振现象容易产生。此外，为了减小随着第1端子6与第3端子8之间的间隔变小而增加的电容成分，在减小了第1端子6、第3端子8的大小的情况下，第1端子6、第3端子8与输入输出端子4、外部电路基板之间的接合部的接合强度、接合性变差。其结果，在第3端子8中传送的交流信号难以被高效地传送。进一步地，在第3端子8中传送的交流信号中容易加入干扰音信号。此外，在第1端子6、第3端子8与输入输出端子4、外部基板之间容易产生接合不良。其结果，在被收纳在元件收纳用封装件1中的元件与第3端子8所连接的外部电路基板之间，容易产生不能正常并且正确地对由交流信号构成的高频信号进行输入输出的问题。
进一步地，若配置为第3端子8与和其相邻的第1端子6之间的间隔在俯视下不相同，则第3端子8与和其相邻的第1端子6之间的间隔不同，第3端子8与相邻的第1端子6之间的电磁场分布难以相对于沿着第3端子8的长度方向的、与第2绝缘板4b垂直的面成为对称，导致在第3端子8与相邻的第1端子6之间的电磁场分布中产生偏离。
因此，按照第3端子8与第1端子6不重合的方式来进行配置，增加第3端子8与第1端子6之间的距离，并使第3端子8与和其相邻的第1端子6之间的间隔相同。由此，能够对由于第3端子8与第1端子6之间的电磁场耦合而产生的第3端子8中的阻抗的不匹配、由于第1端子6与第3端子8之间的电磁场耦合而产生的共振现象进行抑制，并能够高效地对由第3端子8传送的交流信号进行传送。其结果，难以在由第3端子8传送的交流信号中加入干扰音信号，并能够在被收纳在元件收纳用封装件1中的元件与第3端子8所连接的外部电路基板之间，正常并且正确地对由交流信号构成的高频信号进行输入输出。
此外，多个第3端子8在俯视下分别被配置在多个第2端子7彼此之间，按照第3端子8与和其相邻的第1端子6之间的间隔相同的方式而被配置。也就是说，第3端子8在俯视下被配置在多个第1端子6彼此之间的中央部。
按照第3端子8与第2端子7不重合的方式来进行配置，增加第3端子8与第2端子7之间的距离，并将第3端子8与和其相邻的第2端子7之间的间隔配置为相同。其结果，能够对由于第3端子8与第2端子7之间的电磁场耦合而产生的第3端子8中的阻抗的不匹配、由于第2端子7与第3端子8之间的电磁场耦合而产生的共振现象进行抑制。并且，由第3端子8传送的交流信号能够被高效地传送，并且难以加入干扰音信号，能够在被收纳在元件收纳用封装件1中的元件与第3端子8所连接的外部电路基板之间，正常并且正确地对由交流信号构成的高频信号进行输入输出。
如图6所示，第1端子6、第2端子7以及第3端子8沿着基板2的上表面，在平面方向上延伸。此外，第1端子6与第2端子7的上下方向之间的距离是例如0.3mm以上3mm以下，被设定为固定。并且，第1端子6与第2端子7的上下方向之间的距离固定，能够将在外部的上下表面形成有布线图案的柔性印刷基板夹在第1端子6与第2端子7之间。进一步地，第1端子6以及第2端子7分别与在柔性印刷基板的上下表面形成的布线图案电连接。
如图6所示，多个第2端子7在俯视下比多个第1端子6更向框体3外延伸。由于通过第2端子7比第1端子6更向框体3外延伸，从而能够使外部的柔性印刷基板紧贴第2端子7的上表面，沿着第2端子7的上表面而以存在于第1端子6与第2端子7之间的方式滑动，因此容易将柔性印刷基板设置在第1端子6与第2端子7之间，能够缩短为了将柔性印刷基板与输入输出端子4电连接所需要的时间。并且，能够将柔性印刷基板夹在第1端子6与第2端子7之间，然后，能够通过焊锡来将第1端子6以及第2端子7与形成在柔性印刷基板的上下表面的布线图案电连接。
此外，多个第1端子6也可以在俯视下比多个第2端子7更向框体3外延伸。通过第1端子6比第2端子7更向框体3外延伸，例如，形成与从贯通孔H的相反方向来对输入输出端子4进行侧面视时的各端子的位置相对应的贯通部，在从贯通孔H的相反方向来将各端子插入到贯通部，将形成有与贯通部电连接的布线图案的柔性印刷基板一并与各端子电连接的情况下，通过将与第2端子7以及第3端子8之间的间隔小的第1端子6最先插入到贯通部，能够缩小与第1端子6对应的第2端子7以及第3端子8所被插入的贯通部的位置偏移。进一步地，通过在将第1端子6插入到贯通部之后，将第2端子7插入贯通部，从而由第1端子6以及第2端子7来进行相对于贯通部的位置匹配，并能够进一步缩小第3端子8与贯通部之间的位置偏离。其结果，能够对由于第3端子8未被插入到贯通部而产生的电连接不良、变形进行抑制，并且通过将第1端子6插入到贯通部来使与第2端子7以及第3端子8对应的贯通孔位置匹配，能够一并使各端子与柔性印刷基板电连接，所以能够大幅度地缩短安装结构体的制造交货时间。
根据本实施方式，可以将多种端子配置为相对于输入输出端子4的高度位置不同，能够在不使封装件本身大型化的情况下，使导线端子的数量增加。此外，由于第3端子8与和其相邻的第1端子6以及第2端子7之间的电磁场耦合而引起的第3端子8的阻抗的不匹配、由于第1端子6以及第2端子7与第3端子8之间的电磁场耦合而引起的共振现象被抑制，由第3端子8传送的交流信号被高效地传送，并且难以加入干扰音信号，在被收纳在元件收纳用封装件1中的元件与第3端子8所连接的外部电路基板之间，能够正常并且正确地对由交流信号构成的高频信号进行输入输出。
<元件收纳用封装件的制造方法>
这里，对图1或者图2所示的元件收纳用封装件1的制造方法进行说明。首先，分别准备基板2、框体3以及输入输出端子4。基板2、框体3分别对于将熔化了的金属材料浇铸在铸模中而固化了的铸块，使用金属加工法，来制作成规定形状。
输入输出端子4分别准备与各绝缘层对应的陶瓷生片。接下来，在陶瓷生片上，使用例如丝网印刷法，形成由涂敷着含有钼、锰在内的有机溶剂的金属膏构成的金属层9。然后，输入输出端子4通过对层叠的陶瓷生片进行烧制而形成。进一步地，使用丝网印刷法，在作为与框体3的接合面的输入输出端子4的表面形成金属化图案。进一步地，通过钎料来将各种端子与输入输出端子4的金属层9连接。这样，能够制作出输入输出端子4。此外，准备好的框体3，通过钎料来将安装了透光性构件11的保持构件12嵌入并连接于框体3的贯通孔H。
接下来，通过钎料来将准备好的基板2、框体3以及输入输出端子4分别连接。具体来讲，在基板2上载置输入输出端子4，并按照输入输出端子4被插入到槽口C的方式来将框体3载置在基板2上，并通过钎料来一并连接。这样，能够制作出元件收纳用封装件1。进一步地，在元件收纳用封装件1的安装区域R中设置绝缘性的布线基板，通过焊锡来在该布线基板上安装元件，在通过焊线来将元件、布线基板、输入输出端子4电连接之后，用盖体来覆盖元件收纳用封装件，从而能够制作出安装结构体。
<变形例>
本发明并不限定于上述实施方式，在不脱离本发明主旨的范围内可以进行各种变更、改进等。下面，对本实施方式的变形例进行说明。另外，在与本实施方式的变形例有关的元件收纳用封装件以及安装结构体中，对于和与本实施方式有关的元件收纳用封装件1以及安装结构体相同的部分，赋予相同的符号并省略适当的说明。图7是与一个变形例有关的元件收纳用封装件1的侧视图，是相当于图6的附图。
在上述实施方式中，是被设计为第2端子7比第1端子6更向框体3外延伸的结构，但并不限定于此。例如，如图7所示，也可以是第1端子6的框体3的外侧的一端比第2端子7的框体3的外侧的一端更向框体3外延伸的结构。
在该变形例中，在输入输出端子4的第1绝缘层4a露出的上表面设置第1端子6，在输入输出端子4的第1绝缘层4a露出的下表面设置第2端子7。并且，第1端子6的一端被设置为比第2端子7的一端更向框体3外延伸。也就是说，第1端子6的一端比第2端子7的一端更向框体3外延伸。另一方面，第1端子6的另一端被配置为在俯视下与第2端子7的另一端重合。另外，第1端子6的一端以及第2端子7的一端的差被设定为例如1mm以上5mm以下。
通过像这样使第1端子6的一端比第2端子7的一端更向框体3外延伸，从而即使外部的构件从第1端子6的上方朝向第1端子6接近并接触，即使从第1端子6向第2端子7的方向作用了力，也减少了第1端子6的前端部与第2端子7接触的危险。通过像这样使第1端子6的一端比第2端子7的一端更向框体3外延伸，即使由于外部的构件从第1端子6的上方朝向第1端子6接近并接触，而导致从第1端子6向第2端子7的方向作用了力，也抑制了第1端子6的前端部与第2端子7接触的危险。也就是说，即使第1端子6的前端部仅向第2端子7的方向弯曲或变形了第1端子6与第2端子7之间的间隔，第1端子6的前端部也难以与第2端子7接触。但是，在第1端子6的一端并未比第2端子7的一端更向框体3外延伸的情况下，若第1端子6的前端部仅向第2端子7的方向弯曲或者变形第1端子6与第2端子7之间的间隔，则第1端子6的前端部容易与第2端子7接触。因此，在第1端子6的一端比第2端子7的一端更向框体3外延伸的情况下，由于从第1端子7向第2端子8的方向作用的力，导致第1端子6难以与第2端子7接触。
此外，通过第1端子6的一端比第2端子7的一端更向框体3外延伸，由于容易按照将第1端子6的一端夹在中间的方式从上下放置探测器，因此能够容易地进行第1端子6的导通检查。在假设第2端子7比第1端子6长的情况下，难以从上下夹着第1端子6，第2端子7容易与探测器接触。因此，通过使第1端子6比第2端子7长，能够容易地进行第1端子6的导通检查。
此外，由于第1端子6比第2端子7以及第3端子8长，因此能够容易地将第1端子6先与容易弯曲的柔性基板10连接。为了将容易弯曲的柔性基板10与输入输出端子4连接，则在将第1端子6插入导通孔p1之后，使弯曲了的柔性基板10的导通孔p2、p3与第2端子7、第3端子8位置匹配。并且，将第2端子7插入导通孔p2，进一步将第3端子8插入导通孔p3，从而能够将各端子与柔性基板10连接。在假设第2端子7或者第3端子8比第1端子6长的情况下，由于将各端子插入柔性基板10的顺序变为第2端子7或者第3端子8为最先，因此将各端子插入容易变形的柔性基板10的导通孔的位置匹配变得困难。因此，通过使第1端子6比第2端子7以及第3端子8长，则能够将第1端子6最先插入导通孔p1，并能够使相对于第2端子7以及第3端子8的导通孔的位置匹配变得容易。
此外，也可以设计为第1端子6、第2端子7以及第3端子8的垂直方向上的间隔随着第1端子6、第2端子7以及第3端子8的长度变短而变宽。由此，位于第1端子6、第2端子7以及第3端子8之间的柔性基板10能够移位的幅度就随着第1端子6、第2端子7以及第3端子8之间的间隔变宽而变大。其结果，由第1端子6、第2端子7以及第3端子8的长度之差引起的在柔性基板10中产生的应力由于相应于第1端子6、第2端子7以及第3端子8之间的间隔而变大的柔性基板10的位移而缓和。因此，能够抑制应力集中在柔性基板10的一部分中。

Claims (8)

1.一种元件收纳用封装件，具备：
矩形形状的基板，其在上表面具有元件的安装区域；
框体，其在所述基板上沿着所述安装区域的外周而被设置，并且在一部分具有槽口；和
输入输出端子，其被设置在所述槽口，并且从被所述框体围起的区域延伸到未被所述框体围起的区域，
所述输入输出端子包含：第1绝缘层、在所述第1绝缘层上层叠的第2绝缘层、和在所述第2绝缘层上层叠的第3绝缘层，
所述第1绝缘层比所述第2绝缘层以及所述第3绝缘层更向所述框体外延伸，所述第2绝缘层比所述第3绝缘层更向所述框体外延伸，并且在所述第1绝缘层的上表面设置被设定为规定电位的多个第1端子，在所述第1绝缘层的下表面设置被设定为规定电位的多个第2端子，在所述第2绝缘层的上表面设置交流信号流过的多个第3端子。
2.根据权利要求1所述的元件收纳用封装件，其特征在于，
所述多个第3端子分别被配置在所述多个第1端子彼此之间。
3.根据权利要求2所述的元件收纳用封装件，其特征在于，
所述多个第1端子与所述多个第2端子在上下方向上重合。
4.根据权利要求3所述的元件收纳用封装件，其特征在于，
所述多个第1端子的一端比所述多个第2端子的一端更向所述框体外延伸。
5.根据权利要求1所述的元件收纳用封装件，其特征在于，
所述第1端子是接地导体用端子，所述第2端子是直流电压用端子。
6.根据权利要求1所述的元件收纳用封装件，其特征在于，
所述框体在与所述槽口对置的位置形成贯通孔，
在所述贯通孔处设置对透光性构件进行保持的保持构件。
7.根据权利要求6所述的元件收纳用封装件，其特征在于，
所述元件是光半导体元件，被配置在与所述透光性构件的光轴一致的所述安装区域。
8.根据权利要求1至7中任一项所述的元件收纳用封装件，其特征在于，
所述输入输出端子与柔性基板电连接。
CN201380010881.9A 2012-03-22 2013-03-05 元件收纳用封装件 Expired - Fee Related CN104126224B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-065758 2012-03-22
JP2012065758 2012-03-22
JP2012255862 2012-11-22
JP2012-255862 2012-11-22
PCT/JP2013/055955 WO2013141013A1 (ja) 2012-03-22 2013-03-05 素子収納用パッケージ

Publications (2)

Publication Number Publication Date
CN104126224A true CN104126224A (zh) 2014-10-29
CN104126224B CN104126224B (zh) 2017-02-22

Family

ID=49222475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010881.9A Expired - Fee Related CN104126224B (zh) 2012-03-22 2013-03-05 元件收纳用封装件

Country Status (4)

Country Link
US (1) US9408307B2 (zh)
JP (1) JP5823023B2 (zh)
CN (1) CN104126224B (zh)
WO (1) WO2013141013A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法
US9935025B2 (en) * 2014-03-13 2018-04-03 Kyocera Corporation Electronic component housing package and electronic device
KR102356636B1 (ko) * 2015-06-26 2022-01-28 삼성전자주식회사 입력 장치, 그 입력 장치로부터 신호를 입력받는 전자기기 및 그 제어방법
JP6923474B2 (ja) * 2018-03-23 2021-08-18 京セラ株式会社 半導体素子用パッケージおよび半導体装置
CN112956015B (zh) * 2018-10-30 2024-05-24 京瓷株式会社 电子部件收纳用封装件以及电子装置
US20230057427A1 (en) * 2020-02-18 2023-02-23 Kyocera Corporation Wiring base and electronic device
GB2600918B (en) * 2020-10-30 2022-11-23 Npl Management Ltd Ion microtrap assembly and method of making of making such an assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528724B1 (en) * 2000-01-19 2003-03-04 Mitsubishi Denki Kabushiki Kaisha Microdevice and its production method
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US6992250B2 (en) 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP4480598B2 (ja) 2004-02-26 2010-06-16 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US7504710B2 (en) * 2004-06-28 2009-03-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
JP4511376B2 (ja) * 2005-01-28 2010-07-28 京セラ株式会社 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4947967B2 (ja) * 2005-12-12 2012-06-06 富士通株式会社 回路モジュール
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device
EP2221867B1 (en) 2007-10-30 2017-08-02 Kyocera Corporation Connection terminal, package using the same, and electronic device

Also Published As

Publication number Publication date
JP5823023B2 (ja) 2015-11-25
WO2013141013A1 (ja) 2013-09-26
JPWO2013141013A1 (ja) 2015-08-03
US9408307B2 (en) 2016-08-02
CN104126224B (zh) 2017-02-22
US20150016074A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
CN104126224A (zh) 元件收纳用封装件
CN103457569A (zh) 晶体振荡器
US10014233B2 (en) Electronic component containing package and electronic device
CN103329260A (zh) 半导体元件收纳用封装体、具备其的半导体装置及电子装置
CN104364897B (zh) 元件收纳用封装件以及安装结构体
CN102870326A (zh) 弹性表面波装置以及其制造方法
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
KR20090078335A (ko) 플라스틱 표면실장형 대면적 전원디바이스
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
CN204303794U (zh) 元件收纳用封装件以及安装构造体
CN108352363A (zh) 布线基板、光半导体元件封装体以及光半导体装置
CN103250240A (zh) 元件收纳用封装、半导体装置用部件以及半导体装置
CN106415821B (zh) 元件收纳用封装以及安装结构体
CN104113981A (zh) 多层布线基板以及具备该多层布线基板的模块
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
CN102084481B (zh) 用于高温应用的平面电功率电子模块以及相应的制造方法
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
KR20220008932A (ko) 통신 모듈
US10068882B2 (en) High-frequency module
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
CN103915461A (zh) Cmos图像传感器封装方法
JP5791263B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2014045023A (ja) 光半導体素子収納用パッケージおよび実装構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

Termination date: 20210305

CF01 Termination of patent right due to non-payment of annual fee