CN102084481B - 用于高温应用的平面电功率电子模块以及相应的制造方法 - Google Patents

用于高温应用的平面电功率电子模块以及相应的制造方法 Download PDF

Info

Publication number
CN102084481B
CN102084481B CN2009801255113A CN200980125511A CN102084481B CN 102084481 B CN102084481 B CN 102084481B CN 2009801255113 A CN2009801255113 A CN 2009801255113A CN 200980125511 A CN200980125511 A CN 200980125511A CN 102084481 B CN102084481 B CN 102084481B
Authority
CN
China
Prior art keywords
electronic device
layer
carrier film
electrical contacts
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801255113A
Other languages
English (en)
Other versions
CN102084481A (zh
Inventor
F.卢普
K.韦德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN102084481A publication Critical patent/CN102084481A/zh
Application granted granted Critical
Publication of CN102084481B publication Critical patent/CN102084481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

本发明涉及一种电子器件，尤其是一种功率模块和一种用于该电子器件的制造或者接触的相应方法。本发明的特征在于，将器件（1）固定在具有至少一种第一无机材料的电绝缘的承载膜（3）上，该承载膜具有至少一个开口（5），在该开口中设置有向器件（1）外的、该器件（1）的至少一个电接触部（7）。通过这种方式，可以提供针对大于175℃的温度范围的电子器件（1），尤其是功率模块。

Description

用于高温应用的平面电功率电子模块以及相应的制造方法
本发明涉及一种根据主权利要求前序部分所述的方法和一种根据并列权利要求的前序部分所述的电子器件。
根据平面连接技术、尤其是针对西门子内部术语SiPLIT下的技术，接触印制导线的绝缘通过在直接铜键合衬底（Direct Copper Bond-Substraten）（DCB衬底）上的电器件上施加绝缘膜来实现，其中所述绝缘膜尤其是具有聚合物。这种传统的构造技术和连接技术，如这例如是SiPLIT、然而同样是键合，能够实现针对热学上要求直到150℃的功率电子应用的多种变形方案。
特别是传统的键合技术是关于功率器件和模块的制造成本方面的标准。此外，存在多种与键合关联的实施形式，如例如小带键合等等。在制造功率模块时，直接铜键合衬底基本上通过焊接上电子器件或者芯片和/或表面安装器件（SMD）来装备。对于平面连接技术，尤其是针对西门子内部术语SiPLIT下的技术，接触印制导线的绝缘和结构化通过施加激光结构化的绝缘膜来提供。接着，通过结构化过程和电解金属沉积产生电连接，其中所述电解金属沉积对应于SiPLIT工艺技术。
根据现有技术，持续温度可耐受性通过使用聚合物绝缘膜而限制在小于175℃。
除了实现技术上的要求和特性之外，存在对于针对大于200℃的应用的功率模块的要求，这些模块是新的、创新的并且尤其是廉价的。对于大于200℃的温度应用的模块的要求越来越多。
本发明的任务是提供一种针对尤其是大于175℃的温度范围的电子器件、尤其是功率模块。在此，尤其是电绝缘应当是有效电绝缘的、有效附着的并且热机械稳定的。尤其是针对功率电子设备应当实现尤其是高温封装，这些高温封装在整个寿命上都是热机械稳定的。
该任务通过一种根据主权利要求的方法和一种根据并列权利要求的装置来解决。
对于解决方案，尤其是建议一种仅仅使用无机材料（例如为玻璃或者陶瓷）的模块构造。通过这种方式，尤其是用于功率电子设备的高温封装通过使用无机绝缘材料或者多重结合（multigebundene）的无机绝缘材料来提供，使得实现大的电绝缘、有效的附着和稳定的热机械特性，其中该功率电子设备在整个寿命上经受高温。
在承载膜中进行开口的切除、电子器件的定位和固定，以及例如在承载膜上的引线框架的定位和固定。此外，在电子器件和例如引线框架以及其他不见之间建立接触。根据本发明的构造可以优选用于优选针对传统的功率模块以大件数来生产性地批量制造器件或者模块。通过使用耐受高温的（即具有大于175℃的温度的温度耐受性）、导热的、高度电绝缘的、结构化的无机材料，可以实现多个优点：由于良好的形状配合能力导致的从侧面也同样的良好的热连接、良好的热管理以及对于高压应用的高的抗电击穿强度。其他优点是改进的可靠性、降低的损耗功率、高的电流密度、集成能力、紧凑的结构、灵活的布局以及电磁屏蔽。改进的可靠性实现充分的长时间稳定性。
在承载膜中的开口尤其是可以通过激光切割来产生。
其他的有利的扩展方案结合从属权利要求来要求保护。
根据一个有利的扩展方案，借助具有至少一种第二无机材料的填充层来填充间隙以电绝缘。间隙的绝缘通过无机材料进行。填充层具有100微米至400微米的层厚度。尤其是填充电子器件、承载膜和引线框架之间的间隙。三维成型的引线框架是导电的、尤其是金属的、三维成型的结构，例如具有格栅的形式，其例如通过成本低廉的冲压、刻蚀和/或弯曲例如在卷筒上或者以条的形式来制造。三维成型意味着尤其是从一个平面弯出来。作为材料合适的优选是Cu合金，例如锡青铜CuSn6或者SB02，即Cu98Fe2。典型的厚度在0.2mm至0.5mm的范围中。不同于这里限定的三维成型的引线框架，同样使用平面的引线框架。针对三维成型的引线框架和平面的引线框架的总术语是引线框架。在实施例中，三维成型的引线框架用作冲压弯件或者冲压格栅。
根据另一有利的扩展方案，第一和/或第二无机材料是陶瓷高温材料，其尤其是通过喷射、浸渍或者烧结来提供，更确切地说，尤其是在无机或者有机复合基体（Verbundmatrix）中来提供。
根据另一有利的扩展方案，第一和/或第二无机材料是玻璃（其例如通过在400℃的温度情况下玻璃焊剂重熔来产生）、亚硝酸硼（Bornitrit）、碳化硼、高温水泥、亚硝酸硅、混合陶瓷、氧化铝、多重结合的碳化硅和/或陶瓷粘合剂（例如Kager公司的产品“Ceramacoat”）。可以提供SiC模块。碳化硅相比于Si电子设备、尤其是在开关频率、工作温度和功率密度方面是有利的。该材料可以借助溅射工艺、化学气相淀积（CVD）或者等离子体方法来施加。
根据另一有利的扩展方案，填充层具有多层结构，其中各层与不同的要求匹配，并且借助喷射或者层压来施加。尤其是陶瓷层可以满足不同的要求，即例如纵向膨胀、电绝缘或者通过多层结构的附着。例如，第一覆层与底板的纵向膨胀系数匹配，底板例如是直接铜键合衬底，或者铜键合板。施加例如可以借助喷射（更确切地说为等离子体喷射、火焰喷射、真空喷射和低压喷射）或者同样借助单个层的层压来产生。
根据另一有利的扩展方案，在各层之间施加增附剂例如硅烷，用于提供各层的有效附着。通过这种增附剂，附加地实现至各层的良好附着。
根据另一有利的扩展方案，在填充层上尤其是借助丝网印刷喷射、浸渍、层压、涂抹来施加例如Al（OH3）的层，用于闭合和修复（Ausheilen）最后层的孔和裂缝。此外，密封性是有重要意义的。在此，在环氧树脂和硅树脂的基础上产生典型的密封物，例如所谓的溶胶凝胶。通过这种方式，实现了改进的可靠性、降低的损耗功率、高的电流密度、集成能力、紧凑的构造、灵活的布局、通过堆叠可能性（即三明治结构）得到的电磁屏蔽。
根据另一有利的扩展方案，在开口中和/或在电绝缘承载膜的至少一侧上借助施加至少一个结构化的、平坦的、电的、尤其是由Cu-Ni/Au、Ag、Sn-Ag构成的导体层来实现产生电接触。提供了一种由无机材料构成的合适的、薄的绝缘承载膜，如例如是玻璃膜，例如带有两侧结构化的Cu金属化物并且尤其是分配给接触面例如源极、栅极和漏极接触部的开口。器件接触面根据连接方法例如在前面的晶片级工艺中设置有对于连接方法合适的功能层例如Cu、Ni/Au、Ag、SnAg金属化物。
根据另一有利的扩展方案，借助电镀或者印刷来实现产生导体层。在通过电镀技术的接触中，临时的固定装置面例如粘合面或者粘合台同样用作密封装置，也即防止液体到达承载膜和电子器件或者可能的Cu引线框架之间。印制导线结构或者接触部同样可以通过印刷工艺在电子器件的所产生的预备之后根据数据来产生。
根据另一有利的扩展方案，借助将导体层电接触、例如借助将导体层钎焊或者熔焊到至少一个引线框架上来产生电接触部，该引线框架尤其是由铜构成。作为接触部，可以通过在例如玻璃开口中的金属化例如电镀穿通接触、钎焊连接、熔焊连接来提供与布局匹配的、尤其是在两侧被施加的Cu引线框架。在两侧可能的、在Cu引线框架上大面积的器件接触例如可以通过按标准的钎焊方法或者同样借助没有焊剂的连接方法来进行，如这例如是纳米Ag、激光/超声焊接等等。外部端子同样可以借助引线框架、尤其是Cu引线框架的构型和改型来成本低廉地一同产生。通过使用引线框架连接技术和使用自动化的过程，可以成本低廉地提供电子器件或者功率模块。
根据另一有利的扩展方案，借助自动光学检测（AOI）进行器件在临时的固定装置面上的定位。根据AOI进行的电子器件例如在临时的固定装置面上的定位能够实现至接触面、例如引线框架的准确的分配。在通过电镀的接触中，该固定装置面同样用作密封装置，即防止了液体到达承载膜和芯片或者Cu引线框架之间。可替选地，在关键位置上也可以施加薄的疏水层。
根据另一有利的扩展方案，进行填充层的向后磨削直到器件的或者另一部件的背离承载膜的侧。
根据另一有利的扩展方案，将冷却体和/或另外的接触部施加在电接触部和/或在器件的背离承载膜的侧上了。由此，得到双侧的冷却，其实现了改进的可靠性、降低的损耗功率、高的电流密度、集成能力、紧凑的结构以及灵活的布局。进行冷却体和/或背侧接触部的施加。同样可以提供类似的附加物。在需要时，预备器件上侧和/或下侧可以为了改进热学管理附加地例如实施以厚的、结构化的Cu块用于在短路情况下短时散热。
根据另一有利的扩展方案，可以借助组成部分的集成和多层结构来提供嵌入式系统、所谓的embedded system。
借助实施例结合附图来进一步描述本发明。其中：
图1示出了根据本发明的方法的一个实施例；
图2示出了根据本发明的电子器件或者电子功率模块的一个实施例。
图1示出了根据本发明的方法的一个实施例，在此，该方法具有以下步骤。借助步骤S1进行在承载膜中的开口的切除。借助步骤S2进行电子器件、引线框架等等在承载膜上的定位和固定。借助步骤S3进行间隙的填充。借助步骤S4进行间隙材料的向后磨削直到电子器件或者其他部件的后侧。借助步骤S5进行在电子器件和引线框架以及其他部件之间的接触的建立。借助步骤S6进行冷却体和/或其他后侧接触部的施加。
根据另一图2示出了根据本发明的电子器件或者电子功率模块的一个实施例。参考标记1表示电子器件，其例如是场效应晶体管。其他电子器件同样是可能的。参考标记3表示具有至少一种第一无机材料的、电绝缘的承载膜。器件1固定在具有至少一种第一无机材料的、电绝缘的承载膜上。承载膜3具有至少一个开口5，在该开口中设置有朝向器件1的外部的、器件1的至少一个电接触部7。在外部同样意味着从功率模块出来。参考标记9表示用于电绝缘的、具有至少一种第二无机材料的填充层，用于填充间隙。在此，间隙例如是在电子器件1、承载膜3和引线框架11之间的空间。在此，填充层9可以具有多层结构，其中各层与不同的要求匹配。在各层之间可以构建增附剂用于提供各层的有效附着。在填充层9上可以施加用于闭合和修复最后的层的孔和缝隙的覆层。在图2中，最后的层是填充层9的最上层。图2示出了借助将导体层7电接触到至少一个引线框架11上来产生电接触部7，该引线框架尤其是由铜构成。外部端子通过引线框架11的构型和改型来成本低廉地产生。参考标记13表示在电接触部7上和/或在器件1的背离承载膜3的侧上的至少一个冷却体和/或其他的接触部。图2示出了用于高于175℃、尤其是高于200℃的高温应用的、基于无机的功率模块。

Claims (36)

1.一种用于产生模块的至少一个电子器件（1）的方法，包括以下步骤：
在具有至少一种第一无机材料的电绝缘的承载膜（3）中切除为该器件（1）的至少一个电接触部（7）而设置的至少一个开口（5）；
将该电子器件（1）定位和固定在所述承载膜（3）上；
产生向该电子器件（1）的外部的电接触部（7）；
其中，为了构建该模块仅仅使用无机的或者多重结合的无机绝缘材料（3；9）。
2.根据权利要求1所述的方法，其特征在于，用具有至少一种第二无机材料的填充层（9）填充在电子器件（1）、承载膜（3）和引线框架（11）之间的间隙，用于借助高温封装对电子器件（1）进行电绝缘。
3.根据权利要求2所述的方法，其特征在于，所述第一和/或第二无机材料是陶瓷高温材料。
4.根据权利要求3所述的方法，其特征在于，所述陶瓷高温材料是在无机复合基体中的。
5.根据权利要求2、3或4所述的方法，其特征在于，第一和/或第二无机材料是玻璃、亚硝酸硼、碳化硼、高温水泥、亚硝酸硅、混合陶瓷、氧化铝、碳化硅和/或陶瓷粘合剂。
6.根据权利要求2、3或4所述的方法，其特征在于，该填充层（9）具有多层结构，其中各层与不同的要求匹配，并且借助喷射或者层压来施加。
7.根据权利要求6所述的方法，其特征在于，在各层之间施加增附剂，用于提供各层的有效附着。
8.根据权利要求7所述的方法，其特征在于，所述增附剂是硅烷。
9.根据权利要求2至4之一所述的方法，其特征在于，在所述填充层（9）上施加覆层，用于闭合和修复最后层的孔和裂缝。
10.根据权利要求9所述的方法，其特征在于，所述覆层是Al（OH3）。
11.根据权利要求9所述的方法，其特征在于，所述覆层借助丝网印刷、喷射、浸渍、层压、涂抹来施加。
12.根据权利要求1至4之一所述的方法，其特征在于，在所述开口（5）中和/或在电绝缘的承载膜（3）的至少一侧上借助施加至少一个结构化的、平坦的、电的导体层来产生电接触部（7）。
13.根据权利要求12所述的方法，其特征在于，所述导体层由Cu、Ni/Au、Ag、Sn-Ag构成。
14.根据权利要求12所述的方法，其特征在于，借助电镀或者印刷来产生导体层。
15.根据权利要求13或14所述的方法，其特征在于，借助将该导体层电接触到至少一个引线框架（11）上来产生电接触部（7），其中该引线框架由铜构成。
16.根据权利要求15所述的方法，其特征在于，借助于钎焊或者熔焊产生电接触部（7）。
17.根据权利要求1至4之一所述的方法，其特征在于，借助自动光学检测进行器件（1）在临时的固定装置面上的定位。
18.根据权利要求2至4之一所述的方法，其特征在于，进行所述填充层（9）的向后磨削直到该器件（1）的或者另一部件的背离承载膜（3）的侧。
19.根据权利要求1至4之一所述的方法，其特征在于，将至少一个冷却体（13）和/或另外的接触部施加在该电接触部上和/或在该器件（1）的背离承载膜（3）的侧上。
20.一种模块的电子器件（1），其中该器件（1）固定在具有至少一种第一无机材料的电绝缘的承载膜（3）上，该承载膜具有至少一个开口（5），在该开口中设置有器件（1）的至少一个向外的电接触部（7），其中，为了构建该模块仅仅使用无机的或者多重结合的无机绝缘材料（3；9）。
21.根据权利要求20所述的电子器件，其特征在于，具有至少一种第二无机材料的填充层（9）用于借助高温封装来电绝缘该电子器件（1），其中所述填充层（9）填充在电子器件（1）、承载膜（3）和引线框架（11）之间的间隙。
22.根据权利要求21所述的电子器件，其特征在于，第一和/或第二无机材料是陶瓷高温材料。
23.根据权利要求22所述的电子器件，其特征在于，陶瓷高温材料是在无机复合基体中的。
24.根据权利要求21所述的电子器件，其特征在于，第一和/或第二无机材料是玻璃、亚硝酸硼、碳化硼、高温水泥、亚硝酸硅、混合陶瓷、氧化铝、多重结合的碳化硅和/或陶瓷粘合剂。
25.根据权利要求21所述的电子器件，其特征在于，所述填充层（9）具有多层结构，其中各层与不同的要求匹配。
26.根据权利要求25所述的电子器件，其特征在于，在各层之间构造增附剂，用于提供各层的有效附着。
27.根据权利要求26所述的电子器件，其特征在于，所述增附剂是硅烷。
28.根据权利要求21所述的电子器件，其特征在于，在所述填充层（9）上施加覆层，用于闭合和修复最后层的孔和裂缝。
29.根据权利要求28所述的电子器件，其特征在于，所述覆层由Al（OH3）构成。
30.根据权利要求20或21所述的电子器件，其特征在于，在开口中和/或在电绝缘的承载膜（3）的至少一侧上借助施加至少一个结构化的、平坦的、电的导体层来产生电接触部（7）。
31.根据权利要求30所述的电子器件，其特征在于，所述导体层由Cu、Ni/Au、Ag、Sn-Ag构成。
32.根据权利要求30所述的电子器件，其特征在于，借助电镀或者印刷来产生导体层。
33.根据权利要求31或32所述的电子器件，其特征在于，借助将导体层电接触到至少一个引线框架（11）上来产生电接触部（7），其中该引线框架由铜构成。
34.根据权利要求20或21所述的电子器件，其特征在于，所述器件借助自动光学检测在临时的固定装置面上被定位。
35.根据权利要求21所述的电子器件，其特征在于，所述填充层（9）被向后磨削直到器件（1）的或者另一部件的背离承载膜（3）的侧。
36.根据权利要求20或21所述的电子器件，其特征在于，至少一个冷却体（13）和/或其他接触部被施加在电接触部（7）上和/或在器件（1）的背离承载膜（3）的侧上。
CN2009801255113A 2008-07-02 2009-06-16 用于高温应用的平面电功率电子模块以及相应的制造方法 Expired - Fee Related CN102084481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008031231A DE102008031231B4 (de) 2008-07-02 2008-07-02 Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
DE102008031231.2 2008-07-02
PCT/EP2009/057406 WO2010000605A1 (de) 2008-07-02 2009-06-16 Planare elektrische leistungselektronik-module für hochtemperatur-anwendungen und entsprechende herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN102084481A CN102084481A (zh) 2011-06-01
CN102084481B true CN102084481B (zh) 2013-04-10

Family

ID=41087395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801255113A Expired - Fee Related CN102084481B (zh) 2008-07-02 2009-06-16 用于高温应用的平面电功率电子模块以及相应的制造方法

Country Status (7)

Country Link
US (1) US8570748B2 (zh)
EP (1) EP2294613B1 (zh)
JP (1) JP2011526422A (zh)
CN (1) CN102084481B (zh)
DE (1) DE102008031231B4 (zh)
RU (1) RU2011103529A (zh)
WO (1) WO2010000605A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
US11350490B2 (en) * 2017-03-08 2022-05-31 Raytheon Company Integrated temperature control for multi-layer ceramics and method
US10916931B2 (en) * 2018-01-15 2021-02-09 Infineon Technologies Ag Temperature sensing and fault detection for paralleled double-side cooled power modules

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0607656A1 (en) * 1992-10-26 1994-07-27 Texas Instruments Incorporated Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
US5896271A (en) * 1997-07-21 1999-04-20 Packard Hughes Interconnect Company Integrated circuit with a chip on dot and a heat sink
CN1543291A (zh) * 2003-02-18 2004-11-03 ���µ�����ҵ��ʽ���� 电子部件内置模块及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362542A (ja) * 1989-07-31 1991-03-18 Seiko Epson Corp 半導体装置及びその製造方法
JPH0677281A (ja) * 1992-08-24 1994-03-18 Hitachi Ltd バンプ形成方法
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6580361B2 (en) * 2000-12-21 2003-06-17 Charles E. Bucher Low voltage speaker and lighting system
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102005037869B4 (de) 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
JP5029078B2 (ja) * 2006-03-15 2012-09-19 株式会社日立製作所 電力用半導体装置
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0607656A1 (en) * 1992-10-26 1994-07-27 Texas Instruments Incorporated Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
US5896271A (en) * 1997-07-21 1999-04-20 Packard Hughes Interconnect Company Integrated circuit with a chip on dot and a heat sink
CN1543291A (zh) * 2003-02-18 2004-11-03 ���µ�����ҵ��ʽ���� 电子部件内置模块及其制造方法

Also Published As

Publication number Publication date
US8570748B2 (en) 2013-10-29
CN102084481A (zh) 2011-06-01
DE102008031231A1 (de) 2011-05-19
JP2011526422A (ja) 2011-10-06
EP2294613B1 (de) 2017-08-02
US20110107594A1 (en) 2011-05-12
EP2294613A1 (de) 2011-03-16
DE102008031231B4 (de) 2012-12-27
RU2011103529A (ru) 2012-08-10
WO2010000605A1 (de) 2010-01-07

Similar Documents

Publication Publication Date Title
CN110178215B (zh) 通过增材制造制作电子功率模块以及相关基板和模块的方法
CN103151325B (zh) 半导体器件
TW497183B (en) Semiconductor device
CN102832191B (zh) 功率模块封装和具有该功率模块封装的系统模块
CN101593709B (zh) 含烧结接头的模块
CN103956350A (zh) 包括将半导体芯片键合至铜表面的烧结接合部的模块
US20110031608A1 (en) Power device package and method of fabricating the same
CN1307699C (zh) 基于压接互连技术的电力电子集成模块的制备方法
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
CN104637832A (zh) 半导体装置及其制造方法
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
CN104126224A (zh) 元件收纳用封装件
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
CN102084481B (zh) 用于高温应用的平面电功率电子模块以及相应的制造方法
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
US10229891B2 (en) Chip embedding package with solderable electric contact
CN101785104A (zh) 借助从平面中弯曲出的金属冲压格栅或者冲压弯曲件的模块构建和连接技术
CN107749399B (zh) 一种功率芯片封装方法和结构
CN104617910B (zh) 水晶振子
CN102811554A (zh) 大功率电子器件模组用基板及其制备方法
US10236244B2 (en) Semiconductor device and production method therefor
CN107785470A (zh) Uv‑led附框陶瓷基板及其制造方法
JP2015037094A (ja) 電子部品モジュール
JP5613100B2 (ja) 半導体装置の製造方法
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130410

Termination date: 20200616