JP5837187B2 - 半導体素子収納用パッケージ、半導体装置および実装構造体 - Google Patents
半導体素子収納用パッケージ、半導体装置および実装構造体 Download PDFInfo
- Publication number
- JP5837187B2 JP5837187B2 JP2014515673A JP2014515673A JP5837187B2 JP 5837187 B2 JP5837187 B2 JP 5837187B2 JP 2014515673 A JP2014515673 A JP 2014515673A JP 2014515673 A JP2014515673 A JP 2014515673A JP 5837187 B2 JP5837187 B2 JP 5837187B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor element
- semiconductor device
- lead pin
- ceramic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子収納用パッケージ、半導体装置および実装構造体に関する。
従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子、半導体素子を収納するための半導体素子収納用パッケージが知られている。このようなパッケージの内部に半導体素子を収納して、半導体素子をパッケージの外部と電気的に接続されるように組み立てることによって半導体装置が構成される。なお、半導体素子を収納したパッケージの下面の一辺に沿ってリードピンを設けたものが提案されている(例えば、実開平3−88347号公報参照)。
外部の実装基板の一辺の幅が半導体装置の一辺の幅しか取れない小型の実装基板を用いる場合は、半導体装置の下面の一辺にしかリードピンを設けることができない。仮に、半導体装置の下面の四辺全てにリードピンを設けた場合は、実装基板に設ける信号線のピッチが狭ピッチとなり、実装基板上の信号線の引き回しパターンが複雑化する。さらには、リードピンが意図しない信号線と電気的に接続される虞が高まり、製造歩留りが悪化する可能性がある。
ところで、半導体素子収納用パッケージは、単に下面の一辺に沿ってリードピンを設けた場合は、リードピンを外部の基板に接続した状態では、半導体素子からリードピンに熱が伝わり、リードピンが、あるいはリードピンと外部の基板とを接続する接合材が熱膨張を起こすことで、パッケージが傾きやすい構造となっている。
本発明は、半導体素子からリードピンに熱が伝わっても、パッケージが傾くのを低減することが可能な半導体素子収納用パッケージ、半導体装置および実装構造体を提供することを目的とする。
本発明の一実施形態に係る半導体素子収納用パッケージは、上面に凹部または上面から下面にかけて貫通部を有する矩形状のセラミックパッケージと、前記セラミックパッケージの下面に一辺から他辺に向かって前記凹部と重なる領域にまで延在するように取り付けられた、前記一辺側の幅よりも前記他辺側の幅が狭い放熱板とを備えている。また、半導体素子収納用パッケージは、前記セラミックパッケージの前記下面に前記他辺に沿って設けられた複数の第1リードピンと、前記セラミックパッケージの下面に前記放熱板の幅が狭い箇所を挟んで両側に設けられた一対の第2リードピンとを備えている。
本発明の一実施形態に係る半導体装置は、前記半導体素子収納用パッケージと、前記半導体素子収納用パッケージの前記矩形状のセラミックパッケージの前記凹部に実装された半導体素子とを備えている。
本発明の一実施形態に係る実装構造体は、前記半導体装置と、前記半導体装置が実装される実装基板とを備えている。また、実装構造体は、前記実装基板が、上面に前記第1リードピンに接続される信号線が形成されており、下面に前記第2リードピンに接続されるグランド層が形成されている。
以下、本発明の一実施形態に係る半導体素子収納用パッケージ、半導体装置および実装構造体について、図面を参照しながら説明する。
<半導体装置の構成>
半導体装置1は、外部からの電気信号を半導体素子で信号処理して外部に出力するための装置であって、例えばIC、LSI、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子2を実装するのに用いるものである。半導体装置1は、半導体素子収納用パッケージ3に半導体素子2を実装したものである。半導体装置1は、半導体素子収納用パッケージ3と、半導体素子収納用パッケージ3の矩形状のセラミックパッケージ31の凹部Pに実装された半導体素子2とを備えている。
半導体装置1は、外部からの電気信号を半導体素子で信号処理して外部に出力するための装置であって、例えばIC、LSI、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子2を実装するのに用いるものである。半導体装置1は、半導体素子収納用パッケージ3に半導体素子2を実装したものである。半導体装置1は、半導体素子収納用パッケージ3と、半導体素子収納用パッケージ3の矩形状のセラミックパッケージ31の凹部Pに実装された半導体素子2とを備えている。
半導体装置1は、リードピンを外部の実装基板5に差し込んで実装するものである。リードピンは、半導体素子収納用パッケージ3の下面に設けられることで、外部の実装基板5に設けられた信号線やグランド層に半田等の導電部材を介して接続して用いられる。そして、リードピンと外部の実装基板5とを電気的に接続する。このようにして、半導体素子2と外部の実装基板5との間で電気信号を送受信することができたり、グランド層に接続することができたりする。
半導体素子収納用パッケージ3は、上面に凹部Pを有する矩形状のセラミックパッケージ31と、セラミックパッケージ31の下面に一辺Aから他辺Bに向かって凹部Pと重なる領域にまで延在するように取り付けられた、セラミックパッケージ31の一辺A側の幅よりもセラミックパッケージの他辺B側の幅が狭い放熱板32と、を備えている。さらに、半導体素子収納用パッケージ3は、セラミックパッケージ31の下面に他辺Bに沿って設けられた複数の第1リードピン33と、セラミックパッケージ31の下面に放熱板32の幅が狭い箇所を挟んで両側に設けられた一対の第2リードピン34とを備えている。ここで、凹部Pは、基板311の上面と枠体312とで囲まれる領域によって形成される。
セラミックパッケージ31は、半導体素子2を実装することが可能な板状体の基板311と、基板311上に半導体素子2を実装する領域を取り囲んで設けられた枠体312とを備えている。基板311は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等からなる絶縁層を複数層積層したものである。基板311は、矩形状の板状体であって、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、一辺の長さが例えば5mm以上50mm以下に設定されている。また、基板311は、上下方向の厚みが例えば0.3mm以上6mm以下に設定されている。なお、基板311の上面および内部には、電気信号が伝送される、モリブデンまたはマンガン等の金属を含む配線導体が形成されている。
また、基板311の上面には、半導体素子2を取り囲むように枠体312が設けられている。枠体312は、基板311の四辺に沿って設けられている。枠体312は、枠状部材であって、半導体素子2を外部から保護するものである。枠体312は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等からなる絶縁層を複数層積層したものである。なお、枠体312は、基板311と一体的に形成されていてもよいし、基板311と別個独立に形成されていてもよい。基板311と枠体312とが別個独立に形成された場合には、基板311と枠体312とは、例えば半田またはろう材や樹脂接合材、ガラス接合材等の接合部材を介して接合される。
また、枠体312は、上下方向の厚みが例えば0.3mm以上6mm以下であって、半導体素子2の厚みよりも大きく設定されている。また、枠体312は、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、外縁の一辺の長さが例えば5mm以上50mm以下に設定されている。また、枠体312は、平面視して、内縁の一辺の長さが例えば3mm以上48mm以下に設定されている。
また、枠体312上には、半導体素子2を覆うように蓋体4が設けられる。蓋体4は、枠体312で囲まれる領域を気密封止するものである。蓋体4は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスからなる。また、蓋体4は、枠体312の上面に、例えば半田またはろう材等の接合部材を介して接合される。
枠体312で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体4を枠体312上に設けることで、枠体312で囲まれる領域を気密封止された状態にすることができる。蓋体4は、所定雰囲気で、枠体312上に載置され、枠体312の封止用導体パターン上に接合されたシールリングと蓋体4の封止部材とが溶接されるように所定電流を蓋体4に印加して、シーム溶接を行なうことによって枠体312上に取り付けられる。また、蓋体4は、例えば半田、ろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
基板311の下面には、図2に示すように、放熱板32、第1リードピン33および第2リードピン34が設けられている。放熱板32は、半導体素子2の発する熱が半導体素子収納用パッケージ3を介して伝わる。そして、伝わった熱は、放熱板32から大気中や外部の実装基板5に放熱される。放熱板32は、セラミックパッケージ31の下面の一辺Aから他辺Bに向かって、凹部Pと重なる領域にまで延在している。放熱板32は、凹部Pと重なる領域に設けられることで、半導体素子2から直下に伝わる熱を効率よく外部に向かって放熱することができる。また、放熱板32は、セラミックパッケージ31の一辺A側の幅よりも他辺B側の幅が狭くなるように形成されている。
また、放熱板32は、例えば、銅、アルミニウムまたは銅−タングステン等の熱伝導性の優れた材料からなる。放熱板32は、図4に示すように、一辺A側の辺の長さ(幅)が、例えば4mm以上50mm以下であって、他辺B側の辺の長さ(幅)が、例えば3mm以上49mm以下に設定されている。また、一辺A側の辺と他辺B側の辺とをつなぐ辺の長さは、例えば4mm以上49mm以下に設定されている。なお、放熱板32の熱伝導率は、例えば150W/(m・K)以上380W/(m・K)以下に設定されている。
また、放熱板32の幅が狭い箇所には、幅方向の両側に湾曲した切欠きCが設けられている。そして、放熱板32の幅が狭い箇所は、これら切欠きCの部位において一対の第2リードピン34で挟まれている。また、放熱板32は、第2リードピン34と間を空けて設けられている。なお、切欠きCの曲率半径は、例えば0.6mm以上2mm以下に設定されている。
第2リードピン34と切欠きCとの関係について説明する。第2リードピン34は、切欠きCの近傍に設けられている。第2リードピン34は、平面視して切欠きCが設けられている放熱板32の角を形成する二辺が交差する領域内に、少なくとも一部が位置しているように配置されることが好ましい。第2リードピン34を切欠きCの近傍に設けることで、第2リードピン34から放熱板32までの距離を短くするとともに、平面視して第2リードピンの放熱板32によって取り囲まれる領域を大きくすることができる。さらに、平面視して放熱板32の面積を大きくすることができるとともに、外部の実装基板5との接続面積を大きくすることができる。その結果、第2リードピン34の熱を放熱板32に伝えやすくすることができ、第2リードピン34が熱によって、外部の基板に対して外れにくくすることができるとともに、半導体素子収納用パッケージ3の半導体素子2から外部の実装基板5への放熱性を向上することができる。
第1リードピン33は、セラミックパッケージ31の基板311の下面の他辺Bに沿って複数設けられている。第1リードピン33は、セラミックパッケージ31に設けられた配線導体に電気的に接続されている。そして、第1リードピン33は、半導体素子2に電気的に接続されている。第1リードピン33は、円柱状であって、直径が例えば1mm以上2mm以下であって、上下方向の長さが例えば2mm以上10mm以下に設定されている。なお、第1リードピン33は、例えば、銅−鉄、鉄−ニッケルまたは鉄−ニッケル−コバルト等の導電性材料からなる。
第2リードピン34は、セラミックパッケージ31の基板311の下面に、放熱板32の幅狭の箇所を間に挟むように設けられている。第2リードピン34は、セラミックパッケージ31に設けられた配線導体に電気的に接続されている。そして、第2リードピン34は、半導体素子2に電気的に接続されている。第2リードピン34は、円柱状であって、直径が例えば1mm以上2mm以下であって、上下方向の長さが例えば2mm以上10mm以下に設定されている。なお、第2リードピン34は、例えば、銅−鉄、鉄−ニッケルまたは鉄−ニッケル−コバルト等の導電性材料からなる。
第1リードピン33および第2リードピン34は、いずれも外部の実装基板5に差し込まれる。第1リードピン33および第2リードピン34は、半田を介してそれぞれ外部の実装基板5に電気的に独立して接続される。
仮に、セラミックパッケージ31の基板311の下面には、第2リードピン34がなく、第1リードピン33のみしか存在しない場合は、外部の実装基板5に接続された第1リードピン33が半導体素子2から伝わる熱によって、第1リードピン33と外部の実装基板5とを電気的に接続するための半田が熱膨張・熱収縮する。複数の第1リードピン33は、基板311の一辺に沿って設けられているため、複数の第1リードピン33は、一辺に対して傾く方向に応力が加わりやすい。そして、外部の実装基板5に対して、一辺に沿って配置された第1リードピン33を基点として、セラミックパケージ31が傾く虞が大きい。そこで、セラミックパッケージ31の基板311の下面に、放熱板32を設けて、半導体素子2の熱を放熱板32を介して外部に放熱しやすくすることで、複数の第1リードピン33が高温になるのを抑制することができる。さらに、放熱板32に一対の切欠きCを設けて、切欠きCを設けた箇所に第2リードピン34を設ける。そして、複数の第1リードピン33を基点としてセラミックパッケージ31が傾こうとするのを、第2リードピン34が外部の実装基板5と接続されていることで、抑えることができる。
第1リードピン33は、セラミックパッケージ31の基板311の下面の一辺に沿って設けられており、残りの三辺には設けられていない。このように、第1リードピン33は、残りの三辺に設けないことで、セラミックパッケージ31を外部の実装基板5に対して重なる領域を、複数の第1リードピン33が設けられている箇所とすることができる。そのため、セラミックパッケージ31の基板311の下面の全周にピンを設けたものと比較して、外部の実装基板5と重なる領域を小さくすることができる。その結果、図7に示すように、外部の実装基板5の小型化に寄与することができる。また、第2リードピン34は、第1リードピン33の近傍に設けることで、外部の実装基板5と重なる領域が大きくなるのを抑えるとともに、セラミックパッケージ31が傾こうとするのを抑えることができる。
本実施形態に係る半導体装置1は、一辺にピンを設けたセラミックパッケージ31において、セラミックパッケージ31の下面に放熱板32を設けて、半導体素子収納用パッケージ3の放熱性を向上させることができる。さらに、第2リードピン34を放熱板32を挟んで配置することで、放熱性を向上させた半導体素子収納用パッケージ3が傾こうとするのを効果的に抑えることができ、外部の実装基板5に対する実装信頼性を良好に維持することができる。
<実装構造体>
本実施形態に係る実装構造体は、図7(A)に示すように、半導体装置1と、半導体装置1を実装する実装基板5とを備えている。実装基板5は、半導体装置1の下面の幅に対応する大きさであって、半導体装置1の幅が例えば25mmの場合であれば、実装基板5の幅が例えば24mm以上30mm以下のものが用いられる。
本実施形態に係る実装構造体は、図7(A)に示すように、半導体装置1と、半導体装置1を実装する実装基板5とを備えている。実装基板5は、半導体装置1の下面の幅に対応する大きさであって、半導体装置1の幅が例えば25mmの場合であれば、実装基板5の幅が例えば24mm以上30mm以下のものが用いられる。
実装基板5の上面には、図7(B)に示すように、複数の信号線Sおよびグランド層Gが形成されている。信号線Sは、第1リードピン33に半田などの導電性部材を介して電気的に接続される。また、第1グランド層G1は、第2リードピン34に半田などの導電性部材を介して電気的に接続される。信号線Sの線幅は、第1リードピン33の直径の大きさに対応している。実装基板5には、第1リードピン33を差し込むことが可能なライン上に配置された複数の第1貫通孔33pと、第2リードピン34を差し込むことが可能な一対の第2貫通孔34pとを備えている。
また、実装基板5の下面には、図7(C)に示すように、第1貫通孔33pの周囲を除くようにして第2グランド層G2が形成されている。第2グランド層G2は、複数の信号線Sと重なるように配置されている。そして、信号線Sに流れる電気信号が周囲のノイズなどの影響を第2グランド層G2によって受けにくくすることができる。
実装基板5は、フィルム状の絶縁シートであって、1層構造であることが好ましい。複数の絶縁シートを重ね合わせた構造の場合は、絶縁シート同士の間に各種の電極として機能する導電層を介在させることになる。導電層と絶縁シートを交互に複数積層した構造では、信号線の配線パターンが複雑化し、狭幅の実装基板5には使用することが困難である。そこで、上面にのみ信号線Sが形成されており、下面にグランド層Gが形成された、狭幅の実装基板5に対しては、下面の一辺に沿って形成されたリードピンを備えた半導体装置を用いることが適している。さらに、線状に複数の第1リードピン33が配置されているのみでは、半導体装置が実装基板5に対して不安定になるので、一対の第2リードピン34を設けることで、実装基板5に対して半導体装置を安定させることができるとともに、半導体素子2の熱によって生じる実装基板5の撓みや変形を抑制することができる。さらに、第2リードピン34を第2グランド層G2に電気的に接続し、信号線には電気的に接続せず、さらに、実装基板5の上面のみに信号線の配線パターンを形成し、実装基板5の下面には信号線の配線パターンを形成しないことで、配線パターンの複雑化や半田による電気的な短絡等の問題を解消することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。ここで、他の実施形態について説明する。なお、他の実施形態に係る半導体装置のうち、上述した実施形態に係る半導体装置と同様な部分については、同一の符号を付して適宜説明を省略する。例えば、図8から図12に示すように、上面から下面にかけて貫通部Hを有するセラミックパッケージ31xを用いてもよい。セラミックパッケージ31xの貫通部Hは、セラミックパッケージ31xの下面に設けられた放熱板32で塞がれている。そして、放熱板32上には、台座35が設けられている。台座35は、半導体素子2を実装することができるものであって、貫通部Hに設けられる。台座35は、半導体素子2が発生した熱を放熱板32に伝達しやすいように、熱伝導率の優れた材料が用いられる。もしくは、半導体素子2が、放熱板32に直接実装されてもよい。そして、台座35の周囲は、貫通部Hの内面からは間Pが空いており、台座35が熱膨張を起こしても、セラミックパッケージ31xに応力が加わりにくい構造となっているとともに、半導体素子2からの熱が枠体312に伝達され難い構造となっている。また、枠体312上には、蓋体4が接続されるシールリング36が設けられている。なお、半導体素子2は、セラミックパッケージ31xに形成された配線導体にワイヤボンディングによって電気的に接続されている。
また、貫通部Hは、図12に示すように、平面視したときの矩形状の角に対向して凹部Cが設けられている。凹部Cは、セラミックパッケージ31xと放熱板32との熱膨張係数差によって角に集中して生じる応力を分散することができ、セラミックパッケージ31に生じるクラックや放熱板32が剥がれることを抑制することができる。
また、セラミックパッケージ31x、放熱板32、第1リードピン33および第2リードピン34、さらに貫通部Hは、平面視して一辺Aから他辺Bに至る中心線に対して軸対称に設けられてもよい。その結果、セラミックパッケージ31、放熱板32、第1リードピン33および第2リードピン34との熱膨張係数差によって生じる応力が、半導体素子収納用パッケージ3に偏って分布することが抑制される。その結果、半導体素子収納用パッケージ3は、セラミックパッケージ31や放熱板32の歪や変形を抑制することができるとともに、外部の実装基板5に対する半導体装置1の傾きを抑制することができる。
<半導体装置の製造方法>
ここで、図1または図2に示す半導体装置1の製造方法について説明する。まず、半導体素子収納用パッケージ3を準備する。半導体素子収納用パッケージ3を構成するセラミックパッケージ31が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。
ここで、図1または図2に示す半導体装置1の製造方法について説明する。まず、半導体素子収納用パッケージ3を準備する。半導体素子収納用パッケージ3を構成するセラミックパッケージ31が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、セラミックグリーンシートに配線導体としてのメタライズパターンや放熱板32の接続部としてのメタライズパターン、第1リードピン33および第2リードピン34が接合されるメタライズパターンを、それぞれ所定パターンで印刷し、複数のセラミックグリーンシートを積層することで、基板311を準備することができる。
また、枠体312は、基板311と同様に、複数のセラミックグリーンシートを積層して、半導体素子2を実装するために、予めパンチ等で貫通孔を形成することで作製することができる。そして、枠体312は、基板311の上面に積層される。さらに、基体311と枠体312は、所定の温度で同時に焼成されることによって一体的に形成することができる。このようにして、セラミックパッケージ31を作製することができる。
次に、放熱板32、第1リードピン33および第2リードピン34を準備する。放熱板32、第1リードピン33および第2リードピン34は、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属研磨等の金属加工法を用いることで、所定形状に製作される。なお、放熱板32は、型枠から取り出したインゴットに対して、切欠きCや外周縁に相当する個所を研磨して、切欠きCを形成することができる。
そして、セラミックパッケージ31の下面に設けられたメタライズパターンに対して、放熱板32、第1リードピン33および第2リードピン34をろう材を介して接続する。このようにして、半導体素子収納用パッケージ3を作製することができる。
次に、半導体素子収納用パッケージ3の凹部Pに半導体素子2を実装する。そして、半導体素子2は、ボンディングワイヤや配線導体を介して第1リードピン33および第2リードピン34に電気的に接続することができる。さらに、枠体312内の気密性を保つ状態で、蓋体4を枠体312上に接続することで、半導体装置1を作製することができる。
Claims (5)
- 上面に凹部または上面から下面にかけて貫通部を有する矩形状のセラミックパッケージと、
前記セラミックパッケージの下面に一辺から他辺に向かって前記凹部または前記貫通部と重なる領域にまで延在するように取り付けられた、前記一辺側の幅よりも前記他辺側の幅が狭い放熱板と、
前記セラミックパッケージの前記下面に前記他辺に沿って設けられた複数の第1リードピンと、
前記セラミックパッケージの下面に前記放熱板の幅が狭い箇所を挟んで両側に設けられた一対の第2リードピンとを備えたことを特徴とする半導体素子収納用パッケージ。 - 請求項1に記載の半導体素子収納用パッケージであって、
前記放熱板の幅が狭い箇所には、幅方向の両側に湾曲した切欠きが設けられており、一対の前記第2リードピンは、前記切欠きに対応して配置されていることを特徴とする半導体素子収納用パッケージ。 - 請求項1または請求項2に記載の半導体素子収納用パッケージと、
前記半導体素子収納用パッケージの前記セラミックパッケージの前記凹部に実装された半導体素子と備えたことを特徴とする半導体装置。 - 請求項3に記載の半導体装置と、
前記半導体装置が実装される実装基板とを備え、
前記実装基板は、上面に前記第1リードピンに接続される信号線が形成されており、下面に前記第2リードピンに接続されるグランド層が形成されていることを特徴とする実装構造体。 - 請求項4に記載の実装構造体であって、
前記実装基板は、フィルム状の絶縁シートの上面に前記信号線が形成されており、前記絶縁シートの下面に前記グランド層が形成された構成であることを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014515673A JP5837187B2 (ja) | 2012-05-18 | 2013-05-16 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012114384 | 2012-05-18 | ||
JP2012114384 | 2012-05-18 | ||
PCT/JP2013/063687 WO2013172420A1 (ja) | 2012-05-18 | 2013-05-16 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
JP2014515673A JP5837187B2 (ja) | 2012-05-18 | 2013-05-16 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5837187B2 true JP5837187B2 (ja) | 2015-12-24 |
JPWO2013172420A1 JPWO2013172420A1 (ja) | 2016-01-12 |
Family
ID=49583821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014515673A Active JP5837187B2 (ja) | 2012-05-18 | 2013-05-16 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9443777B2 (ja) |
JP (1) | JP5837187B2 (ja) |
WO (1) | WO2013172420A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI730891B (zh) * | 2019-09-08 | 2021-06-11 | 聯發科技股份有限公司 | 半導體封裝結構 |
TWI791200B (zh) * | 2021-03-12 | 2023-02-01 | 華東科技股份有限公司 | 薄型系統級封裝 |
TW202236570A (zh) * | 2021-03-12 | 2022-09-16 | 華東科技股份有限公司 | 系統級封裝 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04287348A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置とその実装方法 |
JPH08186202A (ja) * | 1995-01-05 | 1996-07-16 | Hitachi Ltd | 半導体装置 |
JP2004356342A (ja) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2009295717A (ja) * | 2008-06-04 | 2009-12-17 | Opnext Japan Inc | 光送信器、及びフレキシブル基板 |
JP2010021515A (ja) * | 2008-06-12 | 2010-01-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011176021A (ja) * | 2010-02-23 | 2011-09-08 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0388347A (ja) | 1989-08-31 | 1991-04-12 | Toshiba Corp | 樹脂転写体 |
US6027791A (en) * | 1996-09-30 | 2000-02-22 | Kyocera Corporation | Structure for mounting a wiring board |
US5955777A (en) * | 1997-07-02 | 1999-09-21 | Micron Technology, Inc. | Lead frame assemblies with voltage reference plane and IC packages including same |
USD589012S1 (en) * | 2008-03-17 | 2009-03-24 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device |
USD606951S1 (en) * | 2008-11-14 | 2009-12-29 | Fuji Electric Device Technology Co, Ltd. | Semiconductor device |
JP2010147116A (ja) * | 2008-12-17 | 2010-07-01 | Mitsubishi Electric Corp | 半導体装置 |
-
2013
- 2013-05-16 WO PCT/JP2013/063687 patent/WO2013172420A1/ja active Application Filing
- 2013-05-16 JP JP2014515673A patent/JP5837187B2/ja active Active
- 2013-05-16 US US14/401,367 patent/US9443777B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04287348A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置とその実装方法 |
JPH08186202A (ja) * | 1995-01-05 | 1996-07-16 | Hitachi Ltd | 半導体装置 |
JP2004356342A (ja) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2009295717A (ja) * | 2008-06-04 | 2009-12-17 | Opnext Japan Inc | 光送信器、及びフレキシブル基板 |
JP2010021515A (ja) * | 2008-06-12 | 2010-01-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011176021A (ja) * | 2010-02-23 | 2011-09-08 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2013172420A1 (ja) | 2013-11-21 |
US9443777B2 (en) | 2016-09-13 |
JPWO2013172420A1 (ja) | 2016-01-12 |
US20150130043A1 (en) | 2015-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5898332B2 (ja) | 電子部品収納用容器および電子装置 | |
JP5518260B2 (ja) | 素子収納用パッケージ、半導体装置用部品および半導体装置 | |
JP5873174B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5837187B2 (ja) | 半導体素子収納用パッケージ、半導体装置および実装構造体 | |
JP5812671B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP5873167B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
WO2015012405A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6075597B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6030371B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP7160940B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5705471B2 (ja) | 光半導体素子収納用パッケージ、及び光半導体装置 | |
WO2019208577A1 (ja) | 放熱基板および電子装置 | |
JP5905728B2 (ja) | 素子収納用パッケージ、および実装構造体 | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP5992785B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6680589B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2017152557A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP5969317B2 (ja) | 光半導体素子収納用パッケージおよび実装構造体 | |
JP6166101B2 (ja) | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2018018939A (ja) | 半導体パッケージ、および半導体装置 | |
JP6219693B2 (ja) | 素子収納用パッケージおよびこれを備えた実装構造体 | |
JP5865783B2 (ja) | 電子部品収納用容器および電子装置 | |
JP4753539B2 (ja) | 電子部品搭載用基板およびこれを用いた電子装置 | |
JP2012094641A (ja) | 電子部品収納用パッケージおよび実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5837187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |