JPH08186202A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08186202A JPH08186202A JP7000131A JP13195A JPH08186202A JP H08186202 A JPH08186202 A JP H08186202A JP 7000131 A JP7000131 A JP 7000131A JP 13195 A JP13195 A JP 13195A JP H08186202 A JPH08186202 A JP H08186202A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- base substrate
- heat transfer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の放熱効率を高める。
【構成】 ベース基板１のペレット塔載面上に半導体ペ
レット２が塔載され、前記ベース基板１のペレット塔載
面と対向するその裏面側に複数本のリードピン４が配置
された半導体装置において、前記ベース基板１の裏面
に、実装基板１０の実装面に接触される熱伝達部材５を
設ける。
レット２が塔載され、前記ベース基板１のペレット塔載
面と対向するその裏面側に複数本のリードピン４が配置
された半導体装置において、前記ベース基板１の裏面
に、実装基板１０の実装面に接触される熱伝達部材５を
設ける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、ベース基板のペレット塔載面上に半導体ペレットが
塔載され、前記ベース部材のペレット塔載面と対向する
その裏面側に複数本のリードピンが配置された半導体装
置に適用して有効な技術に関するものである。
に、ベース基板のペレット塔載面上に半導体ペレットが
塔載され、前記ベース部材のペレット塔載面と対向する
その裏面側に複数本のリードピンが配置された半導体装
置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＰＧＡ(Ｐin
Ｇrid Ａrray）構造を採用する半導体装置の開発が行な
われている。この種の半導体装置は、ベース基板のペレ
ット塔載面上に回路システムが塔載された半導体ペレッ
トを塔載し、かつ前記ベース基板のペレット塔載面と対
向するその裏面側に複数本のリードピンを配置する。複
数本のリードピンの夫々は、ベース基板の裏面の中央領
域を除くその周辺領域にアレイ状に配置される。
Ｇrid Ａrray）構造を採用する半導体装置の開発が行な
われている。この種の半導体装置は、ベース基板のペレ
ット塔載面上に回路システムが塔載された半導体ペレッ
トを塔載し、かつ前記ベース基板のペレット塔載面と対
向するその裏面側に複数本のリードピンを配置する。複
数本のリードピンの夫々は、ベース基板の裏面の中央領
域を除くその周辺領域にアレイ状に配置される。
【０００３】前記半導体装置は、実装工程において実装
基板の実装面上に実装される。実装後の半導体装置のリ
ードピンは、実装基板のスルーホール内に挿入され、こ
のスルーホール内に設けられたスルーホール配線に電気
的かつ機械的に接続される。半導体装置は、異物による
リードピン間の短絡を防止する目的として、ベース基板
の裏面と実装基板の実装面との間に間隙を設けた状態で
実装基板の実装面上に実装される。
基板の実装面上に実装される。実装後の半導体装置のリ
ードピンは、実装基板のスルーホール内に挿入され、こ
のスルーホール内に設けられたスルーホール配線に電気
的かつ機械的に接続される。半導体装置は、異物による
リードピン間の短絡を防止する目的として、ベース基板
の裏面と実装基板の実装面との間に間隙を設けた状態で
実装基板の実装面上に実装される。
【０００４】なお、前記ＰＧＡ型半導体装置について
は、例えば特願昭６３−３０１９０５号公報に記載され
ている。
は、例えば特願昭６３−３０１９０５号公報に記載され
ている。
【０００５】
【発明が解決しようとする課題】前記半導体装置におい
て、半導体ペレットの回路システムの動作で発生した熱
はベース基板に伝達される。このベース基板に伝達され
た熱は、ベース基板の裏面と実装基板の実装面との間に
間隙が設けられているので、リードピンを介して実装基
板に伝達される。即ち、半導体装置から実装基板に熱を
伝達する熱伝達経路の面積はリードピンの本数で律則さ
れる。このため、半導体装置から実装基板に熱を伝達す
る熱伝達効率が低下し、半導体装置の放熱効率が低下す
るという問題があった。
て、半導体ペレットの回路システムの動作で発生した熱
はベース基板に伝達される。このベース基板に伝達され
た熱は、ベース基板の裏面と実装基板の実装面との間に
間隙が設けられているので、リードピンを介して実装基
板に伝達される。即ち、半導体装置から実装基板に熱を
伝達する熱伝達経路の面積はリードピンの本数で律則さ
れる。このため、半導体装置から実装基板に熱を伝達す
る熱伝達効率が低下し、半導体装置の放熱効率が低下す
るという問題があった。
【０００６】本発明の目的は、半導体装置の放熱効率を
高めることが可能な技術を提供することにある。
高めることが可能な技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】ベース基板のペレット塔載面上に半導体ペ
レットが塔載され、前記ベース基板のペレット塔載面と
対向するその裏面側に複数本のリードピンが配置された
半導体装置において、前記ベース基板の裏面に、実装基
板の実装面に接触される熱伝達部材を設ける。
レットが塔載され、前記ベース基板のペレット塔載面と
対向するその裏面側に複数本のリードピンが配置された
半導体装置において、前記ベース基板の裏面に、実装基
板の実装面に接触される熱伝達部材を設ける。
【００１０】
【作用】上述した手段によれば、半導体ペレットの回路
システムの動作で発生した熱はベース基板に伝達され、
このベース基板に伝達された熱はリードピン及び熱伝達
部材を介して実装基板に伝達される。即ち、熱伝達部材
の面積に相当する分、半導体装置から実装基板に熱を伝
達する熱伝達経路の面積を増加することができるので、
半導体装置から実装基板ヘの熱伝達効率を高めることが
できる。この結果、半導体装置の放熱効率を高めること
ができる。
システムの動作で発生した熱はベース基板に伝達され、
このベース基板に伝達された熱はリードピン及び熱伝達
部材を介して実装基板に伝達される。即ち、熱伝達部材
の面積に相当する分、半導体装置から実装基板に熱を伝
達する熱伝達経路の面積を増加することができるので、
半導体装置から実装基板ヘの熱伝達効率を高めることが
できる。この結果、半導体装置の放熱効率を高めること
ができる。
【００１１】
【実施例】以下、本発明の構成について、ＰＧＡ型半導
体装置に本発明を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
体装置に本発明を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
【００１２】本発明の一実施例であるＰＧＡ型半導体装
置の概略構成を図１（断面図）に示す。
置の概略構成を図１（断面図）に示す。
【００１３】図１に示すように、ＰＧＡ型半導体装置
は、ベース基板１のペレット塔載面上に半導体ペレット
２を塔載し、前記ベース基板１のペレット塔載面と対向
するその裏面側に複数本のリードピン４を配置する。
は、ベース基板１のペレット塔載面上に半導体ペレット
２を塔載し、前記ベース基板１のペレット塔載面と対向
するその裏面側に複数本のリードピン４を配置する。
【００１４】前記ベース基板１は、例えば多層配線構造
のセラミックス基板で構成される。ベース基板１のペレ
ット塔載面には複数本の配線１Ａが配置され、ベース基
板１の裏面には複数個の電極１Ｂが配置される。この配
線１Ａ、電極１Ｂの夫々はベース基板１に設けられたス
ルーホール配線１Ｃを介して電気的に接続される。
のセラミックス基板で構成される。ベース基板１のペレ
ット塔載面には複数本の配線１Ａが配置され、ベース基
板１の裏面には複数個の電極１Ｂが配置される。この配
線１Ａ、電極１Ｂの夫々はベース基板１に設けられたス
ルーホール配線１Ｃを介して電気的に接続される。
【００１５】前記半導体ペレット２は例えば単結晶珪素
基板で構成される。この半導体ペレット２の素子形成面
には論理回路システム、記憶回路システム、或はそれら
の混合回路システムが塔載される。また、半導体ペレッ
ト２の素子形成面側には複数個の外部端子(ボンディン
グパッド)２Ａが配置される。この半導体ペレット２の
外部端子２Ａはボンディングワイヤ６を介してベース基
板１の配線１Ａに電気的に接続される。
基板で構成される。この半導体ペレット２の素子形成面
には論理回路システム、記憶回路システム、或はそれら
の混合回路システムが塔載される。また、半導体ペレッ
ト２の素子形成面側には複数個の外部端子(ボンディン
グパッド)２Ａが配置される。この半導体ペレット２の
外部端子２Ａはボンディングワイヤ６を介してベース基
板１の配線１Ａに電気的に接続される。
【００１６】前記半導体ペレット２は、ベース基板１及
び封止用キャップ３で形成されるキャビティ内に気密封
止される。キャビティ内には例えば窒素ガス等の不活性
ガスが充填される。封止用キャップ６は、例えばセラミ
ックスで形成され、ベース基板１に接着層を介して固着
される。
び封止用キャップ３で形成されるキャビティ内に気密封
止される。キャビティ内には例えば窒素ガス等の不活性
ガスが充填される。封止用キャップ６は、例えばセラミ
ックスで形成され、ベース基板１に接着層を介して固着
される。
【００１７】前記複数本のリードピン４の夫々は、ベー
ス基板１の裏面の中央領域を除くその周辺領域にアレイ
状に配置される。この複数本のリードピン４の夫々は、
ベース基板１の裏面に配置された複数個の電極１Ｂの夫
々に接着層を介して電気的かつ機械的に接続される。リ
ードピン４は例えば表面に金メッキ処理が施されたコバ
ール材で形成される。
ス基板１の裏面の中央領域を除くその周辺領域にアレイ
状に配置される。この複数本のリードピン４の夫々は、
ベース基板１の裏面に配置された複数個の電極１Ｂの夫
々に接着層を介して電気的かつ機械的に接続される。リ
ードピン４は例えば表面に金メッキ処理が施されたコバ
ール材で形成される。
【００１８】前記ベース基板１の裏面には熱伝達部材５
が設けられる。この熱伝達部材５はベース基板１の裏面
の中央領域に熱伝導率が高い接着材で固着される。ベー
ス基板１の中央領域は、通常、リードピン４が配置され
ない。熱伝達部材５は熱伝導率の高い例えばＡｌ(アル
ミニウム)又はＣｕ(銅)で形成され、その厚さはリード
ピン４の長さに比べて薄く構成される。
が設けられる。この熱伝達部材５はベース基板１の裏面
の中央領域に熱伝導率が高い接着材で固着される。ベー
ス基板１の中央領域は、通常、リードピン４が配置され
ない。熱伝達部材５は熱伝導率の高い例えばＡｌ(アル
ミニウム)又はＣｕ(銅)で形成され、その厚さはリード
ピン４の長さに比べて薄く構成される。
【００１９】このように構成されるＰＧＡ型半導体装置
は、図２(要部断面図)に示すように、実装基板１０の実
装面上に実装される。実装後の半導体装置のリードピン
４は、実装基板１０のスルーホール内に挿入され、その
スルーホール内に設けられたスルーホール配線１０Ａに
例えばＰｂ−Ｓｎ系のろう材によって電気的かつ機械的
に接続される。半導体装置の熱伝達部材５は、実装基板
１０の実装面に接触される。即ち、半導体装置は、ベー
ス基板１の裏面に実装基板１０の実装面と接触する熱拡
散部材５を設けている。半導体装置は、ベース基板１の
裏面と実装基板１０の実装面との間に、熱伝達部材５の
厚さに相当する間隙を設けた状態で実装される。
は、図２(要部断面図)に示すように、実装基板１０の実
装面上に実装される。実装後の半導体装置のリードピン
４は、実装基板１０のスルーホール内に挿入され、その
スルーホール内に設けられたスルーホール配線１０Ａに
例えばＰｂ−Ｓｎ系のろう材によって電気的かつ機械的
に接続される。半導体装置の熱伝達部材５は、実装基板
１０の実装面に接触される。即ち、半導体装置は、ベー
ス基板１の裏面に実装基板１０の実装面と接触する熱拡
散部材５を設けている。半導体装置は、ベース基板１の
裏面と実装基板１０の実装面との間に、熱伝達部材５の
厚さに相当する間隙を設けた状態で実装される。
【００２０】このように、ベース基板１のペレット塔載
面上に半導体ペレット２が塔載され、前記ベース基板１
のペレット塔載面と対向するその裏面側に複数本のリー
ドピン４が配置されたＰＧＡ型半導体装置において、前
記ベース基板１の裏面に、実装基板１０の実装面に接触
される熱伝達部材５を設ける。この構成により、半導体
ペレット１の回路システムの動作で発生した熱はベース
基板１に伝達され、このベース基板１に伝達された熱は
リードピン４及び熱伝達部材５を介して実装基板１０に
伝達される。即ち、熱伝達部材５の面積に相当する分、
半導体装置から実装基板１０に熱を伝達する熱伝達経路
の面積を増加することができるので、半導体装置から実
装基板１０ヘの熱伝達効率を高めることができる。この
結果、半導体装置の放熱効率を高めることができる。
面上に半導体ペレット２が塔載され、前記ベース基板１
のペレット塔載面と対向するその裏面側に複数本のリー
ドピン４が配置されたＰＧＡ型半導体装置において、前
記ベース基板１の裏面に、実装基板１０の実装面に接触
される熱伝達部材５を設ける。この構成により、半導体
ペレット１の回路システムの動作で発生した熱はベース
基板１に伝達され、このベース基板１に伝達された熱は
リードピン４及び熱伝達部材５を介して実装基板１０に
伝達される。即ち、熱伝達部材５の面積に相当する分、
半導体装置から実装基板１０に熱を伝達する熱伝達経路
の面積を増加することができるので、半導体装置から実
装基板１０ヘの熱伝達効率を高めることができる。この
結果、半導体装置の放熱効率を高めることができる。
【００２１】また、熱伝達部材５をベース基板１の裏面
の中央領域に配置することにより、リードピン４の配置
を変更することなく、半導体装置の放熱効率を高めるこ
とができる。
の中央領域に配置することにより、リードピン４の配置
を変更することなく、半導体装置の放熱効率を高めるこ
とができる。
【００２２】また、熱伝達部材５の厚さをリードピン４
の長さに比べて薄く構成することにより、半導体装置の
高さ方向の厚さを増加することなく、半導体装置の放熱
効率を高めることができる。
の長さに比べて薄く構成することにより、半導体装置の
高さ方向の厚さを増加することなく、半導体装置の放熱
効率を高めることができる。
【００２３】また、半導体装置のベース基板１の裏面と
実装基板１０の実装面との間に熱伝達部材５の厚さに相
当する間隙を設けることにより、異物によるリードピン
４間の短絡を防止することができる。
実装基板１０の実装面との間に熱伝達部材５の厚さに相
当する間隙を設けることにより、異物によるリードピン
４間の短絡を防止することができる。
【００２４】なお、図３(要部断面図)に示すように、実
装基板１０の実装面に熱伝導性の高い接着材７を介在し
て熱伝達部材５を接触させてもよい。この場合、実装基
板１の実装面に熱伝達部材５を確実に接触させることが
できるので、半導体装置から実装基板１０に確実に熱を
伝達させることができる。
装基板１０の実装面に熱伝導性の高い接着材７を介在し
て熱伝達部材５を接触させてもよい。この場合、実装基
板１の実装面に熱伝達部材５を確実に接触させることが
できるので、半導体装置から実装基板１０に確実に熱を
伝達させることができる。
【００２５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２７】ベース基板のペレット塔載面上に半導体ペ
レットが塔載され、前記ベース基板のペレット塔載面と
対向するその裏面側に複数本のリードピンが配置された
半導体装置の放熱効率を高めることができる。
レットが塔載され、前記ベース基板のペレット塔載面と
対向するその裏面側に複数本のリードピンが配置された
半導体装置の放熱効率を高めることができる。
【図１】本発明の一実施例である半導体装置の断面図。
【図２】前記半導体装置を実装基板の実装面上に実装し
た状態の要部断面図。
た状態の要部断面図。
【図３】本発明の他の実施例である実装基板の実装面上
に半導体装置を実装した状態の要部断面図。
に半導体装置を実装した状態の要部断面図。
１…ベース基板、１Ａ…配線、１Ｂ…電極、１Ｃ…スル
ーホール配線、２…半導体ペレット、２Ａ…外部端子
(ボンディングパッド)、３…封止用キャップ、４…リー
ドピン、５…熱伝達部材、６…ボンディングワイヤ、７
…接着層、１０…実装基板、１０Ａ…スルーホール配
線。
ーホール配線、２…半導体ペレット、２Ａ…外部端子
(ボンディングパッド)、３…封止用キャップ、４…リー
ドピン、５…熱伝達部材、６…ボンディングワイヤ、７
…接着層、１０…実装基板、１０Ａ…スルーホール配
線。
Claims (3)
- 【請求項１】 ベース基板のペレット塔載面上に半導体
ペレットが塔載され、前記ベース基板のペレット塔載面
と対向するその裏面側に複数本のリードピンが配置され
た半導体装置において、前記ベース基板の裏面に、実装
基板の実装面に接触される熱伝達部材を設けたことを特
徴とする半導体装置。 - 【請求項２】 前記熱伝達部材は、前記ベース基板の裏
面の中央領域に配置されることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記熱伝達部材の厚さは、前記リードピ
ンの長さに比べて薄く構成されることを特徴とする請求
項１又は請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7000131A JPH08186202A (ja) | 1995-01-05 | 1995-01-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7000131A JPH08186202A (ja) | 1995-01-05 | 1995-01-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186202A true JPH08186202A (ja) | 1996-07-16 |
Family
ID=11465484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7000131A Pending JPH08186202A (ja) | 1995-01-05 | 1995-01-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
-
1995
- 1995-01-05 JP JP7000131A patent/JPH08186202A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
| JP5837187B2 (ja) * | 2012-05-18 | 2015-12-24 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
| US9443777B2 (en) | 2012-05-18 | 2016-09-13 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| US5381039A (en) | Hermetic semiconductor device having jumper leads | |
| US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
| JPS61241959A (ja) | 半導体モジユ−ル | |
| EP0078684A2 (en) | A semiconductor device having a leadless chip carrier | |
| KR100317756B1 (ko) | 플립칩디바이스의볼접촉부 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH08186202A (ja) | 半導体装置 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPS62150837A (ja) | 半導体装置 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH05190712A (ja) | 半導体装置 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JPH0964252A (ja) | 半導体装置 | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| JPS6197954A (ja) | 半導体装置 | |
| JPH04245459A (ja) | 半導体装置 | |
| JPH0982840A (ja) | Ｐｂｇａ半導体装置 | |
| JP2513781B2 (ja) | 半導体装置 | |
| JPS61101061A (ja) | 半導体装置 | |
| JPH0729925A (ja) | 半導体装置及び製造方法 |