KR100317756B1 - 플립칩디바이스의볼접촉부 - Google Patents

플립칩디바이스의볼접촉부 Download PDF

Info

Publication number
KR100317756B1
KR100317756B1 KR1019930024606A KR930024606A KR100317756B1 KR 100317756 B1 KR100317756 B1 KR 100317756B1 KR 1019930024606 A KR1019930024606 A KR 1019930024606A KR 930024606 A KR930024606 A KR 930024606A KR 100317756 B1 KR100317756 B1 KR 100317756B1
Authority
KR
South Korea
Prior art keywords
contact
ball
semiconductor device
array
elements
Prior art date
Application number
KR1019930024606A
Other languages
English (en)
Other versions
KR940012484A (ko
Inventor
앤소니엠.치우
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR940012484A publication Critical patent/KR940012484A/ko
Application granted granted Critical
Publication of KR100317756B1 publication Critical patent/KR100317756B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/109—Embedding of laminae within face of additional laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 디바이스(10) 또는 패시브 기판의 접촉부(11)은 접촉부(11)의 개별적인 볼(12)가 금속 도전성의 재료로 코팅된 압축가능한 재료인 도체 볼(12)의 어레이를 구성한다. 어레이 내의 볼(12)는 볼(12)와 이것과 결합된 접촉 영역 사이의 대규모 결합 영역을 제공하기 위하여 접촉 면적에 결합되어 압축된다.

Description

플립 칩 디바이스의 볼 접촉부
본 발명은 반도체 디바이스 및 패시브(passive)기판의 접촉부에 관한 것으로, 특히 개별적인 접촉을 위해 사용되는 복수의 볼(ball)에 관한 것이다.
반도체 디바이스의 접촉부는 반도체 칩의 표면 상에 증착된 결합 패드 및 디바이스의 결합 패드에 결합된 금 와이어 결합을 포함한다. 고 성능 전자 하드웨어는 높은 클럭 비율과 높은 전력이 특징이다. 이러한 종류의 시스템의 패키지하는데 있어서, 플립 칩 어셈블리는 양호한 어셈블리 프로세스이다. 활성 실리콘 칩(집적 회로)의 결합 패드 상에 돌출되는 소정의 형태의 접촉부를 형성하는 것을 모두 포함하는 3개의 주요 플립 칩 어셈블리가 있다.
제1 방법은 종래의 와이어 본딩 프로세스를 사용한다. 리드 프레임 또는 기판에 결합하는 대신에, 결합 와이어는 볼 상부에서 5 내지 20 mil로 절단된다. 일반적으로, 이 프로세스는 칩이 웨이퍼로부터 단일화된 후에 한다.
제2 방법은 웨이퍼 상에 포토 리소그래픽 기술을 사용하여 마스크를 통해 단일 칩 또는 전기 도금 땜납 상에 압착되는 녹은 땜납을 이용하는 것이다.
제3 방법은 금 도금 금속 볼 또는 땜납 볼과 같은 도전성의 입자로 채워진 접착제를 사용하는 것이다. 인접한 도전성의 입자와의 단락을 피하기 위하여, 이들 입자는 단 하나의 볼이 결합 패드와 접촉될 수 있도록 제어된 양내에 분산된다.
제3 방법에 의해 설명한 바와 같이, 단일 볼 접촉부가 사용되는 왔다. 그러나, 단일 볼 접촉부를 사용하면, 디바이스 또는 디바이스가 접속된 회로 기판의 볼 접촉부와 평평한 접촉 표면 사이의 접촉 면적이 매우 작아서, 볼 접촉부와 장착 회로 기판의 평평한 접촉 표면 사이의 산화물 또는 다른 불순물이 디바이스와 회로 기판 사이의 올바른 전기 접촉을 방해할 수 있다. 볼의 크기가 작기 때문에, 전류 운송 용량이 크게 감소된다.
본 발명은 접촉부 배열, 접촉부를 제공하기 위한 장치 및 반도체 디바이스 또는 패시브 기판에 접촉부를 제공하는 방법에 관한 것이다.
접촉 소자는 볼이 전기 도전성 재료로 코팅된 탄성 중합체 볼이다. 임의의 금속 코팅이 사용될 수 있지만, 금은 반도체 칩 상의 알루미늄 접촉부와 접촉시킬 때 특히 유용하다. 복수의 볼이 접촉 패드 상에 어레이로 배열되고 패드에 결합된다. 복수 볼을 사용할지라도, 디바이스 상의 각 접촉부의 큰 접촉 면적이 디바이스를 회로 기판 또는 다른 장착 표면에 접촉시키기 위하여 제공된다.
금속 코팅 볼은 적층 기계에 배치되고, 진동에 의해 볼이 단일행 또는 적층행으로 배열된다. 그 다음, 볼은 어레이로 배열된 볼을 유지하기 위하여 진공을 활용하여 고정구에 의해 픽업된다. 픽업 고정구는 단일 접촉부의 볼의 단일 어레이를유지할 수 있거나, 복수 접촉부의 볼의 복수 어레이를 픽업할 수 있다. 픽업 고정구는 반도체 칩 상의 접촉 영역에 볼의 접촉 어레이를 이동시키고, 결합 패드 또는 패시브 디바이스의 랜드 패드 상에 접촉 볼 어레이를 배치한다.
볼은 열 음파 또는 열 압축 결합에 의해 결합된다. 결합 중에, 볼에 압력을 인가하여 볼이 평평해지도록 함으로써 볼과 접촉 장착 영역 사이의 큰 접촉 영역을 제공한다.
그 다음, 각 접촉부에 볼 어레이를 갖는 완성된 디바이스가 기판 상에 장착되고, 히트 싱크(heat sink) 또는 볼 접촉부를 부분적으로 압착하기에 충분한 힘으로 장착 기판에 대해 상기 디바이스를 유지하여, 어레이 형태의 각 볼 접촉부와 장착 기판 사이에 확대된 영역을 제공하는 디바이스와 함께 그 자리에 유지된다.
이하, 첨부 도면들을 참조하여 본 발명을 상세히 설명하겠다.
제1a도는 접촉부(11)의 어레이를 갖는 반도체 칩(10)의 상면을 도시한 것이다. 각 접촉부는 칩의 접촉면에 결합된 볼 접촉부(12)의 어레이로 구성된다. 각 접촉부는 9개의 볼로 이루어진 어레이를 갖지만, 양호하게는 n x n 어레이인 임의의 볼 수가 사용될 수 있는데, 여기에서 n은 1보다 큰 정수이다.
제1b도는 제1a도의 단면 A-A를 따라 절취한 단면도이다. 반도체 칩(10)은 산화막 또는 다른 절연층(15)을 갖는다. 접촉 볼(12)은 층(15) 아래의 개구부(16) 내의 칩(10)의 접촉 영역에 결합된다. 볼 어레이 접촉부는 제1c도에 의해 나타난 확대도에 상세히 나타나 있다.
제2a도 내지 제2e도는 반도체 디바이스 상의 접촉 영역에 볼 어레이를 부착하는 단계를 도시한 것이다. 제2a도에는 칩의 표면 상에 절연 재료층(21)을 갖는 반도체 칩(10)이 도시되어 있다. 접촉부(11)는 칩 접촉 영역을 나타내는 절연층(21) 아래에 있다.
제2b도에 있어서, 도전성 접착제 또는 표면 세정 화학물층(23)은 개구부(22)내에 배치된다. 볼 어레이는 개구부(22) 내에 배치되고, 접착제(13)에 의해 그 자리에 유지된다(제2c도 참조).
제2b도에 있어서, 결합 공구(18)는 볼 어레이 상으로 하향된다. 볼 어레이의 볼은 전기 도전성 재료로 코팅된 탄성 중합체 볼이다. 임의의 금속 코팅이 사용될 수 있지만 반도체 칩 상의 알루미늄 접촉부와 접촉시킬 때, 금이 특히 유용하다. 결합 공구는 볼을 아래쪽으로 압력을 가하여 이들을 참조 번호(16 및 17)에서 평평하게 한다. 볼은 참조 번호(16)의 인터페이스에 열음파 또는 열 압축 결합된다. 제2e도에 도시된 바와 같이, 참조 번호(16)의 볼/칩 인터페이스는 결합되고 평평하게되어, 볼 어레이 접촉부와 칩 접촉 영역 사이의 큰 접촉 영역을 제공한다.
제3도는 볼 어레이 접촉부에 볼 어레이를 제공하는데 사용된 볼 스텍 머신을 도시한 것이다. 기계(30)는 볼(31)이 배치되어 있는 저장기(29)를 갖는다. 볼은 트랙(32)을 통해 공급되고, 트랙(33) 상에 단일 행으로 배열된다. 진동 시스템(도시하지 않음)은 볼을 흔드는 기계(30)에 부착되어, 볼은 트랙(32)를 통해 트랙(33)으로 이동시킬 수 있다. 트랙(33) 상의 볼은 개구부(34) 및 아래로 회전하는 경사(34a)를 통해 참조 번호(35)에 도시한 바와 같이 단일 행으로 볼을 배열하도록 떨어진다. 셔터형 도어(38)은 참조 번호(36)에 도시한 바와 같이 볼을 단일 행으로적층하기 위하여 3개의 볼 행을 떨어뜨린다.
제4a도는 단일 볼 어레이의 픽업 공구를 도시한 것이다. 공구(40)는 채널(41)을 통해 내부를 관통하는 진공을 갖는다. 단일 볼 어레이를 유지하기 위한 크기로 배열된 공구(40)의 한 벽 내에 개구부(42)의 어레이가 있다. 볼을 어레이가 접촉 영역 상에 배치되고, 볼 어레이가 반도체 접촉 영역 상에 접착제로 압입될 때까지 그 자리에 유지된다. 진공은 해제되고, 볼 어레이는 결합 에너지가 픽업 공구를 통해 볼 상으로 인가되고, 볼이 제2e도에 도시한 바와 같이 칩에 결합될 때까지 그 자리에 남아있는다.
제4b도는 복수의 볼 어레이를 유지할 수 있는 픽업 어셈블리(45)를 도시한 것이다. 제1a도에 도시한 바와 같이 접촉부의 열을 스팬하는데, 필요한 만큼의 많은 어레이 개구부(46)가 도시되어 있다.
반도체 칩이 그 자리에 모든 볼 어레이 접촉부를 가진 후, 이것은, 예를 들면 제5도의 플립 칩 구조에 장착될 수 있다. 반도체 칩(50)은 장착 기판(52) 상의 접촉 측면 아래에 배치된다. 기판(52)은 인쇄 회로 기판, 대규모 반도체 디바이스 또는 다른 장착 표면일 수 있으므로, 각 볼 어레이 접촉부(51)은 접촉 영역 또는 접속 영역과 접촉하게 된다. 히트 싱크 또는 다른 클램핑 디바이스(53)는 반도체 칩(50) 상에 배치되고, 칩(50) 상에 칩을 그 자리에 유지시키는 아래쪽 방향의 압력이 제공된다. 아래로의 압력은 단일 볼 또는 다른 압축될 수 없는 접촉부보다 대규모 접촉면적을 제공하는 각 볼 어레이 접촉부에서 볼을 평평하게 하는 경향이 있다. 반도체 칩(50)은 기판에 영구적으로 고정될 필요는 없다. 압축가능한 볼 어레이 접촉부는 영구적으로 결합되지 않고서도 기판과의 우수한 접촉부를 제공하고, 칩(50)은 고장시 교체할 수 있다.
제6도는 반도체 칩 또는 패시브 기판의 표면 상의 볼 어레이 접촉부의 사용을 도시한 것이다.
본 발명은 양호한 실시예에 대해 상세히 설명되었지만, 본 분야에 숙력된 기술자들이라면 본 발명의 범위를 벗어나지 않고서 양호한 실시예를 여러가지로 변형 및 변경시킬 수 있다. 그러므로, 본 발명은 첨부된 특허 청구의 범위 내에서만 제한한다.
제1a도는 볼 어레이 접촉부를 갖는 반도체 디바이스의 평면도.
제1b도는 단면 A-A를 따라 절취한 제1a도의 디바이스의 단면도.
제1c도는 제1b도의 단면의 확대도.
제2a도 내지 제2e도는 반도체 칩에 볼 접촉부를 부착하는 프로세스를 도시한 도면.
제3도는 볼 스텍 머신을 도시한 도면.
제4a도는 단일 볼 어레이 픽업 고정구를 도시한 도면.
제4b도는 복수의 볼 어레이용 픽업 고정구를 도시한 도면.
제5도는 볼 어레이 접촉부를 갖는 장착 디바이스를 도시한 도면.
제6도는 볼 어레이 접촉부를 갖는 칩 또는 패시브 기판을 도시한 도면.
[도면의 주요부분에 대한 부호의 설명]
10, 50 : 반도체 칩
12 : 접촉 볼
15 : 절연층
16, 22, 42, 46 : 개구부
18 ; 결합 공구
29 : 저장기
31 : 볼
32, 33 : 트랙
41 : 채널
45 : 어셈블리

Claims (21)

  1. 반도체 디바이스의 접촉부(contact)에 있어서,
    n x n 어레이 형태의 복수의 가요성 도체 볼 -상기 n은 1보다 큰 정수이며, 상기 n x n 어레이는 각각 하나의 접촉부를 형성함-, 및
    상기 도체 볼이 상기 반도체 디바이스 접촉부 영역에 고정되어 있는, 각각의 도체 볼 상의 편평 영역
    을 포함하는 것을 특징으로 하는 반도체 디바이스의 접촉부.
  2. 제1항에 있어서, 상기 접촉부의 상기 도체 볼들이 높은 도전성의 재료로 코팅된 가요성 재료로 되어 있는 것을 특징으로 하는 반도체 디바이스의 접촉부.
  3. 제2항에 있어서, 상기 가요성 재료가 탄성 중합체 재료인 것을 특징으로 하는 반도체 디바이스의 접촉부.
  4. 제2항에 있어서, 상기 도전성의 재료가 금인 것을 특징으로 하는 반도체 디바이스의 접촉부.
  5. 반도체 디바이스의 접촉부에 있어서,
    적어도 하나의 n x n 어레이 형태를 갖는, 하나의 접촉부를 형성하는 압축가능 가요성 도체 볼 소자들 - 상기 n은 1보다 큰 정수임-, 및
    상기 도체 볼이 상기 반도체 디바이스 접촉 영역에 고정되어 있는, 상기 어레이의 각 도체 볼 상의 편평 영역
    을 포함하는 것을 특징으로 하는 반도체 디바이스의 접촉부.
  6. 제5항에 있어서, 상기 도체 볼 소자가 금속 재료로 코팅된 가요성 재료의 볼인 것을 특징으로 하는 반도체 디바이스의 접촉부.
  7. 제6항에 있어서, 상기 가요성 재료가 탄성 중합체 재료인 것을 특징으로 하는 반도체 디바이스의 접촉부.
  8. 제6항에 있어서, 상기 금속 재료가 금인 것을 특징으로 하는 반도체 디바이스의 접촉부.
  9. 반도체 디바이스의 접촉부를 형성하는 방법에 있어서,
    복수의 볼 접촉 소자를 n x n 어레이의 형태로 배열하는 단계 -상기 n은 1보다 큰 정수임- ,
    상기 반도체 디바이스 상의 하나의 접촉 영역 상에 상기 n x n 어레이의 접촉 소자들을 일시적으로 장착하는 단계, 및
    상기 반도체 디바이스 상의 상기 접촉 영역에 상기 n x n 어레이의 접촉 소자들을 결합시키는 단계
    를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 접촉 소자의 어레이를 일시적으로 장착하는 단계가 패이스트 재료로 상기 접촉 소자의 어레이를 고정시키는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 볼 접촉 소자들이 금속 코팅된 가요성 재료로 되어 있는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 가요성 재료가 탄성 중합체 재료인 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 금속 재료가 금인 것을 특징으로 하는 방법.
  14. 제9항에 있어서, 상기 반도체 디바이스 상의 접촉 영역에 볼 소자의 어레이를 결합시키기 전에 볼 소자 어레이에 압력을 가해 압축시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 반도체 디바이스 상의 접촉 영역 상에 접촉부를 형성하는 방법에 있어서,
    복수의 볼 접촉 소자를 n ×n의 어레이의 형태로 배열하는 단계 -상기 n은 1보다 큰 정수임-,
    상기 반도체 디바이스 상의 상기 접촉 영역 상에 접착제를 도포하는 단계,
    상기 반도체 디바이스 상의 상기 접촉 영역 상에 상기 접착제로 상기 n x n 어레이의 접촉 소자들을 일시적으로 장착하는 단계, 및
    상기 반도체 디바이스 상의 상기 접촉 영역에 상기 n x n 어레이의 접촉 소자들을 결합시키는 단계
    를 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 볼 접촉 소자가 금속 코팅된 가요성 재료로 이루어진 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 가요성 재료가 탄성 중합체 재료인 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 상기 금속 재료가 금인 것을 특징으로 하는 방법.
  19. 반도체 디바이스 상의 접촉 영역 상에 접촉부를 형성하기 위한 방법에 있어서,
    복수의 볼 접촉 소자를 n x n 어레이로 배열하는 단계,
    상기 반도체 디바이스 상의 접촉 영역에 접착제를 도포하는 단계,
    상기 볼 소자들이 상기 반도체 디바이스 상의 접촉 영역과 접촉하도록 상기 반도체 디바이스 상의 접촉 영역 상에 상기 접착제로 n x n 어레이의 접촉 소자를 일시적으로 장착하는 단계,
    상기 반도체 디바이스 접촉 영역과 상기 볼 소자들의 접촉 영역을 증가시키도록 상기 볼 접촉 소자에 압력을 가하여 압축하는 단계, 및
    상기 반도체 디바이스 상의 접촉 영역에 n x n 어레이의 접촉 소자들을 결합시키는 단계
    를 포함하는 것을 특징으로 하는 방법.
  20. n x n 어레이의 볼 접촉 소자들을 픽업하여 이동시키는 디바이스에 있어서, 진공 픽업 팁(vacuum pick-up tip), 및
    이동될 볼 접촉 소자의 어레이에 대응하는, 상기 진공 픽업 팁 내의 n x n 개구부 어레이-상기 개구부는 상기 진공 픽업 팁 내로 상기 볼 접촉 소자를 당기지않고 상기 개구부 내에 상기 볼 접촉 소자를 끼워넣을 수 있는 크기를 가짐-
    를 포함하는 것을 특징으로 하는 디바이스.
  21. 제20항에 있어서, 반도체 디바이스 상의 복수의 접촉부의 간격에 대응하도록 이격 배치된 복수의 n x m 어레이(여기서, n 및 m은 1 이상의 정수임)의 개구부를 포함하는 것을 특징으로 하는 디바이스.
KR1019930024606A 1992-09-15 1993-11-18 플립칩디바이스의볼접촉부 KR100317756B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94518592A 1992-09-15 1992-09-15
US07/945,185 1992-11-19

Publications (2)

Publication Number Publication Date
KR940012484A KR940012484A (ko) 1994-06-23
KR100317756B1 true KR100317756B1 (ko) 2002-03-20

Family

ID=25482756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024606A KR100317756B1 (ko) 1992-09-15 1993-11-18 플립칩디바이스의볼접촉부

Country Status (7)

Country Link
US (2) US5955784A (ko)
EP (1) EP0588609B1 (ko)
JP (1) JPH06224198A (ko)
KR (1) KR100317756B1 (ko)
DE (1) DE69312411T2 (ko)
SG (1) SG54297A1 (ko)
TW (1) TW239899B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008338A1 (de) * 1994-09-13 1996-03-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur applikation von verbindungsmaterial auf einer substratanschlussfläche
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6131795A (en) * 1997-11-10 2000-10-17 Matsushita Electric Industrial Co., Ltd. Thermal compression bonding method of electronic part with solder bump
FR2785140B1 (fr) * 1998-10-27 2007-04-20 Novatec Sa Soc Dispositif de mise a disposition de billes ou de preformes pour la fabrication de connexions a billes
DE60020090T2 (de) * 1999-03-17 2006-01-19 Novatec S.A. Verfahren und vorrichtung zum auftragen von kugeln in die öffnungen eines kugelbehälters
FR2791046B1 (fr) * 1999-03-17 2001-05-11 Novatec Sa Soc Procede et dispositif de distribution unitaire de billes solides et identiques sur un substrat par serigraphie
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
US6802918B1 (en) * 2001-05-09 2004-10-12 Raytheon Company Fabrication method for adhesive pressure bonding two components together with closed-loop control
US6830463B2 (en) * 2002-01-29 2004-12-14 Fci Americas Technology, Inc. Ball grid array connection device
NL1024688C2 (nl) * 2003-11-03 2005-05-04 Meco Equip Eng Werkwijze en inrichting voor het met een elektronische component verbinden van tot elektrische contactorganen te vormen objecten.
JP4427411B2 (ja) * 2004-07-28 2010-03-10 日立ソフトウエアエンジニアリング株式会社 ビーズ配列装置及びビーズ配列方法
US7550846B2 (en) * 2005-12-21 2009-06-23 Palo Alto Research Center Conductive bump with a plurality of contact elements
CN101125406B (zh) * 2006-08-16 2010-09-29 比亚迪股份有限公司 球体固定块及其制造装置
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
KR20150139190A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 소자 및 소자 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372880A2 (en) * 1988-12-05 1990-06-13 Hitachi Chemical Co., Ltd. Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2842831A (en) * 1956-08-30 1958-07-15 Bell Telephone Labor Inc Manufacture of semiconductor devices
US2934685A (en) * 1957-01-09 1960-04-26 Texas Instruments Inc Transistors and method of fabricating same
NL255865A (ko) * 1960-09-13 1900-01-01
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
US4369458A (en) * 1980-07-01 1983-01-18 Westinghouse Electric Corp. Self-aligned, flip-chip focal plane array configuration
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4838347A (en) * 1987-07-02 1989-06-13 American Telephone And Telegraph Company At&T Bell Laboratories Thermal conductor assembly
JP2528910B2 (ja) * 1987-11-16 1996-08-28 富士通株式会社 ハンダバンプの形成方法
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
JPH02246235A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 集積回路装置
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5010038A (en) * 1989-06-29 1991-04-23 Digital Equipment Corp. Method of cooling and powering an integrated circuit chip using a compliant interposing pad
EP0447170B1 (en) * 1990-03-14 2002-01-09 Nippon Steel Corporation Method of bonding bumps to leads of tab tape and an apparatus for arranging bumps used for the same
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372880A2 (en) * 1988-12-05 1990-06-13 Hitachi Chemical Co., Ltd. Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips

Also Published As

Publication number Publication date
SG54297A1 (en) 1998-11-16
TW239899B (ko) 1995-02-01
US5955784A (en) 1999-09-21
KR940012484A (ko) 1994-06-23
DE69312411D1 (de) 1997-09-04
EP0588609A1 (en) 1994-03-23
US5849132A (en) 1998-12-15
JPH06224198A (ja) 1994-08-12
EP0588609B1 (en) 1997-07-23
DE69312411T2 (de) 1997-11-27

Similar Documents

Publication Publication Date Title
KR100317756B1 (ko) 플립칩디바이스의볼접촉부
KR950001181B1 (ko) 칩 지지체 장치
JP3410396B2 (ja) 高性能集積回路チップパッケージ
US4700276A (en) Ultra high density pad array chip carrier
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6448659B1 (en) Stacked die design with supporting O-ring
JP3475426B2 (ja) 半導体装置の製造方法
US5243497A (en) Chip on board assembly
KR100250560B1 (ko) 반도체장치와그제조방법
US6844219B2 (en) Semiconductor device and lead frame therefor
JPH046841A (ja) 半導体装置の実装構造
JPH08241940A (ja) 半導体装置およびその製造方法
CN113257766A (zh) 半导体装置及其制造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3874115B2 (ja) 半導体装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP2000252320A (ja) 半導体装置およびその製造方法
JP4371238B2 (ja) 半導体装置
JPH03192742A (ja) 電気回路部品の接続方法
JP3779485B2 (ja) 半導体装置の製造方法
JP2553498B2 (ja) チツプキヤリヤパツケ−ジ組立体
JPH0436115Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee