JP2553498B2 - チツプキヤリヤパツケ−ジ組立体 - Google Patents
チツプキヤリヤパツケ−ジ組立体Info
- Publication number
- JP2553498B2 JP2553498B2 JP12594785A JP12594785A JP2553498B2 JP 2553498 B2 JP2553498 B2 JP 2553498B2 JP 12594785 A JP12594785 A JP 12594785A JP 12594785 A JP12594785 A JP 12594785A JP 2553498 B2 JP2553498 B2 JP 2553498B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- package
- chip
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は半導体チツプキヤリヤパツケージ装置、更
に具体的に云えば、ピン数が多い、例えば172個のピン
を持つ半導体チツプに対するチツプキヤリヤパツケージ
を持つ装置に関する。
に具体的に云えば、ピン数が多い、例えば172個のピン
を持つ半導体チツプに対するチツプキヤリヤパツケージ
を持つ装置に関する。
＜従来技術及びその問題点＞ 従来、デユアルインライン形パツケージの様なチツプ
キヤリヤパツケージは、ピン数が増加するにつれて、イ
ンターフェース制限されている。こういうパツケージを
多数の接続ピンに適合させる為には、その寸法が非常に
大きくなり、この様なチツプキヤリヤに必要なプリント
配線板の面積がそれに応じて増大する。パツケージの寸
法が増加するにつれて、導線の長さが長くなり、回路の
性能が低下する。
キヤリヤパツケージは、ピン数が増加するにつれて、イ
ンターフェース制限されている。こういうパツケージを
多数の接続ピンに適合させる為には、その寸法が非常に
大きくなり、この様なチツプキヤリヤに必要なプリント
配線板の面積がそれに応じて増大する。パツケージの寸
法が増加するにつれて、導線の長さが長くなり、回路の
性能が低下する。
こういう寸法に応える為、２列のリード端子インター
フェースを利用する開放バイヤ・ホール・チツプキヤリ
ヤが開発された。これは、DIP及びチツプキヤリヤより
幾分小さいが、ピン数の多い装置にとつては依然として
大きい。更に、メッキされた貫通孔を持つキヤリヤボー
ドとインターフェースされるピングリツドアレイ形パツ
ケージも開発された。キヤリヤボードはパツケージの厚
さをかなり厚くし、必要なはんだ箇所の数の増加が許容
可能なキヤリヤボードの歩留りを下げると共に、修理の
困難さを増す。
フェースを利用する開放バイヤ・ホール・チツプキヤリ
ヤが開発された。これは、DIP及びチツプキヤリヤより
幾分小さいが、ピン数の多い装置にとつては依然として
大きい。更に、メッキされた貫通孔を持つキヤリヤボー
ドとインターフェースされるピングリツドアレイ形パツ
ケージも開発された。キヤリヤボードはパツケージの厚
さをかなり厚くし、必要なはんだ箇所の数の増加が許容
可能なキヤリヤボードの歩留りを下げると共に、修理の
困難さを増す。
はんだの問題を解決する為に、盛上げ結合（バンプボ
ンデイング）方法が試みられたが、盛上りの高さが一貫
しないことによつて、良好な接触が得られず、接続不具
合箇所が完成された装置に生ずる為に、成功しなかつ
た。
ンデイング）方法が試みられたが、盛上りの高さが一貫
しないことによつて、良好な接触が得られず、接続不具
合箇所が完成された装置に生ずる為に、成功しなかつ
た。
＜本発明の目的及び目的を達成する手段＞ 従つて、この発明の目的は、ピン数の多い（172個）
集積回路に対する信頼性のあるチツプキヤリヤ及び取付
け手段を提供することである。
集積回路に対する信頼性のあるチツプキヤリヤ及び取付
け手段を提供することである。
この発明の別の目的は、必要とするボードの面積が大
幅に減少し、依然として試験可能かつ修理可能である様
なチツプキヤリヤ及び取付け手段を提供することであ
る。
幅に減少し、依然として試験可能かつ修理可能である様
なチツプキヤリヤ及び取付け手段を提供することであ
る。
この発明の別の目的は、回路の性能を実質的に低下せ
ずに、ピン数の多い集積回路の場合に使うのに適したチ
ツプキヤリヤパツケージを提供することである。
ずに、ピン数の多い集積回路の場合に使うのに適したチ
ツプキヤリヤパツケージを提供することである。
この発明の別の目的は、電気接点を機械的に接続した
ピン数の多いチツプキヤリヤパツケージを提供すること
である。
ピン数の多いチツプキヤリヤパツケージを提供すること
である。
この発明の別の目的は製造並びに使用が容易なピン数
の多いチツプキヤリヤパツケージを提供することであ
る。
の多いチツプキヤリヤパツケージを提供することであ
る。
簡単に云うと、この説明はチツプキヤリヤ組立体及び
プリント配線板を含むピン数の多いチツプキヤリヤパツ
ケージ装置を提供する。チツプキヤリヤ組立体がプリン
ト配線板に取付けられ、可撓性接触パツドに圧力を加え
ることにより、その間の電気接続が行なわれる。可撓性
接触パツドは接点の相異なる高さを補償する様に作用
し、こうして電気的な接続不具合箇所をなくす。
プリント配線板を含むピン数の多いチツプキヤリヤパツ
ケージ装置を提供する。チツプキヤリヤ組立体がプリン
ト配線板に取付けられ、可撓性接触パツドに圧力を加え
ることにより、その間の電気接続が行なわれる。可撓性
接触パツドは接点の相異なる高さを補償する様に作用
し、こうして電気的な接続不具合箇所をなくす。
この発明のその他の目的並びに特徴は、以下図面につ
いて詳しく説明する所から、更によく理解されよう。
いて詳しく説明する所から、更によく理解されよう。
＜実施例＞ 次に第１図について説明すると、この発明のチツプキ
ヤリヤパツケージ10が、画取付けボード12の上に例えば
夫々５つのチツプキヤリヤから成る６列に分けて配置さ
れることが示されている。各列に１つずつある押え部材
14が、押え部材の両端でねじ16,18によつて面取付けボ
ードに取付けられ、チツプキヤリヤをボードと電気的に
接触する様にボード上に保持する。
ヤリヤパツケージ10が、画取付けボード12の上に例えば
夫々５つのチツプキヤリヤから成る６列に分けて配置さ
れることが示されている。各列に１つずつある押え部材
14が、押え部材の両端でねじ16,18によつて面取付けボ
ードに取付けられ、チツプキヤリヤをボードと電気的に
接触する様にボード上に保持する。
面取付けボード（第２図）は例えばフエノール樹脂の
ボードである。この他の材料を使つてもよいが、重要な
条件は、ボードの面の平坦さが、チツプキヤリヤの接続
用導電パツド（後で説明する）の圧縮より実質的に小さ
いことである。
ボードである。この他の材料を使つてもよいが、重要な
条件は、ボードの面の平坦さが、チツプキヤリヤの接続
用導電パツド（後で説明する）の圧縮より実質的に小さ
いことである。
押え部材14（第１図及び第２図）は例えば金属の弓形
はり部材である。この形にすると、ねじ16,18（第１
図）によつて取付けられた時、予備荷重が加えられ、こ
うして押え部材の断面積を最小にする。
はり部材である。この形にすると、ねじ16,18（第１
図）によつて取付けられた時、予備荷重が加えられ、こ
うして押え部材の断面積を最小にする。
はり14が、各々のチツプキヤリヤの両端の近くで、１
対の平行を板ばね22と係合する１対の垂下部材20を持つ
ている。板ばねの頂点はチツプキヤリヤの中心上にあ
る。複数個のチツプキヤリヤに対し、板ばねが連続的で
あつてよく、中間のばねに対し、中間の垂下部材は相次
ぐばね構成部が共有するものであつてよいことは明らか
である。ばね22及び押え部材14はボードに固着した時、
予め選ばれたポンド数の圧力を提供して、チツプキヤリ
ヤの導電エラストマ・パツド54に対し、約100ポンド／
平方吋（6.45cm2）の圧力を加える。
対の平行を板ばね22と係合する１対の垂下部材20を持つ
ている。板ばねの頂点はチツプキヤリヤの中心上にあ
る。複数個のチツプキヤリヤに対し、板ばねが連続的で
あつてよく、中間のばねに対し、中間の垂下部材は相次
ぐばね構成部が共有するものであつてよいことは明らか
である。ばね22及び押え部材14はボードに固着した時、
予め選ばれたポンド数の圧力を提供して、チツプキヤリ
ヤの導電エラストマ・パツド54に対し、約100ポンド／
平方吋（6.45cm2）の圧力を加える。
チツプキヤリヤ10（第３図）は下側の主経路部材24、
上側の主経路部材26、ダイ取付け部材28、下側のワイヤ
・ボンド層30、上層のワイヤ・ボンド層32、密封リング
34及び蓋36で構成される。蓋36は例えば商標“KOVAR"に
よつて販売されている合金金属で作られている。蓋36を
取外してチツプキヤリヤパツケージを見下すと（第４
図）、密封リング34がパツケージの周縁を限定し、チツ
プ取付け層28に下がる最初の段すなわちステツプを形成
する。夫々ワイヤ・ボンド形成部38,40を持つ上側及び
下側のワイヤ・ポンド層32,30が、チツプ取付け層28に
対する２番目及び３番目の段を形成する。チツプ取付け
層28がチツプ整合マーク42を持つている。
上側の主経路部材26、ダイ取付け部材28、下側のワイヤ
・ボンド層30、上層のワイヤ・ボンド層32、密封リング
34及び蓋36で構成される。蓋36は例えば商標“KOVAR"に
よつて販売されている合金金属で作られている。蓋36を
取外してチツプキヤリヤパツケージを見下すと（第４
図）、密封リング34がパツケージの周縁を限定し、チツ
プ取付け層28に下がる最初の段すなわちステツプを形成
する。夫々ワイヤ・ボンド形成部38,40を持つ上側及び
下側のワイヤ・ポンド層32,30が、チツプ取付け層28に
対する２番目及び３番目の段を形成する。チツプ取付け
層28がチツプ整合マーク42を持つている。
半導体チツプ、即ちダイ44（第３図）は、例えば大規
模集積回路（VLSIC）又は超高速集積回路（VHSIC）であ
つてよいが、整合マーク42の範囲内でチツプ取付け層28
にはんだ付けされる。この後、例えば金のワイヤの様な
外部導線46,48が上側及び下側のワイヤ・ボンド形成部3
8,40とチツプ端子とに夫々結合される。形成部38,40が
貫通孔50,51を介して導電パツド52に接続される。
模集積回路（VLSIC）又は超高速集積回路（VHSIC）であ
つてよいが、整合マーク42の範囲内でチツプ取付け層28
にはんだ付けされる。この後、例えば金のワイヤの様な
外部導線46,48が上側及び下側のワイヤ・ボンド形成部3
8,40とチツプ端子とに夫々結合される。形成部38,40が
貫通孔50,51を介して導電パツド52に接続される。
アルミナの含有量が約94乃至96％になるパツケージを
作るのに十分な割合で粘土（カオリン）及びアルミナの
スラリーを使つて、チツプキヤリヤパツケージ10が製造
される（第５図及び第6a図乃至第6f図）。スラリーが例
えばマイラ・フイルムの様な乾燥パツドの上に流し込ま
れ、マイラ・フイルムから巻取ることが出来る様な粘稠
度まで乾燥させられる。
作るのに十分な割合で粘土（カオリン）及びアルミナの
スラリーを使つて、チツプキヤリヤパツケージ10が製造
される（第５図及び第6a図乃至第6f図）。スラリーが例
えばマイラ・フイルムの様な乾燥パツドの上に流し込ま
れ、マイラ・フイルムから巻取ることが出来る様な粘稠
度まで乾燥させられる。
次に、この巻取りを展げ、予め選ばれた層の形、好ま
しくは正方形又は長方形に切取り、選ばれた貫通孔即ち
配線用孔のパターンを形成する様に打抜く。
しくは正方形又は長方形に切取り、選ばれた貫通孔即ち
配線用孔のパターンを形成する様に打抜く。
次に、厚膜デポジシヨン技術を用いて、基板の上にメ
タライズ・パターンをスクリーン印刷する。メタライズ
材料は高融点金属であり、例えばタングステン又はモリ
ブデン・マンガンであつてよい。この点までのプロセス
を残りの層26,28,30,32,34に対して繰返す（第6b図乃至
第6f図）。
タライズ・パターンをスクリーン印刷する。メタライズ
材料は高融点金属であり、例えばタングステン又はモリ
ブデン・マンガンであつてよい。この点までのプロセス
を残りの層26,28,30,32,34に対して繰返す（第6b図乃至
第6f図）。
最後に、層状パツケージを約１時間、約1,700℃で焼
成して、実質的にモノリシツクの構造を形成する。
成して、実質的にモノリシツクの構造を形成する。
パツケージを完成する為、この後下側の主経路層24の
貫通孔50（第6a図）に対し、導電パツド52の上にエラス
トマ・パツド54（第２図及び第３図）を形成する。エラ
ストマ・パツドは例えばコメリツクス・インコーポレー
テツド社から「4041導電接着剤」の商標で販売されてい
る導電接着剤のパツドである。
貫通孔50（第6a図）に対し、導電パツド52の上にエラス
トマ・パツド54（第２図及び第３図）を形成する。エラ
ストマ・パツドは例えばコメリツクス・インコーポレー
テツド社から「4041導電接着剤」の商標で販売されてい
る導電接着剤のパツドである。
第6a図に示す様に、下側の主経路層24の底には、172
個のピンを持つダイ（チツプ）を受入れる176個のエラ
ストマ・パツド54を形成する。下側の主経路層24に対す
る経路形成部56が第6b図に示されている。同心円58は貫
通孔を表わし、単独の円60は貫通孔58までの形成部56を
通るバイヤ移送部を表わす。同様に、第6c図は上側の主
経路層26に対する出力経路用メタライズ部分を示す。第
6d図はダイ取付け層に対する貫通孔58を通るダイ（チツ
プ）取付経路の通路を示す。下側のワイヤ・ボンド層30
に対する下側のワイヤ・ボンド形成部62（第6e図）はこ
の層の内周の近くで終端する端を持ち、他端は貫通孔64
の所で終端している。形成部62ワイヤ導線に対するボン
デイングパツドを形成する。貫通孔66が上側のワイヤ・
ボンド層32の上側のワイヤ形成部68（第6f図）への通路
を形成する。形成部68が上側のワイヤ・ボンド層32の内
周の近くで終端する端を持ち、他端が貫通孔66の所で終
端する。形成部68がワイヤボンデイングパツドを形成す
る。
個のピンを持つダイ（チツプ）を受入れる176個のエラ
ストマ・パツド54を形成する。下側の主経路層24に対す
る経路形成部56が第6b図に示されている。同心円58は貫
通孔を表わし、単独の円60は貫通孔58までの形成部56を
通るバイヤ移送部を表わす。同様に、第6c図は上側の主
経路層26に対する出力経路用メタライズ部分を示す。第
6d図はダイ取付け層に対する貫通孔58を通るダイ（チツ
プ）取付経路の通路を示す。下側のワイヤ・ボンド層30
に対する下側のワイヤ・ボンド形成部62（第6e図）はこ
の層の内周の近くで終端する端を持ち、他端は貫通孔64
の所で終端している。形成部62ワイヤ導線に対するボン
デイングパツドを形成する。貫通孔66が上側のワイヤ・
ボンド層32の上側のワイヤ形成部68（第6f図）への通路
を形成する。形成部68が上側のワイヤ・ボンド層32の内
周の近くで終端する端を持ち、他端が貫通孔66の所で終
端する。形成部68がワイヤボンデイングパツドを形成す
る。
動作について説明すると（第１図）、チツプキヤリヤ
がキヤリヤのプリント配線板12上に位置ぎめされる。ね
じ16,18によつてはり14を板12に固定する。はりを取付
けた時、２重板ばね22が予め選ばれた力（第１図の例で
は４ポンド）をチツプキヤリヤ10に加え、これが導電性
エラストマ・パツド52に対する約100ポンド／平方吋
（6.45cm2）の圧力に変換される。この圧力が、夫々の
接点の高さの許容公差を増加する（弛める）ことによ
り、チツプキヤリヤパツケージとプリント配線板の間の
良好な電気接触を保証する。即ち、電気接触の為に、チ
ツプキヤリヤ及びプリント配線板の接点は同じ平面内で
終端している必要がない。
がキヤリヤのプリント配線板12上に位置ぎめされる。ね
じ16,18によつてはり14を板12に固定する。はりを取付
けた時、２重板ばね22が予め選ばれた力（第１図の例で
は４ポンド）をチツプキヤリヤ10に加え、これが導電性
エラストマ・パツド52に対する約100ポンド／平方吋
（6.45cm2）の圧力に変換される。この圧力が、夫々の
接点の高さの許容公差を増加する（弛める）ことによ
り、チツプキヤリヤパツケージとプリント配線板の間の
良好な電気接触を保証する。即ち、電気接触の為に、チ
ツプキヤリヤ及びプリント配線板の接点は同じ平面内で
終端している必要がない。
この発明の好ましい実施例を詳しく説明したが、特許
請求の範囲によつて限定されたこの発明の範囲内で、種
々の変更を加えることが出来ることを承知されたい。
請求の範囲によつて限定されたこの発明の範囲内で、種
々の変更を加えることが出来ることを承知されたい。
第１図はこの発明を用いたプリント配線板の平面図、第
２図はプリント配線板に取付けられたチツプキヤリヤパ
ツケージの部分断面図、第３図はチツプキヤリヤパルケ
ージの部分断面図、第４図は蓋及びダイスを取外したチ
ツプキヤリヤパツケージの平面図、第５図は第４図のチ
ツプキヤリヤパツケージの分解断面図、第6a図乃至第6f
図は第５図のチツプキヤリヤパツケージの各層の1/4の
平面図である。 主な符号の説明 10:チツプキヤリヤパツケージ 12:プリント配線板 14:はり 22:板ばね 52:導電性パツド 54:エラストマ・パツド
２図はプリント配線板に取付けられたチツプキヤリヤパ
ツケージの部分断面図、第３図はチツプキヤリヤパルケ
ージの部分断面図、第４図は蓋及びダイスを取外したチ
ツプキヤリヤパツケージの平面図、第５図は第４図のチ
ツプキヤリヤパツケージの分解断面図、第6a図乃至第6f
図は第５図のチツプキヤリヤパツケージの各層の1/4の
平面図である。 主な符号の説明 10:チツプキヤリヤパツケージ 12:プリント配線板 14:はり 22:板ばね 52:導電性パツド 54:エラストマ・パツド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭55−167662（ＪＰ，Ｕ) 特公 昭55−25504（ＪＰ，Ｂ１) 実公 昭57−8212（ＪＰ，Ｙ１)
Claims (1)
- 【請求項１】プリント配線板と、チップキャリヤ手段を
プリント配線板に電気的に接触する可撓性接点を持つ２
以上のチップキャリヤ手段と、該チップキャリヤ手段を
プリント配線板と電気的に接触した状態に保つ押え梁部
材とを有し、該梁部材はバネ手段を持ち、このバネ手段
が作動的に係合して該チップキャリヤ手段に圧力を加
え、チップキャリヤ手段をプリント配線板上に取付ける
と共にその間の電気的な接触を保つ様にしたチップキャ
リヤパッケージ組立体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62099884A | 1984-06-15 | 1984-06-15 | |
| US620998 | 1984-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617687A JPS617687A (ja) | 1986-01-14 |
| JP2553498B2 true JP2553498B2 (ja) | 1996-11-13 |
Family
ID=24488310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12594785A Expired - Lifetime JP2553498B2 (ja) | 1984-06-15 | 1985-06-10 | チツプキヤリヤパツケ−ジ組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553498B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525504A (en) * | 1978-08-10 | 1980-02-23 | Nissan Motor Co Ltd | Mixed gas controlling device for liquefied petroleum gas engine |
| JPS55167662U (ja) * | 1979-05-21 | 1980-12-02 | ||
| JPS578212U (ja) * | 1980-06-16 | 1982-01-16 |
-
1985
- 1985-06-10 JP JP12594785A patent/JP2553498B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617687A (ja) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688150A (en) | High pin count chip carrier package | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| US5367435A (en) | Electronic package structure and method of making same | |
| JP3410396B2 (ja) | 高性能集積回路チップパッケージ | |
| US4700473A (en) | Method of making an ultra high density pad array chip carrier | |
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US6420664B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| US4466181A (en) | Method for mounting conjoined devices | |
| KR100317756B1 (ko) | 플립칩디바이스의볼접촉부 | |
| KR20020005684A (ko) | 반도체 장치의 전기 전도체 시스템 및 그 제조 방법 | |
| JPH0432541B2 (ja) | ||
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JP2553498B2 (ja) | チツプキヤリヤパツケ−ジ組立体 | |
| KR20030081549A (ko) | 반도체소자 패키지 제조방법 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH0433348A (ja) | 半導体装置 | |
| JP3351324B2 (ja) | バンプ付電子部品の製造方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JPS63117437A (ja) | 半導体チツプ | |
| JPS6153854B2 (ja) | ||
| JPH09139440A (ja) | チップスケールパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |