JPS617687A - チツプキヤリヤパツケージ組立体とその製法 - Google Patents
チツプキヤリヤパツケージ組立体とその製法Info
- Publication number
- JPS617687A JPS617687A JP60125947A JP12594785A JPS617687A JP S617687 A JPS617687 A JP S617687A JP 60125947 A JP60125947 A JP 60125947A JP 12594785 A JP12594785 A JP 12594785A JP S617687 A JPS617687 A JP S617687A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- chip
- carrier package
- package assembly
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は半導体チップキャリヤパッケージ装置、更に
具体的に云えば、ビン数が多い、例えば１７２個のビン
を持つ半導体チップに対するチップキャリヤパッケージ
を持つ装置に関する。
具体的に云えば、ビン数が多い、例えば１７２個のビン
を持つ半導体チップに対するチップキャリヤパッケージ
を持つ装置に関する。
〈従来技術及びその問題点〉
従来、ゾロアルインライン形パッケージの様なチップキ
ャリヤパッケージは、ビン数が増加するにつれて、界面
が制限されている。こういうパッケージを多数の接続ピ
ンに適合させる為には、その寸法が非常に大きくなシ、
この様なチップキャリヤに必要なプリント配線板の面積
がそれに応じて増大する。パッケージの寸法が増加する
につれて、導線の長さが長くなシ、回路の性能が低下す
る。
ャリヤパッケージは、ビン数が増加するにつれて、界面
が制限されている。こういうパッケージを多数の接続ピ
ンに適合させる為には、その寸法が非常に大きくなシ、
この様なチップキャリヤに必要なプリント配線板の面積
がそれに応じて増大する。パッケージの寸法が増加する
につれて、導線の長さが長くなシ、回路の性能が低下す
る。
こういう寸法に応える為、複列はんだ界面を利用する開
放パイヤ・ホール・チップキャリヤが開発された。これ
は、ＤＩＰ及びチップキャリヤよシ幾分小さいが、ビン
数の多い装置にとっては依然として大きい。更に、めっ
きされた貫通孔を持つキャリヤボードと界面接続される
ピングリッドアレイ形パッケージも開発された。キャリ
ヤボードはパッケージの厚さをかな）厚くシ、必要なは
んだ箇所の数の増加が許容可能なキャリヤボードの歩留
シを下げると共に、修理の困難さを増す。
放パイヤ・ホール・チップキャリヤが開発された。これ
は、ＤＩＰ及びチップキャリヤよシ幾分小さいが、ビン
数の多い装置にとっては依然として大きい。更に、めっ
きされた貫通孔を持つキャリヤボードと界面接続される
ピングリッドアレイ形パッケージも開発された。キャリ
ヤボードはパッケージの厚さをかな）厚くシ、必要なは
んだ箇所の数の増加が許容可能なキャリヤボードの歩留
シを下げると共に、修理の困難さを増す。
はんだの問題を解決する為に、盛上げ結合（バンプボン
ディング）方法が試みられたが、盛上シの高さが一貫し
ないことによって、良好な接触が得られず、開路が完成
された装置に生ずる為に、成功しなかった。
ディング）方法が試みられたが、盛上シの高さが一貫し
ないことによって、良好な接触が得られず、開路が完成
された装置に生ずる為に、成功しなかった。
〈本発明の目的及び目的を達成する手段〉従って、この
発明の目的は、ビン数の多い（１７２１１ｍ）集積回路
に対する信頼性のあるチップキャリヤ及び取付は手段を
提供することである。
発明の目的は、ビン数の多い（１７２１１ｍ）集積回路
に対する信頼性のあるチップキャリヤ及び取付は手段を
提供することである。
この発明の別の目的は、必要とするボードの面積が大幅
に減少し、依然として試験可能かつ修理可能である様な
チップキャリヤ及び取付は手段を提供することである。
に減少し、依然として試験可能かつ修理可能である様な
チップキャリヤ及び取付は手段を提供することである。
この発明の別の目的は、回路の性能を実質的に低下せず
に、ビン数の多い集積回路の場合に使うのに適したチッ
プキャリヤパッケージを提供することである。
に、ビン数の多い集積回路の場合に使うのに適したチッ
プキャリヤパッケージを提供することである。
この発明の別の目的は、電気接点を機械的に接続したビ
ン数の多いチップキャリヤパッケージを提供することで
ある。
ン数の多いチップキャリヤパッケージを提供することで
ある。
この発明の別の目的は製造並びに使用が容易なビン数の
多いチップキャリヤパッケージを提供することである。
多いチップキャリヤパッケージを提供することである。
簡単に云うと、この発明はチップキャリヤ組立体及びプ
リント配線板を含むビン数の多いチップキャリヤパッケ
ージ装置を提供する。チップキャリヤ組立体がプリント
配線板に取付けられ、可撓性接触パッドに圧力を加える
ことによシ、その間の電気接続が行なわれる。可撓性接
触パッドは接点の相異なる高さを補償する様に作用し、
こうして電気的な開路をなくす。
リント配線板を含むビン数の多いチップキャリヤパッケ
ージ装置を提供する。チップキャリヤ組立体がプリント
配線板に取付けられ、可撓性接触パッドに圧力を加える
ことによシ、その間の電気接続が行なわれる。可撓性接
触パッドは接点の相異なる高さを補償する様に作用し、
こうして電気的な開路をなくす。
この発明のその他の目的並びに特徴は、以下図面につい
て詳しく説明する所から、更によく理解されよう。
て詳しく説明する所から、更によく理解されよう。
〈実施例〉
次に第１回について説明すると、この発明のチップキャ
リヤパッケージ１０が、面取付はボード１２の上に例え
ば夫々５つのチップキャリヤから成る６列に分けて配置
されることが示されている。
リヤパッケージ１０が、面取付はボード１２の上に例え
ば夫々５つのチップキャリヤから成る６列に分けて配置
されることが示されている。
各列に１つずつある押え部材１４が、押え部材の両端で
ねじ１６．１８によって面取付はボードに取付けられ、
チップキャリヤをボードと電気的に接触する様にボード
上に保持する。
ねじ１６．１８によって面取付はボードに取付けられ、
チップキャリヤをボードと電気的に接触する様にボード
上に保持する。
面取付はボード（第２図）は例えばフェノール樹脂のボ
ードである。この他の材料を使ってもよいが、重要な東
件は、ボードの面の平坦さが、チップキャリヤの接続用
導電パッド（後で説明する）の圧縮よシ実質的に小さい
ことである。
ードである。この他の材料を使ってもよいが、重要な東
件は、ボードの面の平坦さが、チップキャリヤの接続用
導電パッド（後で説明する）の圧縮よシ実質的に小さい
ことである。
押え部材１４ （１１図及び第２図）は例えば金属の弓
形はシ部材である。この形にすると、ねじ１６．１Ｂ（
第１図）によって取付けられた時、予備荷重が加えられ
、こうして押え部材の断面積を最小にする。
形はシ部材である。この形にすると、ねじ１６．１Ｂ（
第１図）によって取付けられた時、予備荷重が加えられ
、こうして押え部材の断面積を最小にする。
はシ１４が、各々のチップキャリヤの両端の近くで、１
対の平行な板ばね２２と係合する１対の垂下部材２０を
持っている。板ばねの頂点はチップキャリヤの中心上に
ある。複数個のチップキャリヤに対し、板ばねが連続的
であってよく、中間のばねに対し、中間の垂下部材は相
次ぐばね構成部が共有するものであってよいことは明ら
かである。ばね２２及び押え部材１４はが−ドに固着し
た時、予め選ばれたポンド数の圧力を提供して、チップ
キャリヤの導電エラストマ・パッド５４に対し、約１０
０ポンド／平方吋（６，４５ａｍ”）の圧力を加える。
対の平行な板ばね２２と係合する１対の垂下部材２０を
持っている。板ばねの頂点はチップキャリヤの中心上に
ある。複数個のチップキャリヤに対し、板ばねが連続的
であってよく、中間のばねに対し、中間の垂下部材は相
次ぐばね構成部が共有するものであってよいことは明ら
かである。ばね２２及び押え部材１４はが−ドに固着し
た時、予め選ばれたポンド数の圧力を提供して、チップ
キャリヤの導電エラストマ・パッド５４に対し、約１０
０ポンド／平方吋（６，４５ａｍ”）の圧力を加える。
チップキャリヤ１０（第３図）は下側の主経路部材２４
、上側の主経路部材２６、ダイ取付は部材２８、下側の
ワイヤ・ポンド層３０、上側のワイヤ・ポンド層３２、
密封リング３４及び蓋３６で構成される。蓋３６は例え
ば商標” ＫＯＶＡＲ”によって販売されている合金金
属で作られている。
、上側の主経路部材２６、ダイ取付は部材２８、下側の
ワイヤ・ポンド層３０、上側のワイヤ・ポンド層３２、
密封リング３４及び蓋３６で構成される。蓋３６は例え
ば商標” ＫＯＶＡＲ”によって販売されている合金金
属で作られている。
蓋３６を取外してチップキャリヤパッケージを見下すと
（第４図）、密封リング３４がパッケージの周縁を限定
し、チップ取付は層２８に下がる最初の段すなわちスチ
ップを形成する。夫々ワイヤ・ポンド形成部３８．４０
を持つ上側及び下側のワイヤ・ボンド層３２．３０が、
チップ取付は層２８に対する２番目及び３番目の段を形
成する。
（第４図）、密封リング３４がパッケージの周縁を限定
し、チップ取付は層２８に下がる最初の段すなわちスチ
ップを形成する。夫々ワイヤ・ポンド形成部３８．４０
を持つ上側及び下側のワイヤ・ボンド層３２．３０が、
チップ取付は層２８に対する２番目及び３番目の段を形
成する。
チップ取付は層２８がチップ整合マーク４２を持ってい
る。
る。
半導体チップ、即ちダイ４４（第３図）は、例えば大規
模集積回路（ＶＬ８ＩＣ）又は超高速集積回路（ＶＨ８
ＩＣ）であってよいが、整合マーク４２の範囲内でチッ
プ取付は層２８にはんだ付けすれる。
模集積回路（ＶＬ８ＩＣ）又は超高速集積回路（ＶＨ８
ＩＣ）であってよいが、整合マーク４２の範囲内でチッ
プ取付は層２８にはんだ付けすれる。
この後、例えば金のワイヤの様な外部導線４６゜４８が
上側及び下側のワイヤ・ポンド形成部３８゜４０とチッ
プ端子とに夫々結合される。形成部３８．４０がバイヤ
・声−ルｓｏ、ｓｉを介して導電パッド５２に皇統され
る。
上側及び下側のワイヤ・ポンド形成部３８゜４０とチッ
プ端子とに夫々結合される。形成部３８．４０がバイヤ
・声−ルｓｏ、ｓｉを介して導電パッド５２に皇統され
る。
アルミナの含有量が約９４乃至９６％になるパッケージ
を作るのに十分な割合で粘土（カオリン）及びアルミナ
のスラリーを使って、チップキャリヤパッケージ１０が
製造される（第５図及び第６ａ図乃至第６ｆ図）。スラ
リーが例えばマイラ・フィルムの様な乾燥パッドの上に
流し込まれ、マイラ・フィルムから巻取ることが出来る
様な粘稠度まで乾燥させられる。
を作るのに十分な割合で粘土（カオリン）及びアルミナ
のスラリーを使って、チップキャリヤパッケージ１０が
製造される（第５図及び第６ａ図乃至第６ｆ図）。スラ
リーが例えばマイラ・フィルムの様な乾燥パッドの上に
流し込まれ、マイラ・フィルムから巻取ることが出来る
様な粘稠度まで乾燥させられる。
次に、この巻取）を展げ、予め選ばれた層の形、好まし
くは正方形又は長方形に切取り、選ばれたバイヤ・ホー
ル即ち配線用孔のパターンを形成する様に打抜く。
くは正方形又は長方形に切取り、選ばれたバイヤ・ホー
ル即ち配線用孔のパターンを形成する様に打抜く。
次に、厚膜デポジション技術を用いて、基板の上にメタ
ライズ・パターンをスクリーン印刷する。
ライズ・パターンをスクリーン印刷する。
メタライズ材料は高融点金属であシ、例えばタングステ
ン又はモリブデン・マンガンであってよい。
ン又はモリブデン・マンガンであってよい。
この点までのプロセスを残シの層２６．２８゜３０．３
２．３４に対して繰返す（第６ｂ図乃至第６ｆ図）。
２．３４に対して繰返す（第６ｂ図乃至第６ｆ図）。
最後に、層状パッケージを約１時間、約１，７００℃で
焼成して、実質的にモノリシックの構造を形成する。
焼成して、実質的にモノリシックの構造を形成する。
パッケージを完成する為、この後下側の主経路層２４の
バイヤ・ホール５０（第６ａ図）に対し、導電パッド５
２の上にエラストマ・パッド５４（第２図及び第６図）
を形成する。エラストマ・パッドは例えばコメリツクス
・インコーホレーテッド社からｒ４０４１導電接着剤」
の開襟で販売されている導電接着剤のパッドである。
バイヤ・ホール５０（第６ａ図）に対し、導電パッド５
２の上にエラストマ・パッド５４（第２図及び第６図）
を形成する。エラストマ・パッドは例えばコメリツクス
・インコーホレーテッド社からｒ４０４１導電接着剤」
の開襟で販売されている導電接着剤のパッドである。
第６ａ図に示す様に１下側の主経路層２４の底には、１
７２個のピンを持つダイ（チップ）を受入れる１７６個
のエラストマ・パッド５４を形成する。下側の主経路層
２４に対する経路形成部５６が第６ｂ図に示されている
。同心円５８は貫通孔を表わし、単独の円６０はバイヤ
・ホール５８までの形成部５６を通るバイヤ移送部を表
わす。同様に、第６Ｃ図は上側の主経路層２６に対する
出力経路用メタライズ部分を示す。第６ｄ図はダイ取付
は層に対するパイヤ・ホール５８を通るダイ（チップ）
癲付経路の通路を示す。下側のワイヤ・ボンド層３０に
対する下側のワイヤ・ポンド形成部６）（第６ｅ図）は
この層の内周の近くで終端する端を持ち、他端はバイヤ
・ホール６４の所で終端している。形成部６）はワイヤ
導線に対するポンディングパッドを形成する。バイヤ・
ホール６６が上側のワイヤ・ボンド層３２の上側のワイ
ヤ形成部６８（第６ｆ図）への通路を形成する。形成部
６８が上側のワイヤ・ボンド層３２の内周の近くで終端
する端を持ち、他端がバイヤ・ホール６６の所で終端す
る。形成部６８がワイヤポンディングパッドを形成する
。
７２個のピンを持つダイ（チップ）を受入れる１７６個
のエラストマ・パッド５４を形成する。下側の主経路層
２４に対する経路形成部５６が第６ｂ図に示されている
。同心円５８は貫通孔を表わし、単独の円６０はバイヤ
・ホール５８までの形成部５６を通るバイヤ移送部を表
わす。同様に、第６Ｃ図は上側の主経路層２６に対する
出力経路用メタライズ部分を示す。第６ｄ図はダイ取付
は層に対するパイヤ・ホール５８を通るダイ（チップ）
癲付経路の通路を示す。下側のワイヤ・ボンド層３０に
対する下側のワイヤ・ポンド形成部６）（第６ｅ図）は
この層の内周の近くで終端する端を持ち、他端はバイヤ
・ホール６４の所で終端している。形成部６）はワイヤ
導線に対するポンディングパッドを形成する。バイヤ・
ホール６６が上側のワイヤ・ボンド層３２の上側のワイ
ヤ形成部６８（第６ｆ図）への通路を形成する。形成部
６８が上側のワイヤ・ボンド層３２の内周の近くで終端
する端を持ち、他端がバイヤ・ホール６６の所で終端す
る。形成部６８がワイヤポンディングパッドを形成する
。
動作について説明すると（第１図）、チップキャリヤが
キャリヤのプリント配線板１２上に位置ぎめされる。ね
じ１６，１Ｂによってはシ１４を板１２に固定する。は
シを取付けた時、２重板ばね２２が予め選ばれた力（第
１図の例では４ポンド）をチップキャリヤ１０に加え、
これが導電性エラストマ・パッド５２に対する約１００
−ンド／平方吋（６，４５■２）の圧力に変換される。
キャリヤのプリント配線板１２上に位置ぎめされる。ね
じ１６，１Ｂによってはシ１４を板１２に固定する。は
シを取付けた時、２重板ばね２２が予め選ばれた力（第
１図の例では４ポンド）をチップキャリヤ１０に加え、
これが導電性エラストマ・パッド５２に対する約１００
−ンド／平方吋（６，４５■２）の圧力に変換される。
この圧力が、夫々の接点の高さの許容公差を増加する（
弛める）ことによシ、チップキャリヤパッケージとプリ
ント配線板の間の良好な電気接触を保証する。即ち、電
気接触の為に、チップキャリヤ及びプリント配線板の接
点は同じ平面内で終端している必要がない。
弛める）ことによシ、チップキャリヤパッケージとプリ
ント配線板の間の良好な電気接触を保証する。即ち、電
気接触の為に、チップキャリヤ及びプリント配線板の接
点は同じ平面内で終端している必要がない。
この発明の好ましい実施例を詳しく説明したが、特許請
求の範囲によって限定されたこの発明の範囲内で、種々
の変更を加えることが出来ることを承知されたい。
求の範囲によって限定されたこの発明の範囲内で、種々
の変更を加えることが出来ることを承知されたい。
第１図はこの発明を用いたプリント配線板の平面図、第
２図はプリント配線板に取付けられたチップキャリヤパ
ッケージの部分断面図、第３図はチップキャリヤパッケ
ージの部分断面図、第４図は蓋及びダイスを取外したチ
ップキャリヤパッケージの平面図、第５図は第４図のチ
ップキャリヤパッケージの分解断面図、第６ａ図乃至第
６ｆ図は第５図のチップキャリヤパッケージの各層のＫ
の平面図である。 主な符号の説明 １０：チップキャリヤパッケージ １２ニブリント配線板 １４：はシ ２２：板ばね ５２：導電性パッド ５４：エラストマ・パッド Ｆｉ’ｇ、／ ｌｔｇ、ｚ Ｆｔ夕、４ Ｆｉｙ、６ｃ ｈり６ｄ
２図はプリント配線板に取付けられたチップキャリヤパ
ッケージの部分断面図、第３図はチップキャリヤパッケ
ージの部分断面図、第４図は蓋及びダイスを取外したチ
ップキャリヤパッケージの平面図、第５図は第４図のチ
ップキャリヤパッケージの分解断面図、第６ａ図乃至第
６ｆ図は第５図のチップキャリヤパッケージの各層のＫ
の平面図である。 主な符号の説明 １０：チップキャリヤパッケージ １２ニブリント配線板 １４：はシ ２２：板ばね ５２：導電性パッド ５４：エラストマ・パッド Ｆｉ’ｇ、／ ｌｔｇ、ｚ Ｆｔ夕、４ Ｆｉｙ、６ｃ ｈり６ｄ
Claims (10)
- （１）プリント配線板と、当該チップキャリヤ手段をプ
リント配線板に電気接続する可撓性接点を持つ少なくと
も１つのチップキャリヤ手段と、該チップキャリヤ手段
をプリント配線板と電気的に接触した状態に保つチップ
キャリヤ手段押え機構とを有し、該押え機構はばね手段
及びはり手段を持ち、ばね手段がはり手段及びチップキ
ャリヤ手段に作動的に係合して該チップキャリヤ手段に
圧力を加えて、チップキャリヤ手段をプリント配線板上
に取付けると共にその間の電気的な接触を保つ様にした
チップキャリヤパッケージ組立体。 - （２）特許請求の範囲第１項に記載したチップキャリヤ
パッケージ組立体に於て、少なくとも１つのチップキャ
リヤ手段が、複数個の外部入出力端子を持つ半導体チッ
プを取付ける為のチップ台と、前記複数個の外部入出力
端子の内の選択された端子、並びに当該ワイヤ・ボンド
層及びチップ台を下向きに通抜ける電気導体に接続する
為の複数個の導電形成部を夫々持つ複数個の外向き階段
形ワイヤ・ボンド層と、前記電気導体に作動的に接続さ
れる複数個の可撓性導電パッドとで構成されているチッ
プキャリヤパッケージ組立体。 - （３）特許請求の範囲第２項に記載したチップキャリヤ
パッケージ組立体に於て、前記少なくとも１つのチップ
キャリヤ手段が、更に、密封リングと、蓋とを有し、前
記密封リングは前記蓋を受入れて半導体チップを前記チ
ップキャリヤ手段内に密閉する様になつているチップキ
ャリヤパッケージ組立体。 - （４）特許請求の範囲第３項に記載したチップキャリヤ
パッケージ組立体に於て、前記密封リング、前記複数個
の外向き階段形ワイヤ・ボンド層及び前記チップ台が一
緒に焼成したセラミックのチップ台で構成されているチ
ップキャリヤパッケージ組立体。 - （５）特許請求の範囲第１項に記載したチップキャリヤ
パッケージ組立体に於て、前記チップキャリヤ手段押え
機構が弓形部材を有し、該弓形部材は前記チップキャリ
ヤ手段の両端の近くに縦方向に延びるばね支持部材を有
し、前記弓形部材の円弧が前記ばね支持部材の間を下向
きに延びており、更に前記押え機構が、前記弓形部材の
両端をプリント配線板に固着する手段を持つているチッ
プキャリヤパッケージ組立体。 - （６）面取付けボードに対するチップキャリヤパッケー
ジに於て、複数個の可撓性導電パッドを持つダイ形半導
体に対する一緒に焼成した多重層セラミックキャリヤ手
段と、複数個のダイボンデイングパッドとを有し、該パ
ッドはチップを複数個のボンデイングパツドに選択的に
電気接続する様にしたチップキャリヤパッケージ。 - （７）特許請求の範囲第６項に記載したチップキャリヤ
パッケージに於て、ダイ形半導体が大規模半導体集積回
路及び超高速集積回路から成る群から選ばれているチッ
プキャリヤパッケージ。 - （８）チップキャリヤパッケージを製造する方法に於て
、 イ）アルミナ含有量が約９４乃至９６％であるパッケー
ジを作るのに十分な割合の粘度及びアルミナのセラミッ
ク・スラリを形成し、 ロ）該スラリを乾燥パッドの上に流し込み、巻き取られ
る様な粘稠度まで該スラリを乾燥し、乾燥したセラミッ
ク材料を巻き取り、 ハ）前記巻き取りから予め選ばれたバイヤ・ホールのパ
ターンを持つ第１のセラミック層を形成し、 ニ）前記第１のセラミック層の上に耐火金属の予め選ば
れたメタライズ・パターンを形成し、 ホ）前記工程ハ）及びニ）を繰返して、前記第１のセラ
ミック層の上に、各々その前の層のメタライズ部分を選
択的に相互接続する電気導体を形成する予め選ばれたメ
タライズ・パターンを持つ追加のセラミックス層を相次
いで形成すると共に、前記追加のセラミック層の内の最
後の層に半導体チップ取付け区域を形成し、 へ）前記工程ハ）及びニ）を繰返して、チップの外部端
子をそれに対して選択的に接続すると共にメタライズ部
分をチップ支持層のバイヤ・ホールに選択的に相互接続
する為の予め選ばれたメタライズ・パターンを持つ複数
個のワイヤ・ボンド層を形成し、 ト）前記工程ハ）を繰返して密封リング層を形成し、 チ）こうして得られた層状構造を、一体のセラミック・
チップキャリヤを形成するのに十分な時間の間、約１，
７００℃の温度で一緒に焼成する工程から成る方法。 - （９）特許請求の範囲第８項に記載したチップキャリヤ
パッケージを製造する方法に於て、前記第１のセラミッ
ク層のバイヤ・ホールに複数個の可撓性導電パッドを形
成する工程を含む方法。 - （１０）特許請求の範囲第８項に記載したチップキャリ
ヤパッケージを製造する方法に於て、前記耐火金属がタ
ングステン及びモリブデン・マンガンから成る群から選
ばれている方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62099884A | 1984-06-15 | 1984-06-15 | |
| US620998 | 1984-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617687A true JPS617687A (ja) | 1986-01-14 |
| JP2553498B2 JP2553498B2 (ja) | 1996-11-13 |
Family
ID=24488310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12594785A Expired - Lifetime JP2553498B2 (ja) | 1984-06-15 | 1985-06-10 | チツプキヤリヤパツケ−ジ組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553498B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525504A (en) * | 1978-08-10 | 1980-02-23 | Nissan Motor Co Ltd | Mixed gas controlling device for liquefied petroleum gas engine |
| JPS55167662U (ja) * | 1979-05-21 | 1980-12-02 | ||
| JPS578212U (ja) * | 1980-06-16 | 1982-01-16 |
-
1985
- 1985-06-10 JP JP12594785A patent/JP2553498B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525504A (en) * | 1978-08-10 | 1980-02-23 | Nissan Motor Co Ltd | Mixed gas controlling device for liquefied petroleum gas engine |
| JPS55167662U (ja) * | 1979-05-21 | 1980-12-02 | ||
| JPS578212U (ja) * | 1980-06-16 | 1982-01-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553498B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4902606A (en) | Compressive pedestal for microminiature connections | |
| US4716049A (en) | Compressive pedestal for microminiature connections | |
| US4924353A (en) | Connector system for coupling to an integrated circuit chip | |
| KR950001181B1 (ko) | 칩 지지체 장치 | |
| US4695870A (en) | Inverted chip carrier | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| EP0073149B1 (en) | Semiconductor chip mounting module | |
| US4688150A (en) | High pin count chip carrier package | |
| US4724472A (en) | Semiconductor device | |
| US5386341A (en) | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape | |
| US5849608A (en) | Semiconductor chip package | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US4652977A (en) | Microelectronics module | |
| EP0252115B1 (en) | Compressive pedestal for microminiature connections | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPS617687A (ja) | チツプキヤリヤパツケージ組立体とその製法 | |
| WO1987004010A1 (en) | Chip interface mesa | |
| JPS6127667A (ja) | 半導体装置 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPS6290959A (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0462457B2 (ja) | ||
| JPH09232505A (ja) | マルチチップモジュールの製造方法及びマルチチップモジュール | |
| JPH06283625A (ja) | マルチチップ半導体装置 | |
| JPH0529532A (ja) | 半導体モジユール構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |