TWI730891B - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TWI730891B
TWI730891B TW109129853A TW109129853A TWI730891B TW I730891 B TWI730891 B TW I730891B TW 109129853 A TW109129853 A TW 109129853A TW 109129853 A TW109129853 A TW 109129853A TW I730891 B TWI730891 B TW I730891B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
substrate
semiconductor
package structure
ring frame
Prior art date
Application number
TW109129853A
Other languages
English (en)
Other versions
TW202111887A (zh
Inventor
張嘉誠
林子閎
彭逸軒
林儀柔
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/563,919 external-priority patent/US11171113B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202111887A publication Critical patent/TW202111887A/zh
Application granted granted Critical
Publication of TWI730891B publication Critical patent/TWI730891B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明公開一種半導體封裝結構，包括：基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構；第一半導體晶粒和第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置；模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的收縮區域。

Description

半導體封裝結構
本發明涉及半導體技術領域，尤其涉及一種半導體封裝結構。
半導體封裝不僅可以為半導體晶粒提供環境污染物的保護，而且還可以提供半導體封裝所封裝的半導體晶粒與基板（例如印刷電路板（PCB，printed circuit board））之間的電連接。例如，半導體晶粒可以封裝在封裝材料（encapsulating material）中，並且以跡線（trace）電連接到基板。
然而，這樣的半導體封裝的問題在於在封裝過程中半導體封裝經受了不同的溫度。由於各種基板和半導體晶粒材料的不同熱膨脹係數（CTE，coefficients of thermal expansion），半導體封裝可能會承受很高地應力。結果，半導體封裝可能會出現翹曲（warping）或破裂（cracking），從而可能損壞半導體晶粒和基板之間的電連接，並且可能降低半導體封裝的可靠性。
在相對較大的封裝，例如50mm×50mm或更大的封裝的情況中，這種問題更加嚴重。因此，希望有一種新型的半導體封裝結構。
有鑑於此，本發明提供一種半導體封裝結構，以減小翹曲，提高半導體封裝的可靠性。
根據本發明的第一方面，公開一種半導體封裝結構，包括： 基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構； 第一半導體晶粒，設置在該基板的該第一表面上並電耦合至該佈線結構； 第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置； 模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及 環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的收縮區域。
根據本發明的第二方面，公開 一種半導體封裝結構，包括： 基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構； 第一半導體晶粒，設置在該基板的該第一表面上並電耦合至該佈線結構； 第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置； 模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及 環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的至少一個斜角。
根據本發明的第三方面，公開 一種半導體封裝結構，包括： 基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構； 第一半導體晶粒，設置在該基板的該第一表面上並電耦合至該佈線結構； 第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置； 模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及 環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的收縮區域，並且環形框架具有從上方看時基本上為矩形。
本發明的半導體封裝結構的基板包括環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的收縮區域。從而當使用具有較寬寬度的框架時消除或減小了基板角落處的翹曲。
以下描述是實施本發明的最佳構想模式。 進行該描述是為了說明本發明的一般原理，而不應被認為是限制性的。 本發明的範圍由所附申請專利範圍書確定。
關於特定實施例並且參考某些附圖描述了本發明，但是本發明不限於此，而是僅由申請專利範圍書來限制。 所描述的附圖僅是示意性的而非限制性的。 在附圖中，出於說明的目的，一些元件的尺寸可能被放大並且未按比例繪製。 在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
圖1是根據本發明的一些實施例的半導體封裝結構100a的橫截面圖。圖2是圖1所示的半導體封裝結構100a的基板101中的孔佈置的平面圖，並且圖1是沿著圖2中的虛線I-I'截取的半導體封裝結構100a的橫截面圖。
附加的特徵可以添加到半導體封裝結構100a。對於不同的實施例，下面描述的一些特徵可以替換或消除。為了簡化圖示，在圖1和圖2中僅示出了半導體封裝結構100a的一部分。在一些實施例中，半導體封裝結構100a可以包括晶圓級（wafer-level）半導體封裝，例如倒裝晶片（flip-chip）半導體封裝。
參照圖1，半導體封裝結構100a可以安裝在基座（圖未示）上。在一些實施例中，半導體封裝結構100a可以是系統級晶片（SOC，system-on-chip）封裝結構。而且，基座可以包括印刷電路板（PCB，printed circuit board），並且可以由聚丙烯（PP，polypropylene）形成。在一些實施例中，基座可以包括封裝基板。半導體封裝結構100a通過接合（bonding）製程安裝在基座上。例如，半導體封裝結構100a包括凸塊結構111。在一些實施例中，凸塊結構111可以是導電球結構（例如球柵陣列（BGA，ball grid array）），導電柱（pillar）結構或導電膏（paste）結構，並且通過接合製程電耦合到基座。
在本實施例中，半導體封裝結構100a包括基板101。基板101中具有佈線（wiring）結構。在一些實施例中，基板101中的佈線結構是扇出（fan-out）結構，並且可以包括一個或複數個導電焊盤103、導電通孔105、導電層107和導電柱109。在這種情況下，基板101中的佈線結構可以設置在一個或複數個金屬間介電（IMD，inter-metal dielectric）層中。在一些實施例中，IMD層可以由有機材料形成，所述有機材料包括聚合物基礎材料（polymer base material），包括氮化矽（SiNx）、氧化矽（SiOx）、石墨烯等的非有機材料（non-organic material）。例如，IMD層由聚合物基材製成。應該注意的是，圖中示出的IMD層、導電焊盤103、導電通孔105、導電層107和導電柱109的數量和構造僅是一些示例，而不是對本發明的限制。
此外，半導體封裝結構100a還包括通過複數個導電結構119接合到基板101上的第一半導體晶粒115a和第二半導體晶粒115b。基板101具有第一表面101a和與第一表面101a相對的第二表面101b，其中第一表面101a面向第一半導體晶粒115a和第二半導體晶粒115b，並且第二表面101b面向上述基座。導電結構119設置在第一表面101a之上並且在第一半導體晶粒115a和第二半導體晶粒115b之下，並且凸塊結構111設置在基板101的第二表面101b上。
在一些實施例中，第一半導體晶粒115a和第二半導體晶粒115b通過導電結構119和基板101中的佈線結構電耦合到凸塊結構111。另外，導電結構119可以是可控塌陷晶片連接（C4，Controlled Collapse Chip Connection）結構。應該注意的是，整合在半導體封裝結構100a中的半導體晶粒的數量不限於本實施例中公開的半導體晶粒的數量。
在一些實施例中，第一半導體晶粒115a和第二半導體晶粒115b是主動裝置（active device）。例如，第一半導體晶粒115a和第二半導體晶粒115b可以是邏輯晶粒，包括中央處理單元（CPU，central processing unit），圖形處理單元（GPU，graphics processing unit），動態隨機存取記憶體（DRAM，dynamic random access memory）控制器或上述這些任意組合。在一些其他實施例中，一個或複數個被動裝置（passive device）也接合到基板101上。
第一半導體晶粒115a和第二半導體晶粒115b並排（side-by-side）佈置。在一些實施例中，第一半導體晶粒115a和第二半導體晶粒115b由模塑料（molding material）117分隔開。模塑料117圍繞第一半導體晶粒115a和第二半導體晶粒115b，並且毗連（adjoin）於第一半導體晶粒115a和第二半導體晶粒115b的側壁。在一些實施例中，模塑料117包括非導電材料，例如環氧樹脂，樹脂，可模制聚合物或另一合適的模塑料。在一些實施例中，模塑料117在為大量液體時施加，然後通過化學反應固化。在一些其他實施例中，模塑料117是作為凝膠或可延展固體施加的紫外（UV，ultraviolet）固化聚合物或熱固化聚合物，然後通過UV或熱固化過程固化。模塑料117可以用模具（圖未示）固化。
在一些實施例中，第一半導體晶粒115a和第二半導體晶粒115b背對著基板101的第一表面101a的表面由模塑料117暴露，這樣使得散熱裝置（圖未示）可以直接附接到第一半導體晶粒115a和第二半導體晶粒115b的表面。因此，可以提高半導體封裝結構100a的散熱效率，這種結構是大功率應用的優選，特別是對於大尺寸半導體封裝結構，例如50mm×50mm的封裝結構。
半導體封裝結構100a還包括佈置在模塑料117、第一半導體晶粒115a和第二半導體晶粒115b之下，並且在導電結構119之間的聚合物材料121。半導體封裝結構100a還包括插入在基板101的第一表面101a和聚合物材料121之間的底部填充層123。此外，基板101還可以包括重分佈層結構120，重分佈層結構120位於導電柱109之上，並位於底部填充層123之下，重分佈層結構120電連接導電柱109和導電結構119，從而使第一半導體晶粒115a和第二半導體晶粒115b電耦合到凸塊結構111。在一些實施例中，第一半導體晶粒115a、第二半導體晶粒115b和模塑料117由底部填充層123包圍。聚合物材料121和底部填充層123設置為補償基板101、導電結構119、第一半導體晶粒115a和第二半導體晶粒115b之間的不同熱膨脹係數（CTE，coefficients of thermal expansion）。
另外，半導體封裝結構100a包括通過黏合層（adhesive layer）112附接到基板101的第一表面101a的框架（frame）113。第一半導體晶粒115a和第二半導體晶粒115b由框架113和黏合層112所包圍。在一些實施例中，框架113和黏合層112通過間隙（gap）與底部填充層123分離。基板101具有第一邊緣101E1和與第一邊緣101E1相對的第二邊緣101E2。在一些實施例中，第一邊緣101E1和第二邊緣101E2與框架113的側壁和黏合層112共面。
仍然參照圖1，半導體封裝結構100a的基板101包括形成在第二表面101b上的第一孔110a和第二孔110b。在一些實施例中，第一孔110a和第二孔110b中的至少一個從第二表面101b穿透基板101到第一表面101a。儘管圖1所示的第一孔110a和第二孔110b貫穿基板101，但在其他一些實施例中，第一孔110a和第二孔110b都不從第二表面101b穿透到第一表面101a。也就是說，第一孔110a和第二孔110b可以是通孔或盲孔，或者其中一個是通孔而另一個是盲孔。並且孔可以是臺階孔、沉孔等。在一些實施例中，第一半導體晶粒115a覆蓋第一孔110a，並且第二半導體晶粒115b覆蓋第二孔110b。換句話說，第一孔110a位於基板101上的第一半導體晶粒115a的投影內，並且第二孔110b位於基板101上的第二半導體晶粒115b的投影內，其中投影的方向是從第一半導體晶粒115a和第二半導體晶粒115b的上方豎直向下的。本實施例中第一孔110a和第二孔110b可以是中空的結構，其中未填充材料。當然也可以根據需要填充合適的材料（下文中將描述）。
具體地，在第一半導體晶粒115a和第二半導體晶粒115b之間具有中心線C-C’。其中中心線C-C’到第一半導體晶粒115a和第二半導體晶粒115b的距離可以相等。第一孔110a設置為比基板101的第一邊緣101E1更靠近中心線C-C’，並且第二孔110b設置為比基板101的第二邊緣101E2更靠近中心線C-C’。雖然在圖1所示的基板101中只有兩個孔，但應該注意的是，本發明的其他實施例中對於在基板101中形成的孔的數目沒有限制。
在一些實施例中，第一孔110a和第二孔110b通過鐳射鑽孔（laser drilling）製程或其他適用的製程形成。應該注意的是，第一孔110a和第二孔110b可以通過與基板101的佈線結構中的導電柱109相同的成形製程來形成。此外，第一半導體晶粒115a和第二半導體晶粒115b是在基板101中形成孔之後再接合到基板101。因此，可以防止第一半導體晶粒115a和第二半導體晶粒115b的損壞。
參考圖2，圖2是圖1中所示的半導體封裝結構100a的基板101中的孔的佈置的平面圖，並且圖1是沿著圖2中的虛線I-I'截取的半導體封裝結構100a的橫截面圖。應該注意的是，圖2是從半導體封裝結構100a的底部看的平面圖。換句話說，圖2是從基板101的第二表面101b看過去的平面圖，而第二表面101b上設置有凸起結構111。特別地，為了簡潔起見圖2中省略了凸塊結構111。
如圖2所示，基板101包括多於兩個的孔。特別地，基板101還包括形成在第二表面101b上的第三孔110c和第四孔110d。第一半導體晶粒115a覆蓋第三孔110c，並且第二半導體晶粒115b覆蓋第四孔110d。另外，基板101具有中心101C，並且第一孔101a，第二孔101b，第三孔110c以及第四孔110d設置為比基板101的第一邊緣101E1和第二邊緣101E2更靠近中心101C的位置。其中中心101C可以位於中心線C-C’上，並且可以與第一半導體晶粒115a和第二半導體晶粒115b的上下邊緣等距。此外，從一個方向上（例如從圖中的橫向）看，第一孔110a和第二孔110b成一排，第三孔110c和第四孔110d成一排，並且這兩排相互平行且垂直於中心線C-C’。從另一個方向上（例如從圖中的豎向）看，第一孔110a和第三孔110c成一排，第二孔110b和第四孔110d成一排，並且這兩排相互平行且平行於中心線C-C’。也就是每排的孔的數量可以是相同，當然，每排的孔的數量也可以是不同的，還可以設置第五孔、第六孔、第七孔、第八孔等等。此外，第一孔110a可以與第二孔110b關於中心線C-C’對稱地設置，第三孔110c可以與第四孔110d關於中心線C-C’對稱地設置，第一孔110a和第三孔110c可以與第二孔110b和第四孔110d關於中心線C-C’對稱地設置。第一孔110a可以與第四孔110d關於中心101C對稱地設置，第二孔110b可以與第三孔110c關於中心101C對稱地設置。本實施例中孔對稱地設置可以提高封裝結構的穩定性，並且方便生產製造。
形成在基板101中的孔，例如第一孔110a、第二孔110b、第三孔110c和第四孔110d設計為釋放（release）基板101中的應力，特別是集中於兩個半導體晶粒（即第一半導體晶粒115a和第二半導體晶粒115b）之間的交界面（interface）之下的區域的應力。由於基板101和半導體晶粒的熱膨脹係數（CTE）不同，半導體封裝結構100a可能受到很高地應力，因此形成在基板101中的孔可以解決因CTE不匹配（mismatch）引起的翹曲（warping）或開裂（cracking）的問題。具體地，孔的設置給基板的形變留出了空間。例如當半導體封裝結構受熱時，基板和半導體晶粒會受熱膨脹，因基板和半導體晶粒的熱膨脹係數不同，基板和半導體晶粒產生的形變將不同，若未設置孔，則基板可能形變過大而產生翹曲或開裂，或者與半導體晶粒之間的電接觸出現故障。而本實施例中孔的設置將會給基板的形變提供空間，基板在產生形變時，可以向孔中的區域延伸，從而釋放基板中的應力。因此，半導體封裝結構100a內的電連接可能不會因翹曲或開裂而損壞，半導體封裝結構100a的可靠性可能會增加。此外，本實施例中，第一半導體晶粒115a和第二半導體晶粒115b中可以包括中繼基板，而基板101可以是佈線基板。也就是說，包括積體電路等的部件安裝在中繼基板上之後，形成了第一半導體晶粒115a和第二半導體晶粒115b，然後再一起安裝在基板（佈線基板）101上。因此本發明實施例中在基板（佈線基板）101上設置的孔可以釋放當積體電路與中繼基板一起安裝到基板（佈線基板）101上的應力。特別的，孔的位置可以對應於半導體晶粒，以更加準確的釋放應力。此外，孔的位置還可以對應於導電結構（例如導電結構119），這樣就可以幫助釋放安裝時從導電結構傳遞到基板101的應力。
圖3是根據本發明的一些其他實施例的半導體封裝結構100b的橫截面圖。為了簡潔起見，在下文實施例中省略了與之前參照圖1所描述的相同或相似的元件的描述。
如圖3所示，半導體封裝結構100b包括填充在第一孔110a和第二孔110b中的應力緩衝層125。應力緩衝層125由諸如矽樹脂（silicone resin）或橡膠（rubber）的聚合物材料製成。在一些實施例中，應力緩衝層125由諸如味之素複合薄膜（ABF，Ajinomoto Build-up Film）之類的有機樹脂製成。
此外，應力緩衝層125可以通過旋塗（spin coating）製程形成。在一些其他實施例中，應力緩衝層125的材料可以分配在第一孔110a和第二孔110b中，並且可以去除應力緩衝層125的材料的多餘部分。在一些實施例中，應力緩衝層125可以在將第一半導體晶粒115a和第二半導體晶粒115b接合到基板101之前形成。
在一些實施例中，應力緩衝層125可填充第一孔110a和第二孔110b，並且應力緩衝層125的表面與基板101的第二表面101b齊平。在一些其他實施例中根據實際的製造製程，應力緩衝層125的表面可能不與基板101的第二表面101b齊平。
使用應力緩衝層125填充第一孔110a和第二孔110b可以提供如下優點：在基板101的處理（handling）製程期間防止雜質和灰塵落入第一孔110a和第二孔110b中。此外，半導體封裝結構100b的熱膨脹係數不匹配所導致的翹曲或開裂問題可通過形成於基板101中的孔（包括第一孔110a與第二孔110b）及應力緩衝層125來解決。因此，半導體封裝結構100b內的電連接可能不會因翹曲或開裂而損壞，半導體封裝結構100b的壽命（lifespan）可能會增加。
請參考圖4和圖5。圖4是根據本發明又一實施例的半導體封裝結構100c的示意性平面圖。圖5是沿著圖4中的虛線II-II’截取的示意性截面圖。相似的層、區域或元件由相似的標號表示。
如圖4和圖5所示，類似的，半導體封裝結構100c包括透過複數個導電結構119安裝在基板101上的第一半導體晶粒115a和第二半導體晶粒115b。基板101具有第一表面101a和與之相對的第二表面101b，第一表面101a面對第一半導體晶粒115a和第二半導體晶粒115b，第二表面101b面對上述基座，基座例如為PCB或系統板。導電結構119設置在第一表面101a上方並且在第一半導體晶粒115a和第二半導體晶粒115b下方，並且凸塊結構111佈置在基板101的第二表面101b上。凸塊結構111可以是球柵陣列（ball grid array ，BGA）或岸面柵格陣列（land grid array，LGA）。根據一個實施例，可以將散熱器130安裝在第一半導體晶粒115a和第二半導體晶粒115b上以進行散熱。
根據一個實施例，半導體封裝結構100c包括安裝在基板101的第一表面101a上的連續的、環形的框架113。根據一個實施例，當從上方觀察時，框架113可以具有大致矩形的形狀。根據一個實施例，框架113可以由金屬或金屬合金製成。例如，框架113可以由銅製成，但是不限於此。框架113可以透過黏合層112附接到基板101的第一表面101a。根據本實施例，框架113在其四個角處具有四個斜角（或圓角或其他形狀的），而不是如圖2所示的四個直角。可以透過任何合適的切割方式將框架在收縮區域113a內的由虛線區域所示的部分從框架113截斷，以在框架113的四個角處形成斜角。本發明中收縮區域113a可以是認為將框架113原本的直角角落切割掉，或者原本成形時即是這樣的（而不是後續切割的），為方便描述後文中可能使用切割掉進行描述，但是這並非對本發明的限制，本發明可以使用任何方式實現框架或其他部件的結構及該結構的形狀。框架113的形狀可以根據需求設置，例如為四邊形、圓形、橢圓形、其他多邊形等等。框架113可以是一體成形的，以增加機械強度。
在凸塊結構111為LGA佈置的情況下，可以在框架113上提供諸如插座（socket）（未示出）的固定裝置，以將基板101固定至上述基座，例如PCB或系統板。插座可能在框架113和基板101上施加不希望的機械應力，並且可能導致損壞或缺陷，例如基板101中的斷裂。為了減輕由插座引起的這種應力，期望具有更寬的寬度w的框架113。但是，寬度較大的框架使翹曲問題更嚴重。具體來說，寬度較大的框架雖然可以使基板靠近中心的區域的翹曲得到抑制，但是卻使得基板四個角落處的翹曲更嚴重，例如可能由於基板的形狀以及位於角落的位置問題，使得使用框架之後基板角落的翹曲更為嚴重。本發明透過截斷框架113的拐角來解決翹曲問題，從而當使用具有較寬寬度的框架時消除或減小了翹曲，具體來說，由於將框架113的四個角落處切除，因此基板的角落處即沒有被框架113所覆蓋，因此即使基板翹曲，也只是較輕微的翹曲；相對於使用框架覆蓋了基板的角落的情況，本發明的方式減輕了基板角落處的翹曲。此外，對於BGA的方式，本發明同樣適用。對於BGA的方式，無需諸如插座的固定裝置，可以直接透過凸塊結構111將基板101安裝在基座（例如PCB板）上。
根據一個實施例，每個收縮區域（切割掉的區域）113a可以具有直角三角形的形狀，但不限於此。根據一些實施例，例如，如圖6中所示的半導體封裝結構100d，每個收縮區域113a可以具有矩形形狀。應當理解，圖4和圖6中的框架113的四個角處的截短邊緣的形狀僅出於說明目的。在一些實施例中，截短邊緣的形狀可以包括弧形、彎曲形或不規則形。框架113的四個角處的切割形狀可以根據設計要求 ，以獲得封裝翹曲、應力分佈和成本的改善。根據一個實施例，在將截短的框架113安裝在基板101的第一表面101a上之後，可露出收縮區域113a內的黏合層112。
根據一個實施例，框架113具有寬度w，其可以在1mm和18mm之間的範圍內，例如12mm，採用1mm到18mm的寬度的框架，可以具有較好的抑制翹曲的效果，同時對於這些寬度的框架，在切割掉四個角落之後還可以保持較好的強度，以防止基板翹曲。根據一個實施例，框架113的寬度可以大於或等於1mm。每個直角三角形的收縮區域113a的面積由d 2/ 2表示，其中d是直角三角形的收縮區域113a的邊的腿的長度（或直角邊長）。根據一個實施例，長度d大於或等於w /2；這種設置可以使的切除的部分不會過大，以免影響框架的機械強度，同時可以保證切除後基板角落的翹曲得到抑制。透過在框架113和/或黏合層112中提供這種直角三角形的收縮區域113a，可以顯著改善半導體封裝結構100c的翹曲控制。當收縮區域113a具有矩形形狀時，它的邊長可以是等於w /2，或者大於w /2，同時小於w。這種設置可以使的切除的部分不會過大，以免影響框架的機械強度，同時可以保證切除後基板角落的翹曲得到抑制。
圖7是根據本發明的又一個實施例的半導體封裝結構100e的諧振性平面圖。如圖7中所示，圖7中的半導體封裝結構100e與圖4中的半導體封裝結構100c之間的區別在於，圖7中的半導體封裝結構100e的框架113包括延伸部分113b，該延伸部分113b在框架113的內角處向內延伸。因此，框架113的內角不成直角。透過提供這種構造，可以透過在框架113的內角處添加以虛線表示的延伸部分113b來補償在框架113的外角處的去除的直角三角形的收縮區域113a。這樣做是有益的，因為可以保持使用安裝插座的框架113的整個表面，並且由插座或插座的固定裝置施加的應力可以更均勻地分佈在框架113上；此外這種方式使得框架覆蓋基板的總面積沒有特別的減少（甚至可以增加），使得與框架接觸的基板部分單位元面積內所受的壓力較小（或者所受壓強較小），同時也減少了框架的應力集中，並且也因此框架對於整個基板的翹曲抑制作用可以得到保證，而不會使整個基板的翹曲抑制有明顯的減小；並且保證了半導體封裝結構的結構強度和結構穩定性。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100a,100b,100c,100d,100e:半導體封裝結構 101:基板 101E 1:第一邊緣 101E 2:第一邊緣 101C:中心 101a:第一表面 101b:第二表面 103:導電焊盤 105:導電通孔 107:導電層 109:導電柱 110a:第一孔 110b:第二孔 110c:第三孔 110d:第四孔 111:凸塊結構 112:黏合層 113:框架 113a:收縮區域 115a:第一半導體晶粒 115b:第二半導體晶粒 117:模製材料 119:導電結構 120:重分佈層結構 121:聚合物材料 123:底部填充層 125:應力緩衝層 C-C’:中心線
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是根據本發明的一個實施例的半導體封裝結構的截面圖； 圖2是圖1所示的半導體封裝結構的基板中的孔的佈置的平面圖，圖1是沿圖2的虛線I-I'的半導體封裝結構的截面圖； 圖3是根據本發明的另一實施例的半導體封裝結構的截面圖； 圖4是根據本發明的又一實施例的半導體封裝結構的示意性平面圖； 圖5是沿著圖4中的虛線II-II'截取的示意性截面圖； 圖6是根據本發明的又一實施例的半導體封裝結構的示意性平面圖； 圖7是根據本發明的又一個實施例的半導體封裝結構的示意性平面圖。
100c:半導體封裝結構 101:基板 101a:第一表面 112:黏合層 113:框架 113a:收縮區域 115a:第一半導體晶粒 115b:第二半導體晶粒

Claims (14)

  1. 一種半導體封裝結構，包括： 基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構； 第一半導體晶粒，設置在該基板的該第一表面上並電耦合至該佈線結構； 第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置； 模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及 環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的收縮區域。
  2. 如請求項1之半導體封裝結構，其中，該框架在該收縮區域內的一部分從該環形框架截去，從而在該環形框架的外角處形成斜角。
  3. 如請求項1之半導體封裝結構，還包括佈置在該基板的該第二表面上的凸塊結構。
  4. 如請求項3之半導體封裝結構，其中，該凸塊結構是焊盤陣列LGA。
  5. 如請求項4之半導體封裝結構，其中，在該環形框架上設置有固定裝置，以將該基板固定至基底。
  6. 如請求項5之半導體封裝結構，其中，該基座包括PCB或系統板。
  7. 如請求項5之半導體封裝結構，其中，該固定裝置包括插座。
  8. 如請求項1之半導體封裝結構，還包括在該環形框架與該基板的該第一表面之間的黏合層。
  9. 如請求項8之半導體封裝結構，其中，在該收縮區域內，該環形框架未覆蓋該黏合層。
  10. 如請求項1之半導體封裝結構，其中，該環形框架具有寬度w，並且其中，w在1mm和18mm之間的範圍內。
  11. 如請求項10之半導體封裝結構，其中，該收縮區域具有直角三角形的形狀。
  12. 如請求項11之半導體封裝結構，其中，該直角三角形的收縮區域的面積由d 2/ 2表示，其中，d是直角三角形的收縮區域的腿的邊的長度，並且其中d大於或等於w / 2。
  13. 如請求項1之半導體封裝結構，還包括延伸部分，該延伸部分在該環形框架的內角處向內延伸。
  14. 一種半導體封裝結構，包括： 基板，具有第一表面和相對的第二表面，其中該基板包括佈線結構； 第一半導體晶粒，設置在該基板的該第一表面上並電耦合至該佈線結構； 第二半導體晶粒，設置在該第一表面上並電連接到該佈線結構，其中該第一半導體晶粒和該第二半導體晶粒並排佈置； 模塑料，圍繞該第一半導體晶粒和該第二半導體晶粒，其中該第一半導體晶粒透過該模塑料與該第二半導體晶粒分離；以及 環形框架，安裝在該基板的該第一表面上，其中該環形框架圍繞該第一半導體晶粒和該第二半導體晶粒，其中該環形框架包括在該環形框架的外角處的至少一個斜角。
TW109129853A 2019-09-08 2020-09-01 半導體封裝結構 TWI730891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/563,919 US11171113B2 (en) 2017-03-14 2019-09-08 Semiconductor package structure having an annular frame with truncated corners
US16/563,919 2019-09-08

Publications (2)

Publication Number Publication Date
TW202111887A TW202111887A (zh) 2021-03-16
TWI730891B true TWI730891B (zh) 2021-06-11

Family

ID=74833687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129853A TWI730891B (zh) 2019-09-08 2020-09-01 半導體封裝結構

Country Status (2)

Country Link
CN (1) CN112466867A (zh)
TW (1) TWI730891B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823991B2 (en) * 2021-03-26 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Frames stacked on substrate encircling devices and manufacturing method thereof
US20230029241A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415603A (zh) * 2012-10-09 2014-04-16 Zhen Ding Technology Co Ltd 連接基板及層疊封裝結構
TW201834164A (zh) * 2017-03-14 2018-09-16 聯發科技股份有限公司 半導體封裝結構和基板結構
US20190115269A1 (en) * 2017-03-08 2019-04-18 Mediatek Inc. Semiconductor package having a stiffener ring

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
JPH11260953A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
US9887144B2 (en) * 2011-09-08 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for chip packaging
US9443777B2 (en) * 2012-05-18 2016-09-13 Kyocera Corporation Semiconductor element housing package, semiconductor device, and mounting structure
US10643913B2 (en) * 2017-12-06 2020-05-05 Google Llc Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415603A (zh) * 2012-10-09 2014-04-16 Zhen Ding Technology Co Ltd 連接基板及層疊封裝結構
US20190115269A1 (en) * 2017-03-08 2019-04-18 Mediatek Inc. Semiconductor package having a stiffener ring
TW201834164A (zh) * 2017-03-14 2018-09-16 聯發科技股份有限公司 半導體封裝結構和基板結構

Also Published As

Publication number Publication date
TW202111887A (zh) 2021-03-16
CN112466867A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
TWI662663B (zh) 半導體封裝結構和基板結構
TWI721820B (zh) 半導體封裝結構
US11862578B2 (en) Semiconductor package structure
US20230197684A1 (en) Semiconductor package structure having an annular frame with truncated corners
TWI730891B (zh) 半導體封裝結構
US11942439B2 (en) Semiconductor package structure
TWI746012B (zh) 半導體封裝結構
US12002742B2 (en) Semiconductor package structure
TWI762841B (zh) 半導體封裝結構
EP3624181B1 (en) Semiconductor package structure having a frame with truncated corners
CN219832631U (zh) 芯片封装结构
US20230386945A1 (en) Integrated chip package including a crack-resistant lid structure and methods of forming the same
TWI852346B (zh) 晶片封裝結構及其形成方法
TWI735398B (zh) 電子封裝件及其製法
US20240274518A1 (en) Semiconductor package structure