JPH11260953A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH11260953A JPH11260953A JP10076525A JP7652598A JPH11260953A JP H11260953 A JPH11260953 A JP H11260953A JP 10076525 A JP10076525 A JP 10076525A JP 7652598 A JP7652598 A JP 7652598A JP H11260953 A JPH11260953 A JP H11260953A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- mounting structure
- stiffener
- elastomer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 230000008646 thermal stress Effects 0.000 claims abstract description 63
- 239000003351 stiffener Substances 0.000 claims description 90
- 229920001971 elastomer Polymers 0.000 claims description 72
- 239000000806 elastomer Substances 0.000 claims description 72
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 230000035882 stress Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 230000000994 depressogenic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとアンダーフィルと基板との間
に加わる熱応力を緩和して、半導体チップの下方の基板
の下面部分が窪んだり半導体チップが破損したりするの
を防ぐことのできる、半導体チップの実装構造を得る。 【解決手段】 半導体チップ20と基板10との間にア
ンダーフィル40が充填されて、半導体チップ20が基
板10にアンダーフィル40を介して接合されてなる半
導体チップの実装構造において、半導体チップ20の下
方の基板10部分に、剛性のあるスティフナー100を
埋設する。そして、そのスティフナー100により、半
導体チップ20とアンダーフィル40と基板10との間
に加わる熱応力を緩和できるようにする。
に加わる熱応力を緩和して、半導体チップの下方の基板
の下面部分が窪んだり半導体チップが破損したりするの
を防ぐことのできる、半導体チップの実装構造を得る。 【解決手段】 半導体チップ20と基板10との間にア
ンダーフィル40が充填されて、半導体チップ20が基
板10にアンダーフィル40を介して接合されてなる半
導体チップの実装構造において、半導体チップ20の下
方の基板10部分に、剛性のあるスティフナー100を
埋設する。そして、そのスティフナー100により、半
導体チップ20とアンダーフィル40と基板10との間
に加わる熱応力を緩和できるようにする。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップとそ
の下方の基板部分との間にアンダーフィルが充填されて
なる半導体チップの実装構造に関する。
の下方の基板部分との間にアンダーフィルが充填されて
なる半導体チップの実装構造に関する。
【0002】
【従来の技術】従来より、図11と図12に示したよう
な、半導体チップの実装構造が知られている。この実装
構造においては、基板10に形成されたパッド12に、
半導体チップ20の電極がはんだ等からなるバンプ30
を介してはんだ付け等により接続されている。半導体チ
ップ20とその下方の基板10部分との間には、樹脂材
をキュアリング(硬化)してなるアンダーフィル40が
充填されている。そして、そのアンダーフィル40によ
り、半導体チップ20とその下方の基板10部分とが接
合されている。基板10は、誘電率の低いエポキシ系等
の樹脂から形成されている。そして、基板10に形成さ
れた配線回路(図示せず)を高周波信号が伝送損失少な
く迅速に伝わるようにしている。
な、半導体チップの実装構造が知られている。この実装
構造においては、基板10に形成されたパッド12に、
半導体チップ20の電極がはんだ等からなるバンプ30
を介してはんだ付け等により接続されている。半導体チ
ップ20とその下方の基板10部分との間には、樹脂材
をキュアリング(硬化)してなるアンダーフィル40が
充填されている。そして、そのアンダーフィル40によ
り、半導体チップ20とその下方の基板10部分とが接
合されている。基板10は、誘電率の低いエポキシ系等
の樹脂から形成されている。そして、基板10に形成さ
れた配線回路(図示せず)を高周波信号が伝送損失少な
く迅速に伝わるようにしている。
【0003】この半導体チップの実装構造においては、
シリコン等からなる半導体チップ20と樹脂からなる基
板10との間の熱膨張係数の差に基づく熱応力が、半導
体チップ20と基板10との間に加わった場合に、基板
10のパッド12にバンプ30を介して接続された半導
体チップ20の電極がパッド12から離脱するのを、半
導体チップ20と基板10とを接合しているアンダーフ
ィル40により防ぐことができる。そして、半導体チッ
プ20の電極とパッド12との電気的接続性を良好に保
つことができる。
シリコン等からなる半導体チップ20と樹脂からなる基
板10との間の熱膨張係数の差に基づく熱応力が、半導
体チップ20と基板10との間に加わった場合に、基板
10のパッド12にバンプ30を介して接続された半導
体チップ20の電極がパッド12から離脱するのを、半
導体チップ20と基板10とを接合しているアンダーフ
ィル40により防ぐことができる。そして、半導体チッ
プ20の電極とパッド12との電気的接続性を良好に保
つことができる。
【0004】この実装構造に用いられるアンダーフィル
40形成用の樹脂材には、フィラー(シリコン等の充填
材)の混入量が少なくて流動性の高い樹脂材が用いられ
る。その理由は、半導体チップ20とその下方の基板1
0部分との間の隙間が、80〜100μm程度しかない
からである。そのため、その隙間に注入する樹脂材に
は、粘性の低い流動性の高い樹脂材を用いる必要がある
からである。
40形成用の樹脂材には、フィラー(シリコン等の充填
材)の混入量が少なくて流動性の高い樹脂材が用いられ
る。その理由は、半導体チップ20とその下方の基板1
0部分との間の隙間が、80〜100μm程度しかない
からである。そのため、その隙間に注入する樹脂材に
は、粘性の低い流動性の高い樹脂材を用いる必要がある
からである。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
フィラーの混入量が少なくて流動性の高い樹脂材をキュ
アリングしてなるアンダーフィル40は、半導体チップ
20や基板10の熱膨張係数より高い熱膨張係数を持っ
ている。ちなみに、シリコンからなる半導体チップ20
の熱膨張係数は、3.4ppm/℃であり、FR−4と
呼ばれる樹脂からなる基板10の熱膨張係数は、15p
pm/℃である。それに対して、上記のアンダーフィル
40の熱膨張係数は、23ppm/℃である。そのた
め、半導体チップ20が発する熱等が該チップやアンダ
ーフィル40や基板10に加わると、それらの間の熱膨
張係数の差に基づく熱応力が、半導体チップ20とアン
ダーフィル40と基板10との間に加わった。そして、
半導体チップ20の下方に位置する基板10の下面部分
が、半導体チップ20方向に円弧状等に窪んでしまっ
た。そして、その基板10の下面部分に設けられたパッ
ド(図示せず)をマザーボードのパッド(図示せず)等
に的確に電気的に接続不可能となってしまった。又は、
基板10とアンダーフィル40と半導体チップ20との
間に加わる熱応力で、脆弱な半導体チップ20が破損し
てしまった。
フィラーの混入量が少なくて流動性の高い樹脂材をキュ
アリングしてなるアンダーフィル40は、半導体チップ
20や基板10の熱膨張係数より高い熱膨張係数を持っ
ている。ちなみに、シリコンからなる半導体チップ20
の熱膨張係数は、3.4ppm/℃であり、FR−4と
呼ばれる樹脂からなる基板10の熱膨張係数は、15p
pm/℃である。それに対して、上記のアンダーフィル
40の熱膨張係数は、23ppm/℃である。そのた
め、半導体チップ20が発する熱等が該チップやアンダ
ーフィル40や基板10に加わると、それらの間の熱膨
張係数の差に基づく熱応力が、半導体チップ20とアン
ダーフィル40と基板10との間に加わった。そして、
半導体チップ20の下方に位置する基板10の下面部分
が、半導体チップ20方向に円弧状等に窪んでしまっ
た。そして、その基板10の下面部分に設けられたパッ
ド(図示せず)をマザーボードのパッド(図示せず)等
に的確に電気的に接続不可能となってしまった。又は、
基板10とアンダーフィル40と半導体チップ20との
間に加わる熱応力で、脆弱な半導体チップ20が破損し
てしまった。
【0006】なお、上記の実装構造においては、図11
と図12に示したように、剛性のあるCu等の金属から
なる方形状の枠体50を、基板10上に固着している。
そして、該枠体50により半導体チップ20が実装され
た基板10部分の周囲を囲んでいる。そして、基板10
に加わる熱応力を、枠体50により緩和している。
と図12に示したように、剛性のあるCu等の金属から
なる方形状の枠体50を、基板10上に固着している。
そして、該枠体50により半導体チップ20が実装され
た基板10部分の周囲を囲んでいる。そして、基板10
に加わる熱応力を、枠体50により緩和している。
【0007】しかしながら、そうした場合にも、未だ、
半導体チップ20の下方の基板10の下面部分が窪んだ
り、半導体チップ20に過大な応力が加わったりした。
このことは、特に、一辺が10mm以上の大型の半導体
チップ20を薄型の基板10上に実装した場合に、著し
かった。
半導体チップ20の下方の基板10の下面部分が窪んだ
り、半導体チップ20に過大な応力が加わったりした。
このことは、特に、一辺が10mm以上の大型の半導体
チップ20を薄型の基板10上に実装した場合に、著し
かった。
【0008】本発明は、このような課題に鑑みてなされ
たもので、半導体チップと該チップの電極がバンプを介
して接続されたパッドを持つ基板部分との間にアンダー
フィルが充填されてなる半導体チップの実装構造におい
て、半導体チップとアンダーフィルと基板との間に加わ
る熱応力を緩和したり又は吸収したりして、半導体チッ
プの下方の基板の下面部分が半導体チップ方向に窪んだ
り、半導体チップが破損したりするのを防ぐことのでき
る、半導体チップの実装構造(実装構造)を提供するこ
とを目的としている。
たもので、半導体チップと該チップの電極がバンプを介
して接続されたパッドを持つ基板部分との間にアンダー
フィルが充填されてなる半導体チップの実装構造におい
て、半導体チップとアンダーフィルと基板との間に加わ
る熱応力を緩和したり又は吸収したりして、半導体チッ
プの下方の基板の下面部分が半導体チップ方向に窪んだ
り、半導体チップが破損したりするのを防ぐことのでき
る、半導体チップの実装構造(実装構造)を提供するこ
とを目的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の実装構造は、樹脂からなる基板に形
成されたパッドに半導体チップの電極がバンプを介して
接続されると共に、前記基板と半導体チップとの間にア
ンダーフィルが充填されて、該アンダーフィルを介して
前記基板に半導体チップが接合されてなる半導体チップ
の実装構造において、前記半導体チップに対応する基板
部分に、半導体チップとアンダーフィルと基板との間に
加わる熱応力を緩和するためのスティフナーを埋設した
ことを特徴としている。
に、本発明の第1の実装構造は、樹脂からなる基板に形
成されたパッドに半導体チップの電極がバンプを介して
接続されると共に、前記基板と半導体チップとの間にア
ンダーフィルが充填されて、該アンダーフィルを介して
前記基板に半導体チップが接合されてなる半導体チップ
の実装構造において、前記半導体チップに対応する基板
部分に、半導体チップとアンダーフィルと基板との間に
加わる熱応力を緩和するためのスティフナーを埋設した
ことを特徴としている。
【0010】この第1の実装構造においては、半導体チ
ップが発する熱等により、熱膨張係数の異なる半導体チ
ップとアンダーフィルと基板との間に熱応力が発生した
場合に、その熱応力を、半導体チップに対応する基板部
分に埋設した剛性のあるスティフナーにより緩和でき
る。そして、半導体チップとアンダーフィルと基板との
間に加わる熱応力により、半導体チップの下方の基板の
下面部分が半導体チップ方向に窪んだり、半導体チップ
が破損したりするのを防止できる。
ップが発する熱等により、熱膨張係数の異なる半導体チ
ップとアンダーフィルと基板との間に熱応力が発生した
場合に、その熱応力を、半導体チップに対応する基板部
分に埋設した剛性のあるスティフナーにより緩和でき
る。そして、半導体チップとアンダーフィルと基板との
間に加わる熱応力により、半導体チップの下方の基板の
下面部分が半導体チップ方向に窪んだり、半導体チップ
が破損したりするのを防止できる。
【0011】本発明の第1の実装構造においては、ステ
ィフナーに、基板の熱膨張係数より低い熱膨張係数を持
つ部材を用いた構造とするとを好適としている。
ィフナーに、基板の熱膨張係数より低い熱膨張係数を持
つ部材を用いた構造とするとを好適としている。
【0012】この第1の実装構造にあっては、基板の熱
膨張係数より低い熱膨張係数を持つスティフナーによ
り、半導体チップに対応する基板部分の熱膨張係数を擬
似的に低めることができる。そして、半導体チップに対
応する基板部分の熱膨張係数を、半導体チップの熱膨張
係数に擬似的に近づけることができる。そして、基板と
スティフナーと半導体チップとの間に加わる熱応力を的
確に弱めることができる。
膨張係数より低い熱膨張係数を持つスティフナーによ
り、半導体チップに対応する基板部分の熱膨張係数を擬
似的に低めることができる。そして、半導体チップに対
応する基板部分の熱膨張係数を、半導体チップの熱膨張
係数に擬似的に近づけることができる。そして、基板と
スティフナーと半導体チップとの間に加わる熱応力を的
確に弱めることができる。
【0013】また、本発明の第1の実装構造において
は、スティフナーを、半導体チップのコーナー部に対応
する基板部分に埋設した構造とすることを好適としてい
る。
は、スティフナーを、半導体チップのコーナー部に対応
する基板部分に埋設した構造とすることを好適としてい
る。
【0014】この第1の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナーにより効率良く的確に緩和できる。
また、半導体チップのコーナー部以外の半導体チップの
下方に位置する基板部分に配線回路を、スティフナーと
交差させずに形成できる。そして、その配線回路と金属
等からなるスティフナーとが電気的に短絡するのを防ぐ
ことができる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナーにより効率良く的確に緩和できる。
また、半導体チップのコーナー部以外の半導体チップの
下方に位置する基板部分に配線回路を、スティフナーと
交差させずに形成できる。そして、その配線回路と金属
等からなるスティフナーとが電気的に短絡するのを防ぐ
ことができる。
【0015】また、本発明の第1の実装構造において
は、スティフナーを、半導体チップの周囲に対応する基
板部分に枠状に連続して埋設した構造とすることを好適
としている。
は、スティフナーを、半導体チップの周囲に対応する基
板部分に枠状に連続して埋設した構造とすることを好適
としている。
【0016】この第1の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナー部分により効率良く的確に緩和でき
る。それと共に、その半導体チップのコーナー部に対応
する基板部分に埋設したスティフナー部分により緩和す
る熱応力の多くを、該スティフナー部分に枠状に連なる
他のスティフナー部分に分散させて緩和できる。そし
て、半導体チップのコーナー部に加わる熱応力をスティ
フナーにより効率良く緩和できる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナー部分により効率良く的確に緩和でき
る。それと共に、その半導体チップのコーナー部に対応
する基板部分に埋設したスティフナー部分により緩和す
る熱応力の多くを、該スティフナー部分に枠状に連なる
他のスティフナー部分に分散させて緩和できる。そし
て、半導体チップのコーナー部に加わる熱応力をスティ
フナーにより効率良く緩和できる。
【0017】また、本発明の第1の実装構造において
は、スティフナーを、半導体チップに対応する基板部分
に面状に広く埋設した構造とすることを好適としてい
る。
は、スティフナーを、半導体チップに対応する基板部分
に面状に広く埋設した構造とすることを好適としてい
る。
【0018】この第1の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナー部分により効率良く的確に緩和でき
る。それと共に、その半導体チップのコーナー部に対応
する基板部分に埋設したスティフナー部分により緩和す
る熱応力の多くを、該スティフナー部分に面状に連なる
他のスティフナー部分に広く分散させて緩和できる。そ
して、半導体チップのコーナー部に加わる熱応力をステ
ィフナーにより効率良く緩和できる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したスティフナー部分により効率良く的確に緩和でき
る。それと共に、その半導体チップのコーナー部に対応
する基板部分に埋設したスティフナー部分により緩和す
る熱応力の多くを、該スティフナー部分に面状に連なる
他のスティフナー部分に広く分散させて緩和できる。そ
して、半導体チップのコーナー部に加わる熱応力をステ
ィフナーにより効率良く緩和できる。
【0019】また、本発明の第1の実装構造において
は、スティフナーを導電性のある部材から形成して、該
スティフナーを基板に形成されたグランド線路と電気的
に接続するグランドに構成した構造とすることを好適と
している。
は、スティフナーを導電性のある部材から形成して、該
スティフナーを基板に形成されたグランド線路と電気的
に接続するグランドに構成した構造とすることを好適と
している。
【0020】この第1の実装構造にあっては、そのグラ
ンドに構成したスティフナーを、基板の各所に形成され
たグランド線路を電気的に接続する共通のグランドに用
いることができる。
ンドに構成したスティフナーを、基板の各所に形成され
たグランド線路を電気的に接続する共通のグランドに用
いることができる。
【0021】本発明の第2の実装構造は、樹脂からなる
基板に形成されたパッドに半導体チップの電極がバンプ
を介して接続されると共に、前記基板と半導体チップと
の間にアンダーフィルが充填されて、該アンダーフィル
を介して前記基板に半導体チップが接合されてなる半導
体チップの実装構造において、前記半導体チップに対応
する基板部分に、半導体チップとアンダーフィルと基板
との間に加わる熱応力を吸収するためのエラストマーを
埋設したことを特徴としている。
基板に形成されたパッドに半導体チップの電極がバンプ
を介して接続されると共に、前記基板と半導体チップと
の間にアンダーフィルが充填されて、該アンダーフィル
を介して前記基板に半導体チップが接合されてなる半導
体チップの実装構造において、前記半導体チップに対応
する基板部分に、半導体チップとアンダーフィルと基板
との間に加わる熱応力を吸収するためのエラストマーを
埋設したことを特徴としている。
【0022】この第2の実装構造においては、半導体チ
ップが発する熱等により、熱膨張係数の異なる半導体チ
ップとアンダーフィルと基板との間に熱応力が発生した
場合に、その熱応力を、半導体チップに対応する基板部
分に埋設した柔軟性のあるエラストマーに吸収できる。
そして、基板とアンダーフィルと半導体チップとの間に
加わる熱応力により、半導体チップの下方の基板の下面
部分が半導体チップ方向に窪んだり、半導体チップが破
損したりするのを防止できる。
ップが発する熱等により、熱膨張係数の異なる半導体チ
ップとアンダーフィルと基板との間に熱応力が発生した
場合に、その熱応力を、半導体チップに対応する基板部
分に埋設した柔軟性のあるエラストマーに吸収できる。
そして、基板とアンダーフィルと半導体チップとの間に
加わる熱応力により、半導体チップの下方の基板の下面
部分が半導体チップ方向に窪んだり、半導体チップが破
損したりするのを防止できる。
【0023】本発明の第2の実装構造においては、エラ
ストマーを、半導体チップのコーナー部に対応する基板
部分に埋設した構造とすることを好適としている。
ストマーを、半導体チップのコーナー部に対応する基板
部分に埋設した構造とすることを好適としている。
【0024】この第2の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマーに効率良く的確に吸収できる。ま
た、半導体チップのコーナー部以外の半導体チップの下
方に位置する基板部分に配線回路を、エラストマーに邪
魔されずに形成できる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマーに効率良く的確に吸収できる。ま
た、半導体チップのコーナー部以外の半導体チップの下
方に位置する基板部分に配線回路を、エラストマーに邪
魔されずに形成できる。
【0025】また、本発明の第2の実装構造において
は、エラストマーを、半導体チップの周囲に対応する基
板部分に枠状に連続して埋設した構造とすることを好適
としている。
は、エラストマーを、半導体チップの周囲に対応する基
板部分に枠状に連続して埋設した構造とすることを好適
としている。
【0026】この第2の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマー部分に効率良く的確に吸収できる。
それと共に、その半導体チップのコーナー部に対応する
基板部分に埋設したエラストマー部分に吸収する熱応力
の多くを、該エラストマー部分に枠状に連なる他のエラ
ストマー部分に分散させて吸収できる。そして、半導体
チップのコーナー部に加わる熱応力をエラストマーに効
率良く吸収できる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマー部分に効率良く的確に吸収できる。
それと共に、その半導体チップのコーナー部に対応する
基板部分に埋設したエラストマー部分に吸収する熱応力
の多くを、該エラストマー部分に枠状に連なる他のエラ
ストマー部分に分散させて吸収できる。そして、半導体
チップのコーナー部に加わる熱応力をエラストマーに効
率良く吸収できる。
【0027】また、本発明の第2の実装構造において
は、エラストマーを、半導体チップに対応する基板部分
に面状に広く埋設した構造とすることを好適としてい
る。
は、エラストマーを、半導体チップに対応する基板部分
に面状に広く埋設した構造とすることを好適としてい
る。
【0028】この第2の実装構造にあっては、半導体チ
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマー部分に効率良く的確に吸収できる。
それと共に、そのコーナー部に対応する基板部分に埋設
したエラストマー部分に吸収する熱応力の多くを、該エ
ラストマー部分に面状に連なる他のエラストマー部分に
広く分散させて吸収できる。そして、半導体チップのコ
ーナー部に加わる熱応力をエラストマーに効率良く吸収
できる。
ップに加わる熱応力が集中する半導体チップのコーナー
部の熱応力を、そのコーナー部に対応する基板部分に埋
設したエラストマー部分に効率良く的確に吸収できる。
それと共に、そのコーナー部に対応する基板部分に埋設
したエラストマー部分に吸収する熱応力の多くを、該エ
ラストマー部分に面状に連なる他のエラストマー部分に
広く分散させて吸収できる。そして、半導体チップのコ
ーナー部に加わる熱応力をエラストマーに効率良く吸収
できる。
【0029】また、本発明の第1又は第2の実装構造に
おいては、スティフナー又はエラストマーのコーナー部
の輪郭を斜めの直線状又は円弧状に形成した構造とする
ことを好適としている。
おいては、スティフナー又はエラストマーのコーナー部
の輪郭を斜めの直線状又は円弧状に形成した構造とする
ことを好適としている。
【0030】この第1又は第2の実装構造にあっては、
輪郭が斜めの直線状又は円弧状に形成されたスティフナ
ー又はエラストマーのコーナー部に応力集中が起こるの
を防ぐことができる。そして、スティフナーにより緩和
する熱応力をスティフナーの全体に分散させてスティフ
ナーにより効率良く緩和したり、又はエラストマーに吸
収する熱応力をエラストマーの全体に分散させてエラス
トマーに効率良く吸収したりできる。
輪郭が斜めの直線状又は円弧状に形成されたスティフナ
ー又はエラストマーのコーナー部に応力集中が起こるの
を防ぐことができる。そして、スティフナーにより緩和
する熱応力をスティフナーの全体に分散させてスティフ
ナーにより効率良く緩和したり、又はエラストマーに吸
収する熱応力をエラストマーの全体に分散させてエラス
トマーに効率良く吸収したりできる。
【0031】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図1と図2は本発明の第1又は第2の
実装構造の好適な実施の形態を示し、図1はその正面断
面図、図2はその平面図である。以下に、この第1又は
第2の実装構造を説明する。
に従い説明する。図1と図2は本発明の第1又は第2の
実装構造の好適な実施の形態を示し、図1はその正面断
面図、図2はその平面図である。以下に、この第1又は
第2の実装構造を説明する。
【0032】図の第1の実装構造では、図1と図2に示
したように、方形状をした半導体チップ20の四方のコ
ーナー部の下方の基板10部分に、剛性のある方形状の
スティフナー100を埋設している。スティフナー10
0は、Ni、Cu等の金属又はアルミナセラミック等を
用いて形成している。
したように、方形状をした半導体チップ20の四方のコ
ーナー部の下方の基板10部分に、剛性のある方形状の
スティフナー100を埋設している。スティフナー10
0は、Ni、Cu等の金属又はアルミナセラミック等を
用いて形成している。
【0033】スティフナー100は、基板10の熱膨張
係数より低い熱膨張係数を持つ部材を用いて形成すると
良い。そして、スティフナー100により、該スティフ
ナー100を埋設した基板10部分の熱膨張係数を擬似
的に低めると良い。そして、基板10の熱膨張係数を、
半導体チップ20の熱膨張係数に擬似的に近づけると良
い。そして、スティフナー100により、基板10とア
ンダーフィル40と半導体チップ20との間に加わる熱
応力を的確に弱めることができるようにすると良い。
係数より低い熱膨張係数を持つ部材を用いて形成すると
良い。そして、スティフナー100により、該スティフ
ナー100を埋設した基板10部分の熱膨張係数を擬似
的に低めると良い。そして、基板10の熱膨張係数を、
半導体チップ20の熱膨張係数に擬似的に近づけると良
い。そして、スティフナー100により、基板10とア
ンダーフィル40と半導体チップ20との間に加わる熱
応力を的確に弱めることができるようにすると良い。
【0034】図の第2の実装構造では、図1と図2に示
したように、方形状をした半導体チップ20の四方のコ
ーナー部の下方の基板10部分に、柔軟性のある方形状
のエラストマー200を埋設している。エラストマー2
00は、シリコン樹脂等を用いて形成している。
したように、方形状をした半導体チップ20の四方のコ
ーナー部の下方の基板10部分に、柔軟性のある方形状
のエラストマー200を埋設している。エラストマー2
00は、シリコン樹脂等を用いて形成している。
【0035】その他は、図11と図12に示した前述の
実装構造と同様に構成している。この第1又は第2の実
装構造においては、半導体チップ20とアンダーフィル
40と基板10との間に発生した熱応力を、半導体チッ
プ20の下方の基板10部分に埋設した剛性のあるステ
ィフナー100により緩和したり、又は半導体チップ2
0の下方の基板10部分に埋設した柔軟性のあるエラス
トマー200に吸収したりできる。加えて、熱応力が集
中する半導体チップ20のコーナー部に加わる熱応力
を、その下方の基板10部分に埋設したスティフナー1
00により効率良く的確に緩和したり、又はその下方の
基板10部分に埋設したエラストマー200に効率良く
的確に吸収したりできる。そして、半導体チップ20の
下方の基板10の下面部分が窪んだり、半導体チップ2
0が破損したりするのを防ぐことができる。
実装構造と同様に構成している。この第1又は第2の実
装構造においては、半導体チップ20とアンダーフィル
40と基板10との間に発生した熱応力を、半導体チッ
プ20の下方の基板10部分に埋設した剛性のあるステ
ィフナー100により緩和したり、又は半導体チップ2
0の下方の基板10部分に埋設した柔軟性のあるエラス
トマー200に吸収したりできる。加えて、熱応力が集
中する半導体チップ20のコーナー部に加わる熱応力
を、その下方の基板10部分に埋設したスティフナー1
00により効率良く的確に緩和したり、又はその下方の
基板10部分に埋設したエラストマー200に効率良く
的確に吸収したりできる。そして、半導体チップ20の
下方の基板10の下面部分が窪んだり、半導体チップ2
0が破損したりするのを防ぐことができる。
【0036】また、半導体チップ20のコーナー部以外
の半導体チップ20の下方に位置する基板10部分に配
線回路を、スティフナー100と交差させずに形成でき
る。そして、その配線回路と金属等からなるスティフナ
ー100とが電気的に短絡するのを防ぐことができる。
又は、半導体チップ20のコーナー部以外の半導体チッ
プ20の下方に位置する基板10部分に配線回路を、エ
ラストマー200に邪魔されずに形成できる。
の半導体チップ20の下方に位置する基板10部分に配
線回路を、スティフナー100と交差させずに形成でき
る。そして、その配線回路と金属等からなるスティフナ
ー100とが電気的に短絡するのを防ぐことができる。
又は、半導体チップ20のコーナー部以外の半導体チッ
プ20の下方に位置する基板10部分に配線回路を、エ
ラストマー200に邪魔されずに形成できる。
【0037】この第1又は第2の実装構造においては、
図3に示したように、スティフナー100又はエラスト
マー200のコーナー部の輪郭を、斜めの直線状又は円
弧状(図では、円弧状としている)に形成すると良い。
このスティフナー100又はエラストマー200にあっ
ては、スティフナー100により緩和する熱応力を、輪
郭が斜めの直線状又は円弧状に形成されたスティフナー
100のコーナー部に集中させずに、スティフナー10
0の全体に分散させてスティフナー100により効率良
く緩和したり、又はエラストマー200に吸収する熱応
力を、輪郭が斜めの直線状又は円弧状に形成されたエラ
ストマー200のコーナー部に集中させずに、エラスト
マー200の全体に分散させてエラストマー200に効
率良く吸収したりできる。
図3に示したように、スティフナー100又はエラスト
マー200のコーナー部の輪郭を、斜めの直線状又は円
弧状(図では、円弧状としている)に形成すると良い。
このスティフナー100又はエラストマー200にあっ
ては、スティフナー100により緩和する熱応力を、輪
郭が斜めの直線状又は円弧状に形成されたスティフナー
100のコーナー部に集中させずに、スティフナー10
0の全体に分散させてスティフナー100により効率良
く緩和したり、又はエラストマー200に吸収する熱応
力を、輪郭が斜めの直線状又は円弧状に形成されたエラ
ストマー200のコーナー部に集中させずに、エラスト
マー200の全体に分散させてエラストマー200に効
率良く吸収したりできる。
【0038】図4は本発明の第1又は第2の実装構造の
他の好適な実施の形態を示し、図4はその平面図であ
る。以下に、この第1又は第2の実装構造を説明する。
他の好適な実施の形態を示し、図4はその平面図であ
る。以下に、この第1又は第2の実装構造を説明する。
【0039】図の第1の実装構造では、半導体チップ2
0の周囲の下方の基板10部分に、スティフナー102
を枠状に連続して埋設している。
0の周囲の下方の基板10部分に、スティフナー102
を枠状に連続して埋設している。
【0040】図の第2の実装構造では、半導体チップ2
0の周囲の下方の基板10部分に、エラストマー202
を枠状に連続して埋設している。
0の周囲の下方の基板10部分に、エラストマー202
を枠状に連続して埋設している。
【0041】その他は、図1と図2に示した第1又は第
2の実装構造と同様に構成していて、その作用も、次の
点を除いて、図1と図2に示した第1又は第2の実装構
造と同様である。この第1又は第2の実装構造において
は、熱応力が集中する半導体チップ20のコーナー部に
加わる熱応力を、その下方の基板10部分に埋設したス
ティフナー102部分により効率良く的確に緩和した
り、又はその下方の基板10部分に埋設したエラストマ
ー202部分に効率良く的確に吸収したりできる。それ
と共に、その半導体チップ20のコーナー部の下方の基
板10部分に埋設したスティフナー102部分により緩
和する熱応力の多くを、該スティフナー102部分に枠
状に連なる他のスティフナー102部分に分散させて緩
和したり、又はその半導体チップ20のコーナー部の下
方の基板10部分に埋設したエラストマー202部分に
吸収する熱応力の多くを、該エラストマー202部分に
枠状に連なる他のエラストマー202部分に分散させて
吸収したりできる。そして、半導体チップ20のコーナ
ー部に加わる熱応力を、スティフナー102の全体に分
散させてスティフナー102により効率良く緩和した
り、又はエラストマー202の全体に分散させてエラス
トマー202に効率良く吸収したりできる。
2の実装構造と同様に構成していて、その作用も、次の
点を除いて、図1と図2に示した第1又は第2の実装構
造と同様である。この第1又は第2の実装構造において
は、熱応力が集中する半導体チップ20のコーナー部に
加わる熱応力を、その下方の基板10部分に埋設したス
ティフナー102部分により効率良く的確に緩和した
り、又はその下方の基板10部分に埋設したエラストマ
ー202部分に効率良く的確に吸収したりできる。それ
と共に、その半導体チップ20のコーナー部の下方の基
板10部分に埋設したスティフナー102部分により緩
和する熱応力の多くを、該スティフナー102部分に枠
状に連なる他のスティフナー102部分に分散させて緩
和したり、又はその半導体チップ20のコーナー部の下
方の基板10部分に埋設したエラストマー202部分に
吸収する熱応力の多くを、該エラストマー202部分に
枠状に連なる他のエラストマー202部分に分散させて
吸収したりできる。そして、半導体チップ20のコーナ
ー部に加わる熱応力を、スティフナー102の全体に分
散させてスティフナー102により効率良く緩和した
り、又はエラストマー202の全体に分散させてエラス
トマー202に効率良く吸収したりできる。
【0042】この第1又は第2の実装構造においては、
図5に示したように、枠状をしたスティフナー102又
はエラストマー202のコーナー部の外側及び内側の輪
郭を、斜めの直線状又は円弧状(図では、斜めの直線状
としている)に形成すると良い。このスティフナー10
2又はエラストマー202にあっては、その輪郭が斜め
の直線状又は円弧状に形成されたスティフナー102又
はエラストマー202のコーナー部に、半導体チップ2
0とアンダーフィル40と基板10との間に発生する熱
応力が集中するのを防ぐことができる。そして、半導体
チップ20とアンダーフィル40と基板10との間に加
わる熱応力を、スティフナー102の全体に分散させて
スティフナー102により効率良く緩和したり、又はエ
ラストマー202の全体に分散させてエラストマー20
2に効率良く吸収したりできる。
図5に示したように、枠状をしたスティフナー102又
はエラストマー202のコーナー部の外側及び内側の輪
郭を、斜めの直線状又は円弧状(図では、斜めの直線状
としている)に形成すると良い。このスティフナー10
2又はエラストマー202にあっては、その輪郭が斜め
の直線状又は円弧状に形成されたスティフナー102又
はエラストマー202のコーナー部に、半導体チップ2
0とアンダーフィル40と基板10との間に発生する熱
応力が集中するのを防ぐことができる。そして、半導体
チップ20とアンダーフィル40と基板10との間に加
わる熱応力を、スティフナー102の全体に分散させて
スティフナー102により効率良く緩和したり、又はエ
ラストマー202の全体に分散させてエラストマー20
2に効率良く吸収したりできる。
【0043】図6と図7は本発明の第1又は第2の実装
構造のもう一の好適な実施の形態を示し、図6はその正
面断面図、図7はそのスティフナー又はエラストマーの
平面図である。以下に、この第1又は第2の実装構造を
説明する。
構造のもう一の好適な実施の形態を示し、図6はその正
面断面図、図7はそのスティフナー又はエラストマーの
平面図である。以下に、この第1又は第2の実装構造を
説明する。
【0044】図の第1又は第2の実装構造では、半導体
チップ20の下方の基板10部分に、スティフナー10
4又はエラストマー204を面状に広く埋設している。
チップ20の下方の基板10部分に、スティフナー10
4又はエラストマー204を面状に広く埋設している。
【0045】その他は、図1と図2に示した第1又は第
2の実装構造と同様に構成していて、その作用も、次の
点を除いて、図1と図2に示した第1又は第2の実装構
造と同様である。この第1又は第2の実装構造において
は、半導体チップ20に加わる熱応力が集中する半導体
チップ20のコーナー部の熱応力を、そのコーナー部の
下方の基板10部分に埋設したスティフナー104部分
により効率良く的確に緩和したり、又はそのコーナー部
の下方の基板10部分に埋設したエラストマー204部
分に効率良く的確に吸収したりできる。それと共に、半
導体チップ20のコーナー部の下方のアンダーフィル4
0部分に埋設したスティフナー104部分により緩和す
る熱応力の多くを、該スティフナー104部分に面状に
連なる他のスティフナー104部分に広く分散させて緩
和したり、又は半導体チップ20のコーナー部の下方の
アンダーフィル40部分に埋設したエラストマー204
部分に吸収する熱応力の多くを、該エラストマー204
部分に面状に連なる他のエラストマー204部分に広く
分散させて吸収したりできる。そして、半導体チップ2
0に加わる熱応力を、スティフナー104の全体に分散
させてスティフナー104により効率良く緩和したり、
又はエラストマー204の全体に分散させてエラストマ
ー204に効率良く吸収したりできる。
2の実装構造と同様に構成していて、その作用も、次の
点を除いて、図1と図2に示した第1又は第2の実装構
造と同様である。この第1又は第2の実装構造において
は、半導体チップ20に加わる熱応力が集中する半導体
チップ20のコーナー部の熱応力を、そのコーナー部の
下方の基板10部分に埋設したスティフナー104部分
により効率良く的確に緩和したり、又はそのコーナー部
の下方の基板10部分に埋設したエラストマー204部
分に効率良く的確に吸収したりできる。それと共に、半
導体チップ20のコーナー部の下方のアンダーフィル4
0部分に埋設したスティフナー104部分により緩和す
る熱応力の多くを、該スティフナー104部分に面状に
連なる他のスティフナー104部分に広く分散させて緩
和したり、又は半導体チップ20のコーナー部の下方の
アンダーフィル40部分に埋設したエラストマー204
部分に吸収する熱応力の多くを、該エラストマー204
部分に面状に連なる他のエラストマー204部分に広く
分散させて吸収したりできる。そして、半導体チップ2
0に加わる熱応力を、スティフナー104の全体に分散
させてスティフナー104により効率良く緩和したり、
又はエラストマー204の全体に分散させてエラストマ
ー204に効率良く吸収したりできる。
【0046】この第1又は第2の実装構造においては、
図7に破線で示したように、面状をしたスティフナー1
04又はエラストマー204のコーナー部の輪郭を、斜
めの直線状又は円弧状(図では、円弧状としている)に
形成すると良い。このスティフナー104又はエラスト
マー204にあっては、その輪郭が斜めの直線状又は円
弧状に形成されたスティフナー104又はエラストマー
204のコーナー部に、半導体チップ20とアンダーフ
ィル40と基板10との間に発生する熱応力が集中する
のを防ぐことができる。そして、その半導体チップ20
とアンダーフィル40と基板10との間に加わる熱応力
を、スティフナー104の全体に分散させてスティフナ
ー104により効率良く緩和したり、又はエラストマー
204の全体に分散させてエラストマー204に効率良
く吸収したりできる。
図7に破線で示したように、面状をしたスティフナー1
04又はエラストマー204のコーナー部の輪郭を、斜
めの直線状又は円弧状(図では、円弧状としている)に
形成すると良い。このスティフナー104又はエラスト
マー204にあっては、その輪郭が斜めの直線状又は円
弧状に形成されたスティフナー104又はエラストマー
204のコーナー部に、半導体チップ20とアンダーフ
ィル40と基板10との間に発生する熱応力が集中する
のを防ぐことができる。そして、その半導体チップ20
とアンダーフィル40と基板10との間に加わる熱応力
を、スティフナー104の全体に分散させてスティフナ
ー104により効率良く緩和したり、又はエラストマー
204の全体に分散させてエラストマー204に効率良
く吸収したりできる。
【0047】なお、上述の第1又は第2の各実装構造に
おいては、スティフナー100、102、104、又は
エラストマー200、202、204を、基板10の中
間部分に埋設せずに、図8に示したように、スティフナ
ー100、102、104、又はエラストマー200、
202、204を、基板10を上下に貫通させた状態で
基板10部分に埋設しても良く、図9に示したように、
スティフナー100、102、104、又はエラストマ
ー200、202、204を、基板10の上面に露出さ
せた状態で基板10の上部に埋設しても良く、又は図1
0に示したように、スティフナー100、102、10
4、又はエラストマー200、202、204を、基板
10の下面に露出させた状態で基板10の下部に埋設し
ても良い。又は、場合によっては、図10に破線及び実
線で示したように、スティフナー100、102、10
4、又はエラストマー200、202、204を、基板
10の上面に露出させた状態で基板10の上部に埋設す
ると共に、基板10の下面に露出させた状態で基板10
の下部にも埋設しても良い。これらの第1又は第2の実
装構造のいずれの場合においても、半導体チップ20と
アンダーフィル40と基板10との間に加わる熱応力
を、上記のスティフナー100、102、104により
的確に緩和したり、又は上記のエラストマー200、2
02、204に的確に吸収したりできる。
おいては、スティフナー100、102、104、又は
エラストマー200、202、204を、基板10の中
間部分に埋設せずに、図8に示したように、スティフナ
ー100、102、104、又はエラストマー200、
202、204を、基板10を上下に貫通させた状態で
基板10部分に埋設しても良く、図9に示したように、
スティフナー100、102、104、又はエラストマ
ー200、202、204を、基板10の上面に露出さ
せた状態で基板10の上部に埋設しても良く、又は図1
0に示したように、スティフナー100、102、10
4、又はエラストマー200、202、204を、基板
10の下面に露出させた状態で基板10の下部に埋設し
ても良い。又は、場合によっては、図10に破線及び実
線で示したように、スティフナー100、102、10
4、又はエラストマー200、202、204を、基板
10の上面に露出させた状態で基板10の上部に埋設す
ると共に、基板10の下面に露出させた状態で基板10
の下部にも埋設しても良い。これらの第1又は第2の実
装構造のいずれの場合においても、半導体チップ20と
アンダーフィル40と基板10との間に加わる熱応力
を、上記のスティフナー100、102、104により
的確に緩和したり、又は上記のエラストマー200、2
02、204に的確に吸収したりできる。
【0048】また、上述の第1の各実装構造において
は、スティフナー100、102、104を導電性のあ
るNi、Cu等の部材から形成して、該スティフナー1
00、102、104を基板10に形成されたグランド
線路(図示せず)と電気的に接続するグランドに構成す
ると良い。そして、そのグランドを構成するスティフナ
ー100、102、104を、基板10の各所に形成さ
れたグランド線路を電気的に接続する共通のグランドに
用いると良い。
は、スティフナー100、102、104を導電性のあ
るNi、Cu等の部材から形成して、該スティフナー1
00、102、104を基板10に形成されたグランド
線路(図示せず)と電気的に接続するグランドに構成す
ると良い。そして、そのグランドを構成するスティフナ
ー100、102、104を、基板10の各所に形成さ
れたグランド線路を電気的に接続する共通のグランドに
用いると良い。
【0049】
【発明の効果】以上説明したように、本発明の第1又は
第2の実装構造によれば、半導体チップ等が発する熱に
より、半導体チップとアンダーフィルと基板との間に発
生する熱応力を、スティフナーにより効率良く的確に緩
和したり、又はエラストマーに効率良く的確に吸収した
りできる。そして、半導体チップや基板に過大な熱応力
が加わって、基板の下面部分が窪んだり、半導体チップ
が破損したりするのを確実に防ぐことができる。
第2の実装構造によれば、半導体チップ等が発する熱に
より、半導体チップとアンダーフィルと基板との間に発
生する熱応力を、スティフナーにより効率良く的確に緩
和したり、又はエラストマーに効率良く的確に吸収した
りできる。そして、半導体チップや基板に過大な熱応力
が加わって、基板の下面部分が窪んだり、半導体チップ
が破損したりするのを確実に防ぐことができる。
【図1】本発明の第1又は第2の実装構造の正面断面図
である。
である。
【図2】本発明の第1又は第2の実装構造の平面図であ
る。
る。
【図3】本発明の第1又は第2の実装構造の平面図であ
る。
る。
【図4】本発明の第1又は第2の実装構造の平面図であ
る。
る。
【図5】本発明の第1又は第2の実装構造のスティフナ
ー又はエラストマーの平面図である。
ー又はエラストマーの平面図である。
【図6】本発明の第1又は第2の実装構造の正面断面図
である。
である。
【図7】本発明の第1又は第2の実装構造のスティフナ
ー又はエラストマーの平面図である。
ー又はエラストマーの平面図である。
【図8】本発明の第1又は第2の実装構造の一部拡大断
面図である。
面図である。
【図9】本発明の第1又は第2の実装構造の一部拡大断
面図である。
面図である。
【図10】本発明の第1又は第2の実装構造の一部拡大
断面図である。
断面図である。
【図11】従来の実装構造の正面断面図である。
【図12】従来の実装構造の平面図である。
10 基板 12 パッド 20 半導体チップ 30 バンプ 40 アンダーフィル 50 枠体 100、102、104 スティフナー 200、202、204 エラストマー
Claims (11)
- 【請求項1】 樹脂からなる基板に形成されたパッドに
半導体チップの電極がバンプを介して接続されると共
に、前記基板と半導体チップとの間にアンダーフィルが
充填されて、該アンダーフィルを介して前記基板に半導
体チップが接合されてなる半導体チップの実装構造にお
いて、 前記半導体チップに対応する基板部分に、半導体チップ
とアンダーフィルと基板との間に加わる熱応力を緩和す
るためのスティフナーを埋設したことを特徴とする半導
体チップの実装構造。 - 【請求項2】 スティフナーに、基板の熱膨張係数より
低い熱膨張係数を持つ部材を用いた請求項1記載の半導
体チップの実装構造。 - 【請求項3】 スティフナーを、半導体チップのコーナ
ー部に対応する基板部分に埋設した請求項1又は2記載
の半導体チップの実装構造。 - 【請求項4】 スティフナーを、半導体チップの周囲に
対応する基板部分に枠状に連続して埋設した請求項1又
は2記載の半導体チップの実装構造。 - 【請求項5】 スティフナーを、半導体チップに対応す
る基板部分に面状に広く埋設した請求項1又は2記載の
半導体チップの実装構造。 - 【請求項6】 スティフナーを導電性のある部材から形
成して、該スティフナーを基板に形成されたグランド線
路と電気的に接続するグランドに構成した請求項1、
2、3、4又は5記載の半導体チップの実装構造。 - 【請求項7】 樹脂からなる基板に形成されたパッドに
半導体チップの電極がバンプを介して接続されると共
に、前記基板と半導体チップとの間にアンダーフィルが
充填されて、該アンダーフィルを介して前記基板に半導
体チップが接合されてなる半導体チップの実装構造にお
いて、 前記半導体チップに対応する基板部分に、半導体チップ
とアンダーフィルと基板との間に加わる熱応力を吸収す
るためのエラストマーを埋設したことを特徴とする半導
体チップの実装構造。 - 【請求項8】 エラストマーを、半導体チップのコーナ
ー部に対応する基板部分に埋設した請求項7記載の半導
体チップの実装構造。 - 【請求項9】 エラストマーを、半導体チップの周囲に
対応する基板部分に枠状に連続して埋設した請求項7記
載の半導体チップの実装構造。 - 【請求項10】 エラストマーを、半導体チップに対応
する基板部分に面状に広く埋設した請求項7記載の半導
体チップの実装構造。 - 【請求項11】 スティフナー又はエラストマーのコー
ナー部の輪郭を円弧状又は斜めの直線状に形成した請求
項1、2、3、4、5、6、7、8、9又は10記載の
半導体チップの実装構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10076525A JPH11260953A (ja) | 1998-03-09 | 1998-03-09 | 半導体チップの実装構造 |
KR1019990003470A KR100326108B1 (ko) | 1998-03-09 | 1999-02-03 | 반도체 칩의 실장구조 |
US09/262,057 US6281592B1 (en) | 1998-03-09 | 1999-03-04 | Package structure for semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10076525A JPH11260953A (ja) | 1998-03-09 | 1998-03-09 | 半導体チップの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11260953A true JPH11260953A (ja) | 1999-09-24 |
Family
ID=13607711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10076525A Pending JPH11260953A (ja) | 1998-03-09 | 1998-03-09 | 半導体チップの実装構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6281592B1 (ja) |
JP (1) | JPH11260953A (ja) |
KR (1) | KR100326108B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015545A (ja) * | 2001-07-02 | 2003-01-17 | Pioneer Electronic Corp | 画像表示パネル |
US7053493B2 (en) | 2004-08-27 | 2006-05-30 | Fujitsu Limited | Semiconductor device having stiffener |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19854733A1 (de) * | 1998-11-27 | 2000-05-31 | Heidenhain Gmbh Dr Johannes | Abtasteinheit einer Positionsmeßeinrichtung |
US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
TWI288958B (en) * | 2002-03-18 | 2007-10-21 | Nanonexus Inc | A miniaturized contact spring |
WO2008070673A2 (en) * | 2006-12-04 | 2008-06-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
US7719109B2 (en) * | 2006-09-29 | 2010-05-18 | Intel Corporation | Embedded capacitors for reducing package cracking |
US8766426B2 (en) * | 2010-09-24 | 2014-07-01 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage control and method of manufacture thereof |
US8810025B2 (en) * | 2011-03-17 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reinforcement structure for flip-chip packaging |
US9312193B2 (en) | 2012-11-09 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress relief structures in package assemblies |
CN103742860A (zh) * | 2014-01-28 | 2014-04-23 | 上海长语信息科技有限公司 | 一种玻璃热管led灯具 |
CN104806972A (zh) * | 2014-01-28 | 2015-07-29 | 应德明 | Led直接传热热管led灯具 |
CN103775880A (zh) * | 2014-01-28 | 2014-05-07 | 陈霞 | 热管表面带有机led发光体的玻璃热管led灯具 |
CN103759158A (zh) * | 2014-01-28 | 2014-04-30 | 林建平 | 带蒸汽驱动物体的玻璃热管led灯具 |
CN103775991A (zh) * | 2014-01-28 | 2014-05-07 | 陈旭 | 适合激光焊接的玻璃热管led电路板 |
CN103742817A (zh) * | 2014-01-28 | 2014-04-23 | 施中天 | 快装热管led灯具 |
CN103775881B (zh) * | 2014-01-28 | 2016-08-24 | 陈旭 | 快装玻璃热管led灯具 |
CN103775882A (zh) * | 2014-01-28 | 2014-05-07 | 邱春燕 | Led直接传热玻璃热管led灯具 |
KR102556829B1 (ko) * | 2016-06-29 | 2023-07-19 | 삼성디스플레이 주식회사 | 터치 기능을 갖는 표시 패널 및 이를 포함하는 표시 장치 |
US11387176B2 (en) | 2017-03-14 | 2022-07-12 | Mediatek Inc. | Semiconductor package structure |
TWI730891B (zh) * | 2019-09-08 | 2021-06-11 | 聯發科技股份有限公司 | 半導體封裝結構 |
CN111739874A (zh) * | 2020-08-25 | 2020-10-02 | 苏州通富超威半导体有限公司 | 一种基板及封装结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
US5900675A (en) * | 1997-04-21 | 1999-05-04 | International Business Machines Corporation | Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates |
US6008536A (en) * | 1997-06-23 | 1999-12-28 | Lsi Logic Corporation | Grid array device package including advanced heat transfer mechanisms |
US5982630A (en) * | 1997-11-06 | 1999-11-09 | Intel Corporation | Printed circuit board that provides improved thermal dissipation |
-
1998
- 1998-03-09 JP JP10076525A patent/JPH11260953A/ja active Pending
-
1999
- 1999-02-03 KR KR1019990003470A patent/KR100326108B1/ko not_active IP Right Cessation
- 1999-03-04 US US09/262,057 patent/US6281592B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015545A (ja) * | 2001-07-02 | 2003-01-17 | Pioneer Electronic Corp | 画像表示パネル |
JP4686063B2 (ja) * | 2001-07-02 | 2011-05-18 | パイオニア株式会社 | 画像表示パネル |
US7053493B2 (en) | 2004-08-27 | 2006-05-30 | Fujitsu Limited | Semiconductor device having stiffener |
Also Published As
Publication number | Publication date |
---|---|
KR100326108B1 (ko) | 2002-03-07 |
US6281592B1 (en) | 2001-08-28 |
KR19990077400A (ko) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11260953A (ja) | 半導体チップの実装構造 | |
US10685920B2 (en) | Semiconductor device package with warpage control structure | |
US20010050428A1 (en) | Semiconductor device and a method of manufacturing the same | |
KR100443399B1 (ko) | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
KR20020067805A (ko) | 반도체 패키지 | |
JP2001110926A (ja) | フリップチップパッケージ | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2007142097A (ja) | 半導体装置 | |
JPH11260973A (ja) | 半導体チップの実装構造 | |
JPS6221249A (ja) | 半導体装置 | |
US7851904B2 (en) | Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure | |
TWI315094B (en) | Flip chip package | |
JP2685039B2 (ja) | 半導体装置 | |
JPS5891646A (ja) | 半導体装置 | |
KR100790454B1 (ko) | 플립 칩 패키지 | |
TWI227554B (en) | Flip-chip package with integration of passive component | |
JPH11214449A (ja) | 電子回路装置 | |
JP2000223627A (ja) | フリップチップパッケージ | |
JP2006049769A (ja) | 半導体装置 | |
JP2005217295A (ja) | 半導体装置の製造方法 | |
JP2002151616A (ja) | ハイブリッド半導体装置 | |
KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
JP2004241400A (ja) | 半導体装置 | |
KR20030015760A (ko) | 반도체패키지 |