JP2002151616A - ハイブリッド半導体装置 - Google Patents

ハイブリッド半導体装置

Info

Publication number
JP2002151616A
JP2002151616A JP2000340484A JP2000340484A JP2002151616A JP 2002151616 A JP2002151616 A JP 2002151616A JP 2000340484 A JP2000340484 A JP 2000340484A JP 2000340484 A JP2000340484 A JP 2000340484A JP 2002151616 A JP2002151616 A JP 2002151616A
Authority
JP
Japan
Prior art keywords
cavity
ceramic substrate
semiconductor device
active element
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000340484A
Other languages
English (en)
Inventor
Yutaka Ueno
野 豊 上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000340484A priority Critical patent/JP2002151616A/ja
Publication of JP2002151616A publication Critical patent/JP2002151616A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【課題】 高周波特性に優れ、低コストのハイブリッド
半導体装置を提供する。 【解決手段】 キャビティが設けられたセラミック基板
１０と、キャビティの底面に実装される能動素子５０
と、セラミック基板１０の上面に実装される受動素子６
０とを備えるハイブリッド半導体装置１において、セラ
ミック基板１０が、上面に形成された配線層１７と、上
記キャビティの底面から基板１０の底面まで貫通して設
けられたビアホールに熱伝導性材料を埋め込んだサーマ
ルビア１４と、上記キャビティの側面と底面に形成され
配線層１８とサーマルビア１４とを接続する金属層１６
と、を備え、能動素子５０を上記キャビティの底面で前
記セラミック基板１０に実装し、能動素子５０の上面に
設けた接地用電極パッド５６と配線層１７とをボンディ
ングワイヤ６２で接続し、能動素子５０の側面と上記キ
ャビティの側壁との空隙を導電性材料２２で充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ハイブリッド半導
体装置に関し、特に、高周波性と放熱性が要求される通
信機器用パワーアンプに使用されるハイブリッド半導体
装置を対象とする。
【０００２】
【従来の技術】ＧａＡｓなどの半絶縁性半導体基板に形
成される能動素子、例えばＦＥＴ（Field Effect Trans
istor）やＨＢＴ(Hetero-Bipolar Transistor)などを用
いたハイブリッド半導体装置においては、裏面接地と熱
抵抗低減のためのビアホールを形成しなければならな
い。
【０００３】従来のハイブリッド半導体装置について図
面を参照しながら説明する。なお、以下の各図において
同一の部分には同一の参照番号を付してその説明を適宜
省略する。
【０００４】図４に示すハイブリッド半導体装置１００
は、２段のキャビティが形成された実装基板１１０と、
この２段キャビティの下段のキャビティ内に実装された
能動素子１５０と、実装基板１１０の上面に実装された
受動素子６０とを有する。実装基板１１０は、ガラスエ
ポキシ等の積層板である。実装基板１１０の最上層の上
面には図示しない実装用パッドが形成され、はんだ印刷
法により受動素子６０が実装されている。キャビティの
底面からは、実装基板１１０の第１層を貫通して裏面ま
で至るビアホールが形成され、熱伝導性に優れた金属が
埋め込まれてサーマルビアが形成されている。能動素子
１５０の上面には、電極パッド１５６が形成され、ボン
ディングワイヤ１３２を介して積層基板１１０の第２層
表面に形成されたボンディングパッド１１８と接続さ
れ、これにより図示しない電源または制御信号入力用の
配線に接続される。能動素子１５０にはビアホール１５
２が形成され、図示しない接地用の端子がビアホール１
５２を介して対応するサーマルビア２４に接続される。
【０００５】このように、従来のハイブリッド半導体装
置１００では、能動素子内に接地用のビアホール１５２
を形成していたため、プロセス難易度が高く、コストを
引き上げる要因となっていた。
【０００６】このような問題を解決するため、能動素子
の上面に接地用の電極パッドをさらに形成し、ワイヤボ
ンディングにより接地する方法が考えられた。
【０００７】図５は、この方法により形成されたハイブ
リッド半導体装置２００の略示断面図である。同図に示
すように、能動素子５０の上面には電極パッド１５６
（図示せず）に加えて接地用の電極パッド５６が設けら
れ、ボンディングワイヤ１３６を介してサーマルビア１
２２に接続される。
【０００８】このように、ハイブリッド半導体装置２０
０によれば、能動素子上面に接地用の電極パッドを設け
ることにより、能動素子内に接地用のビアホールを形成
する必要がなくなるので、プロセスの難易度が低減され
るという効果があった。
【０００９】
【発明が解決しようとする課題】しかしながら、図５に
示すハイブリッド半導体装置２００においては、接地の
ために、電極パッド５６とサーマルビア１２２とをボン
ディング接続する必要があるため、ボンディングワイヤ
の本数が多くなる。次に、これらのボンディングの難易
度を下げるためには、キャビティのスペースを広くとれ
ば良いが、その際、接地インダクタンスが増大すること
により、ハイブリッド半導体装置２００の利得が低下
し、この一方で、実装基板最上層の有効面積が減少する
ため、設計の自由度が狭くなる、という問題があった。
【００１０】本発明は上記事情に鑑みてなされたもので
あり、その目的は、高周波特性に優れかつ低コストのハ
イブリッド半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。
【００１２】即ち、本発明の第１の態様によれば、底面
が実装面となるキャビティが設けられたセラミック基板
であって、このキャビティが設けられる側の面である第
１の面に形成された第１の配線層と、上記キャビティの
上記底面から上記第１の面とは逆の第２の面へ形成され
た第１の貫通孔に埋め込まれた熱伝導性材料を有するサ
ーマルビアと、上記キャビティの側面および上記底面に
形成され上記第１の配線層と上記サーマルビアに接続さ
れた第１の金属層と、を含むセラミック基板と、実装さ
れる面とは逆の面である主面に設けられた接地用電極パ
ッドを有し上記キャビティの底面で上記セラミック基板
に実装された能動素子と、上記接地用電極パッドと上記
第１の配線層とを接続するボンディングワイヤと、上記
第１の面で上記セラミック基板に実装された受動素子
と、を備えたハイブリッド半導体装置が提供される。
【００１３】上記キャビティの側面および底面に形成さ
れた第１の金属層により、上記第１の配線層と上記サー
マルビアが接続されるので、上記接地用電極パッドと上
記接地用配線とを上記ボンディングワイヤで容易に接続
することができる。これにより、上記キャビティのサイ
ズを上記能動素子のサイズに近づけることができるの
で、上記ボンディングワイヤのワイヤ長を短縮すること
ができる。この結果、ボンディングワイヤによるインダ
クタンス成分が低減されるので、上記能動素子の利得の
減少を抑制することができる。
【００１４】また、本発明の第２の態様によれば、第１
の凹部と、この第１の凹部内に設けられた第２の凹部で
なる２段キャビティが第１の面側に設けられたセラミッ
ク基板であって、上記第１の凹部の底面である第２の面
に形成された第１の配線層と、上記第２の凹部の底面で
ある第３の面から上記第１の面とは逆の第４の面へ形成
された第１の貫通孔に埋め込まれた熱伝導性材料を有す
るサーマルビアと、上記第２の凹部の側面および上記第
３の面に形成され上記第１の配線層と上記サーマルビア
に接続された第１の金属層と、を含むセラミック基板
と、実装される面とは逆の面である主面に設けられた接
地用電極パッドを有し上記第３の面で上記セラミック基
板に実装された能動素子と、上記接地用電極パッドと上
記第１の配線層とを接続するボンディングワイヤと、上
記２段キャビティを埋め込むように絶縁性有機材料で形
成され表面から上記第４の面までの距離が上記第１の面
から上記第４の面までの距離とほぼ同一となるなるよう
に上記表面が平坦化された封止部材と、上記第１の面で
上記セラミック基板に実装された受動素子と、を備えた
ハイブリッド半導体装置が提供される。
【００１５】上記封止部材の表面が上記第１の面にほぼ
連なるように平坦化されるので、上記受動素子の実装に
際して、はんだ印刷法を上記セラミック基板の上記第１
の層へ適用することが容易になる。この結果、上記能動
素子の実装後に上記受動素子を実装することが可能とな
り、プロセスの難易度がさらに低下する。
【００１６】上述した第１または第２の態様のハイブリ
ッド半導体装置は、上記キャビティの側壁と上記能動素
子の側面との空隙または上記第２の凹部の側壁と上記能
動素子の側面との空隙に充填された導電性物質をさらに
備えると良い。これにより、見かけのインダクタンス成
分をさらに低減することができる。
【００１７】上記ハイブリッド半導体装置はまた、上記
能動素子の主面の上記接地用電極パッドを除く領域に形
成され、上記導電性物質との短絡を防止する保護膜をさ
らに備えることが好ましい。
【００１８】これにより、上記導電性材料の充填時に発
生し得る這い上がりに起因して、上記接地用電極パッド
以外の電極パッドが上記第１の金属層に短絡することを
防止することができる。この結果、プロセス難易度がさ
らに低減する。
【００１９】また、本発明の第３の態様によれば、実装
される面である第１の面に設けられた接地用電極パッド
を有する能動素子と、上記能動素子を搭載するキャビテ
ィが設けられたセラミック基板であって、このキャビテ
ィが設けられた第２の面とは逆の第３の面から上記キャ
ビティの底面に至るまで上記接地用電極パッドの配置に
応じて設けられた貫通孔に埋め込まれた熱伝導性材料を
有するサーマルビアを含み、上記接地用電極パッドと上
記サーマルビアとがバンプを介して接続されることによ
り上記能動素子が実装されたセラミック基板と、上記第
２の面で上記セラミック基板に実装された受動素子と、
を備えるハイブリッド半導体装置が提供される。
【００２０】このように、上記キャビティ内に上記能動
素子をフリップチップ実装することにより、ボンディン
グワイヤが一切不要となる。これにより、不要なインダ
クタンス成分が発生することもなく、上記能動素子の利
得が減少するおそれが解消できる。この結果、プロセス
の難易度が低い低コストのハイブリッド半導体装置が提
供される。
【００２１】上記第２の態様のハイブリッド半導体装置
においても、上記キャビティを埋め込むように絶縁性有
機材料で形成され、表面から上記第３の面までの距離が
上記第２の面から上記第３の面までの距離とほぼ同一と
なるなるように上記表面が平坦化された封止部材をさら
に備えることが望ましい。これにより、はんだ印刷法を
上記セラミック基板の上記第１の面へ適用することが容
易になるので、受動素子の実装時におけるプロセスの難
易度がさらに低下する。この結果、製造コストをさらに
低減することができる。また、上記バンプ同士の間隙の
みならず、上記能動素子の全体を覆うように上記封止部
材を形成するので、上記セラミック基板と上記バンプと
の熱膨張係数の相違に起因する応力の問題も解消するこ
とができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。
【００２３】（１）第１の実施形態 図１は、本発明によるハイブリッド半導体装置の第１の
実施形態を示す略示断面図である。同図に示すように、
本実施形態の特徴は、キャビティの側面から底面にわた
って金属層１６が設けられ、能動素子５０の上面に形成
された接地用の電極パッド５６がボンディングワイヤ６
２と金属層１６とサーマルビア１４とを介して接地され
る点にある。
【００２４】図１に示すハイブリッド半導体装置１は、
キャビティが形成された実装基板１０と、このキャビテ
ィ内に実装された能動素子５０と、実装基板１０の上面
に実装された受動素子６０とを備える。本実施形態にお
いて、実装基板１０は、ガラスエポキシの樹脂よりも熱
伝導性に優れるセラミック基板である。セラミック基板
１０の厚さのうち、発熱部となる実装部直下の厚さは、
図４，図５にそれぞれ示す積層基板１１０，１１２より
も薄く形成され、これにより放熱性が向上した構造とな
っている。キャビティの底面における実装面からセラミ
ック基板１０の底面へはビアホールが設けられ、熱伝導
性に優れた金属が埋め込まれてサーマルビア１４が形成
され、これにより熱抵抗のより一層の低減が図られてい
る。セラミック基板１０の上面には図示しない実装用パ
ッドが形成され、はんだ印刷法により受動素子６０が実
装されている。
【００２５】キャビティの側面および底面には、金属層
１６が形成され、キャビティの底面においてサーマルビ
ア１４に接続される。また、金属層１６のキャビティ側
面部分は、セラミック基板１０の上面に形成された接地
用配線層１７に接続される。能動素子５０の上面には電
極パッドが形成され、これらの電極パッドのうち、接地
用の電極パッド５６は、ボンディングワイヤ６２により
接地用配線層１７に接続される。能動素子５０とキャビ
ティ側壁との空隙は、導電性材料２２で充填されてい
る。導電性材料２２の充填時における這い上がりから接
地用電極パッド５６以外の電極パッドが接地用の配線に
短絡することを防止するため、能動素子５０の上面に
は、絶縁性保護膜５８が予め形成されている。なお、能
動素子５０の電極パッドのうち、駆動電圧印加用または
制御信号供給用の電極パッド（図示せず）は、ボンディ
ングワイヤ６４により、セラミック基板１０上面の配線
層１８に接続され、ビア１５を介して図示しない外部端
子に接続される。
【００２６】能動素子５０、導電性材料２２、配線層１
７，１８およびボンディングワイヤ６２，６４を覆うよ
うに、封止部材７０が絶縁性有機材料で成形され、これ
らの素子および配線を封止している。さらに、ハイブリ
ッド半導体装置１は、メタルキャップ８０で全体が覆わ
れて保護される。なお、メタルキャップ８０に代えて絶
縁性樹脂により装置全体を封止しても良い。
【００２７】このように、本実施形態のハイブリッド半
導体装置１によれば、キャビティの側面および底面に形
成され、底面側でサーマルビア１４に接続され、側面側
でセラミック基板１０の接地用配線１７に接続された金
属層１６を備えるので、接地用電極パッド５６と接地用
配線１７とをボンディングワイヤ６２で容易に接続する
ことができる。これにより、キャビティのサイズを能動
素子５０のサイズに近づけることができるので、ボンデ
ィングワイヤ６２，６４のワイヤ長を短縮することがで
きる。この結果、ボンディングワイヤ６２，６４による
インダクタンス成分が低減されるので、能動素子５０の
利得の減少を抑制することができる。さらに、能動素子
５０とキャビティとの空隙を導電性材料２２で充填する
ので、見かけのインダクタンス成分をさらに低減するこ
とができる。
【００２８】（２）第２の実施形態 図２は、本発明によるハイブリッド半導体装置の第２の
実施形態を示す略示断面図である。本実施形態のハイブ
リッド半導体装置２の特徴は、セラミック基板２０に２
段キャビティを設け、下段のキャビティ内に能動素子５
０を実装する点にある。能動素子５０の構造、サーマル
ビア２４の構造、接地用電極パッド５６からサーマルビ
ア２４に至る接地方法、キャビティ側壁と能動素子側面
との空隙への導電性材料２２の充填等は、図１に示すハ
イブリッド半導体装置１と実質的に同一である。
【００２９】本実施形態によれば、セラミック基板２０
に２段キャビティが設けられるので、まず、実装部を含
む下段キャビティの底面とセラミック基板２０の底面ま
での距離がさらに短縮される。これにより、放熱性がさ
らに向上する。次に、能動素子５０、ボンディングワイ
ヤ６２，６４、配線層１７，１８および上段キャビティ
を封止する封止部材７２の成形において、その上面を平
坦化してその基板底面からの高さをセラミック基板２０
の底面から上面までの高さに一致させることができる。
これにより、受動素子６０の実装において、セラミック
基板２０の上面へはんだ印刷法を容易に適用することが
できる。この結果、能動素子５０の実装後に受動素子６
０を実装することが可能となり、プロセスの難易度が低
下するので、製造コストを低減することができる。
【００３０】（３）第３の実施形態 本発明によるハイブリッド半導体装置の第３の実施形態
を図３の略示断面図に示す。同図に示すように、本実施
形態のハイブリッド半導体装置３の特徴は、フリップチ
ップ実装により、セラミック基板３０のキャビティ内に
能動素子５２を実装する点にある。
【００３１】能動素子５２は、接地用を含む電極パッド
が全て実装面に形成され、各電極にはバンプ５４が接合
されている。キャビティ底面の実装部からセラミック基
板３０の底面に至るまで、能動素子５２の接地用電極の
配置に対応してビアホールが形成され、熱導電性に優れ
た金属が埋め込まれてサーマルビア２４が形成されてい
る。キャビティ底面にはまた、駆動電圧印加用または制
御信号供給用の電極パッドの配置に対応して金属配線７
８が形成される。金属配線７８は、セラミック基板３０
の内部に延在するように形成され、コンタクトビア７６
を介して外部配線に接続される。
【００３２】このように、本実施形態によれば、能動素
子５２をセラミック基板３０のキャビティ内にフリップ
チップ実装するので、ボンディングワイヤを用いる必要
が一切ない。これにより、不要なインダクタンス成分の
発生を防止するので、能動素子５２の利得が減少するお
それを解消できる。
【００３３】また、バンプ５４同士の間隙のみならず、
能動素子５２の全体を覆うように封止部材７４を形成す
るので、セラミック基板３０とバンプ５４との熱膨張係
数の相違に起因する応力の問題も解消することができ
る。
【００３４】さらに、上述した実施形態のように、キャ
ビティの側面および底面に金属層を形成する必要もな
く、導電性材料でキャビティと能動素子との空隙を充填
する必要もない。この一方、封止部材７４は、その表面
がセラミック基板３０の上面の高さに一致するようにそ
の表面を平坦化するので、受動素子６０の実装におい
て、セラミック基板３０の上面へはんだ印刷法を容易に
適用することができる。この結果、能動素子５２の実装
後に受動素子６０を実装することが可能となり、プロセ
スの難易度が低下するので、製造コストを低減すること
ができる。
【００３５】以上、本発明の実施の形態のいくつかにつ
いて説明したが、本発明は上記形態に限ることなくその
要旨を逸脱しない範囲で種々変形して実施することがで
きる。例えば、上述した第３の実施形態においては、駆
動電圧印加用または制御信号供給用の電極パッドが、バ
ンプ５４、セラミック基板３０の内部に延在する金属配
線７８およびコンタクトビア７６を介して外部配線に接
続される形態としたが、これに限ることなく、各電極パ
ッドの配置に応じてサーマルビア２４を形成し、基板の
底面側に駆動電圧印加用または制御信号供給用の配線を
設けることとしても良い。
【００３６】
【発明の効果】以上詳述したとおり、本発明によれば、
不要なインダクタンス成分を低減し能動素子の利得の低
減を防止するので、高周波特性に優れ、プロセス難易度
が低い低コストのハイブリッド半導体装置が提供され
る。
【図面の簡単な説明】
【図１】本発明によるハイブリッド半導体装置の第１の
実施形態を示す略示断面図である。
【図２】本発明によるハイブリッド半導体装置の第２の
実施形態を示す略示断面図である。
【図３】本発明によるハイブリッド半導体装置の第３の
実施形態を示す略示断面図である。
【図４】従来の技術によるハイブリッド半導体装置の一
例を示す略示断面図である。
【図５】従来の技術によるハイブリッド半導体装置の他
の例を示す略示断面図である。
【符号の説明】
１〜３ ハイブリッド半導体装置 １０，２０，３０ 実装基板（セラミック基板） １４，２４ サーマルビア １６ 金属層 １７，１８ 配線層 ２２ 導電性材料 ５０，５２ 能動素子 ５４ バンプ ５８ 絶縁性保護膜 ６０ 受動素子 ６２ ボンディングワイヤ ７０，７２，７４ 封止部材

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】底面が実装面となるキャビティが設けられ
    たセラミック基板であって、前記キャビティが設けられ
    る側の面である第１の面に形成された第１の配線層と、
    前記キャビティの前記底面から前記第１の面とは逆の第
    ２の面へ形成された第１の貫通孔に埋め込まれた熱伝導
    性材料を有するサーマルビアと、前記キャビティの側面
    および前記底面に形成され前記第１の配線層と前記サー
    マルビアに接続された第１の金属層と、を含むセラミッ
    ク基板と、 実装される面とは逆の面である主面に設けられた接地用
    電極パッドを有し、前記キャビティの底面で前記セラミ
    ック基板に実装された能動素子と、 前記接地用電極パッドと前記第１の配線層とを接続する
    ボンディングワイヤと、 前記第１の面で前記セラミック基板に実装された受動素
    子と、を備えたハイブリッド半導体装置。
  2. 【請求項２】第１の凹部と、この第１の凹部内に設けら
    れた第２の凹部でなる２段キャビティが第１の面側に設
    けられたセラミック基板であって、前記第１の凹部の底
    面である第２の面に形成された第１の配線層と、前記第
    ２の凹部の底面である第３の面から前記第１の面とは逆
    の第４の面へ形成された第１の貫通孔に埋め込まれた熱
    伝導性材料を有するサーマルビアと、前記第２の凹部の
    側面および前記第３の面に形成され前記第１の配線層と
    前記サーマルビアに接続された第１の金属層と、を含む
    セラミック基板と、 実装される面とは逆の面である主面に設けられた接地用
    電極パッドを有し、前記第３の面で前記セラミック基板
    に実装された能動素子と、 前記接地用電極パッドと前記第１の配線層とを接続する
    ボンディングワイヤと、 前記２段キャビティを埋め込むように絶縁性有機材料で
    形成され、表面から前記第４の面までの距離が前記第１
    の面から前記第４の面までの距離とほぼ同一となるなる
    ように前記表面が平坦化された封止部材と、 前記第１の面で前記セラミック基板に実装された受動素
    子と、を備えたハイブリッド半導体装置。
  3. 【請求項３】前記キャビティの側壁と前記能動素子の側
    面との空隙または前記第２の凹部の側壁と前記能動素子
    の側面との空隙に充填された導電性物質をさらに備える
    請求項１または２に記載のハイブリッド半導体装置。
  4. 【請求項４】前記能動素子の主面の前記接地用電極パッ
    ドを除く領域に形成され、前記導電性物質との短絡を防
    止する保護膜をさらに備えることを特徴とする請求項３
    に記載のハイブリッド半導体装置。
  5. 【請求項５】実装される面である第１の面に設けられた
    接地用電極パッドを有する能動素子と、 前記能動素子を搭載するキャビティが設けられたセラミ
    ック基板であって、このキャビティが設けられた第２の
    面とは逆の第３の面から前記キャビティの底面に至るま
    で前記接地用電極パッドの配置に応じて設けられた貫通
    孔に埋め込まれた熱伝導性材料を有するサーマルビアを
    含み、前記接地用電極パッドと前記サーマルビアとがバ
    ンプを介して接続されることにより前記能動素子が実装
    されたセラミック基板と、 前記第２の面で前記セラミック基板に実装された受動素
    子と、を備えたハイブリッド半導体装置。
  6. 【請求項６】前記キャビティを埋め込むように絶縁性有
    機材料で形成され、表面から前記第３の面までの距離が
    前記第２の面から前記第３の面までの距離とほぼ同一と
    なるなるように前記表面が平坦化された封止部材をさら
    に備えたことを特徴とする請求項５に記載のハイブリッ
    ド半導体装置。
JP2000340484A 2000-11-08 2000-11-08 ハイブリッド半導体装置 Withdrawn JP2002151616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000340484A JP2002151616A (ja) 2000-11-08 2000-11-08 ハイブリッド半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340484A JP2002151616A (ja) 2000-11-08 2000-11-08 ハイブリッド半導体装置

Publications (1)

Publication Number Publication Date
JP2002151616A true JP2002151616A (ja) 2002-05-24

Family

ID=18815390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340484A Withdrawn JP2002151616A (ja) 2000-11-08 2000-11-08 ハイブリッド半導体装置

Country Status (1)

Country Link
JP (1) JP2002151616A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142210A (ja) * 2005-11-18 2007-06-07 Murata Mfg Co Ltd 電子部品
JP2009076750A (ja) * 2007-09-21 2009-04-09 Daikin Ind Ltd モジュール
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142210A (ja) * 2005-11-18 2007-06-07 Murata Mfg Co Ltd 電子部品
JP2009076750A (ja) * 2007-09-21 2009-04-09 Daikin Ind Ltd モジュール
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构

Similar Documents

Publication Publication Date Title
JP3890947B2 (ja) 高周波半導体装置
KR100283636B1 (ko) 반도체패키지및반도체실장부품
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
JP2004214249A (ja) 半導体モジュール
US6046495A (en) Semiconductor device having a tab tape and a ground layer
JP2000294723A (ja) 積層型半導体装置およびその製造方法
JPH08124967A (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2001127237A (ja) 高周波モジュール
JP2002151616A (ja) ハイブリッド半導体装置
JP3715120B2 (ja) ハイブリッドモジュール
JPH05211256A (ja) 半導体装置
JP2001148457A (ja) 高周波用半導体装置
JP2003229531A (ja) 混成集積回路装置およびその製造方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2004119882A (ja) 半導体装置
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP3831173B2 (ja) 半導体モジュール
JP2004253579A (ja) 半導体装置
JP2880817B2 (ja) 半導体集積回路装置
JPH02210858A (ja) 半導体装置
JP2928611B2 (ja) 樹脂封止半導体装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108