CN111739874A - 一种基板及封装结构 - Google Patents
一种基板及封装结构 Download PDFInfo
- Publication number
- CN111739874A CN111739874A CN202010860431.0A CN202010860431A CN111739874A CN 111739874 A CN111739874 A CN 111739874A CN 202010860431 A CN202010860431 A CN 202010860431A CN 111739874 A CN111739874 A CN 111739874A
- Authority
- CN
- China
- Prior art keywords
- substrate
- stiffener
- reinforcing
- warpage
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请提供了一种基板及封装结构,所述基板包括基底,在所述基底内部设置有用于抑制所述基板翘曲的第一加强部;或/和,在所述基板的表面设置有用于抑制所述基板翘曲的第二加强部,通过设置第一加强部或/和第二加强部达到抑制基板翘曲的目的,从而可以抑制封装结构在进行封装或回流焊接时基板的翘曲,避免了连接芯片和基板的焊球损坏及封装胶与基板分层,从而提高了产品的可靠性,提高产品的良率。
Description
技术领域
本发明一般涉及半导体制造领域,具体涉及一种基板及封装结构。
背景技术
在半导体产品的制造过程中要经过封装过程,现有的产品在封装过程中、尤其是在高温过程中基板的翘曲较大导致半导体产品的损坏:
1、在回流炉中基板翘曲会导致焊料层损坏,最终导致产品失效;
2、在对封装胶固化的过程中基板翘曲会导致封装胶与产品分层,最终导致产品失效;
3、在贴装散热盖及金属散热片或导热胶固化过程中基板翘曲导致金属层空洞或分层,最终导致产品损坏失效。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种基板,可以解决在基板在高温过程中翘曲的问题。
第一方面,本申请公开了一种基板,包括基底,在所述基底内部设置有用于抑制所述基板翘曲的第一加强部;
或/和,在所述基板的表面设置有用于抑制所述基板翘曲的第二加强部。
进一步地,所述第一加强部包括多个第一加强件,多个所述第一加强件沿所述基板表面的方向间隔排列。
进一步地,所述第一加强部还包括多个第二加强件,所述第二加强件沿所述基板表面的方向间隔排列,且所述第一加强件相交于所述第二加强件。
较优的,所述第一加强件垂直于所述第二加强件。
进一步地,所述基底上贯穿设置有多个过孔,多个所述过孔内设置有导电件,所述导电件用于连通位于所述基底上表面和下表面的导电层,所述第一加强部异于所述过孔的位置设置。
进一步地,当所述基板表面设置有所述第二加强部时,所述第二加强部包括多个第三加强件,所述第三加强件由所述基板的中心位置向所述基板的边缘延伸辐射。
进一步地,所述基板为矩形基板,多条所述第三加强件由所述基板的中心位置沿对角线的方向延伸辐射。
进一步地,所述基底上交替层叠设置有导电层及介电层,在所述交替层叠设置的导电层及介电层的最外层设置有防焊层,所述第三加强件固设在所述防焊层上。
进一步地,所述第一加强件、第二加强件和第三加强件均为条型结构。
第二方面,本申请还公开了一种封装结构,所述封装结构包括以上任一所述的基板。
有益效果
本申请公开了一种基板及封装结构,所述基板包括基底,在所述基底内部设置有用于抑制所述基板翘曲的第一加强部;或/和,在所述基板的表面设置有用于抑制所述基板翘曲的第二加强部,通过设置第一加强部或/和第二加强部达到抑制基板翘曲的目的,从而保证封装结构在进行封装或回流焊接时基板不会发生翘曲或翘曲量较小,避免了连接芯片和基板的焊球损坏及封装胶与基板分层,也可以保证散热盖或金属散热片的贴装质量,从而提高了产品的可靠性,提高产品的良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1为本发明的基板的俯视示意图;
图2为本发明的基板的俯视示意图 ;
图3为本发明的基板设置有第二加强部的俯视示意图;
图4为本发明的封装结构的截面示意图;
图5为一种封装结构的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图5,封装结构包括基板100及设置在基板承载面上的芯片200及被动元件,基板100内部具有互联的金属导电层,在基板100的承载面上暴露出有由于连接芯片200和被动元件的导电层,芯片200通过多个焊球210与导电层连接,当封装结构在进行封装或进行回流焊接、贴装散热盖或金属散热片时,基板100受热翘曲,使焊球210损坏,或是封装层与基板分层,或是连接散热盖或金属散热片的焊料层空洞分层,影响封装产品的性能或产品失效。
为了解决基板翘曲的问题,参考图1、图2、图4,本申请公开了一种基板10,包括基底11,在所述基底11内部设置有用于抑制所述基板10翘曲的第一加强部30;
或/和,在所述基板10的表面设置有用于抑制所述基板10翘曲的第二加强部40。
具体的,本申请通过在基板10的基底11内沿表面的方向设置第一加强部30或/和在基板10的表面设置第二加强部40来抑制基板10的翘曲,从而达到抑制基板10翘曲的效果,具体的,由于不同形状的基板10在受热时翘曲的部位及翘曲量不同,相同形状的基板10由于其承载面上设置元器件的位置的不同其翘曲部位及翘曲量也不尽相同,因此,针对不同形状的基板10及不同的产品根据在实际生产的过程中的翘曲情况而设置不同的第一加强部30和第二加强部40;可以理解的是,在实际的生产过程中既可以只在基底11内设置第一加强部或在基板的表面设置第二加强部40,也可以同时在基板10的表面及基底11内设置加强部,第二加强部40可以设置在基板10的一个表面,也可以同时在基板10的上下表面均设置第二加强部40;通过设置第一加强部30和第二加强部40可有效抑制基板10受热翘曲的问题,从而提高了产品的可靠性,保证产品的良率,第一加强部30和第二加强部40的材料可以为耐热的刚性材料,例如合金钢、铜等金属材料,作为一种优选地方式选用不锈钢。
进一步地,参考图1、图2,所述第一加强部30包括多个第一加强件31,多个所述第一加强件31沿所述基板表面的方向间隔排列。
具体的,第一加强部30包括多个第一加强件31,可以理解的,由于基板10在受热翘曲时,基板10的翘曲一般是在一个方向的翘曲量比较大,例如矩形的基板通常在长度方向上的翘曲量较大,因此,通过在长度方向设置第一加强件31即可抑制基板10的大面积翘曲,并通过间隔设置多个第一加强件31来达到更好的效果,具体的,根据需要,第一加强件31可以设置在基底11的边缘位置,也可以设置在基底11的中间位置;当基板10在受热时只在四角位置翘曲时可以只在基底11的四角位置设置第一加强件31,达到抑制基板10翘曲的目的,保证封装结构的质量。
进一步地,所述第一加强部30还包括多个第二加强件32,所述第二加强件32沿所述基板10表面的方向间隔排列,且所述第一加强件31相交于所述第二加强件32;具体的,为保证加强效果,第一加强部30还包括与第一加强件31相交设置的第二加强件32,基板10在受热翘曲时通常在一个方向的翘曲量较大,在其他方向的翘曲量通常较小,通过在翘曲量较大的方向设置第一加强件31抑制了基板10的翘曲,为了取得更优的效果,设置与第一加强件31相交的第二加强件32来抑制基板10其它方向的翘曲,通过在基底11内设置第二加强件32和第一加强件31,在不同的方向分别对基板10抑制翘曲,可以起到最优的效果。
较优的,所述第一加强件31垂直于所述第二加强件32。
具体的,参考图1、图2 ,作为一种优选地实施方式,可以将第一加强件31和第二加强件垂直设置,将第一加强件31沿基板10的长度方向设置,将第二加强件32沿基板的宽度方向设置,从而保证第一加强部30抑制基板翘曲的效果;参考图1,可以根据基板10上需要设置芯片20的位置来设置第一加强件31和第二加强件32,将第一加强部30设置在芯片的投影部位,从而可以有效抑制基板10上位于芯片20的部位的翘曲,保证芯片20和基板10的连接质量,从而保证产品的可靠性;参考图3,可以在基底11靠近边缘的位置设置第一加强件31和第二加强件32,可以理解的是,在边缘位置设置加强件即可抑制基板10的大部分翘曲,再通过在基板10中间需要设置芯片20的排列方向设置加强件进一步保证芯片20区域基板的翘曲程度,可以起到最优的技术效果,作为一种优选地实施方式,所述第一加强件31和所述第二加强件32为一体设置,通过将第一加强件31和所述第二加强件32为一体设置可以保证第一加强部30的机械强度,从而可以起到更好的抑制效果,此外,所述第一加强件31和所述第二加强件32为一体设置也方便第一加强部30的加工,降低制造成本,具体的,第一加强部30可以为一体冲压制造或铸造等;也可以降低在基底11内设置第一加强部30的加工难度。
进一步地,参考图1、图2、图4,所述基底11上贯穿设置有至少一个过孔112,所述过孔112内设置有连接件113,所述连接件113用于连通位于所述基底11上表面和下表面的金属层12,所述第一加强部30异于所述过孔112的位置设置。
具体的,参考图4,基板10包括位基底11,在基底11上形成有层叠设置的金属层12以及介电层13,在层叠设置的金属层及介电层的最外层设置有防焊层14,在所述基底11上设置有过孔112,在过孔112内形成有导电柱113,通过导电柱113连接位于基底11上表面和下表面的金属层,将第一加强件31和第二加强件32异于所述过孔112设置,不影响基板的性能,在第一加强部30实际的生产过程中,不同的基板10将配备不同结构的第一加强部30,在生产基板10的过程中,首先要先制造基底11,在基底11的制造过程中将第一加强部30设置在基底11的中间部位。
进一步地,参考图3,在一些实施方式中,可以在基板10的表面设置第二加强部40来达到抑制基板10翘曲的目的,第二加强部40可以设置在基板10的一个表面,也可以同时设置在基板10的两个表面;由于基板10的表面设置有芯片20和被动元件,在不影响基板10表面设置的芯片20和被动元件的前提下设置第二加强部40,作为一种较优的实施方式,第二加强部40包括多个第二加强件,将所述第二加强件由所述基板10的中心区域向边缘区域辐射延伸,根据基板10表面预定设置芯片20和被动元件的位置来设置第三加强件的具体位置;第三加强件通过贴装的方式设置在基板10的表面,作为一种可实现的实施方式,通常第三加强件通过基板10表面的防焊层14设置在基板10的表面,通常的设置方式为在基板10表面涂覆防焊层14,然后将第三加强件通过防焊层贴装在基板10表面,然后对防焊层14固化处理,使第三加强件固定设置在基板10的表面。
进一步地,参考图3,当所述基板10为矩形基板时,通常基板的四角位置翘曲较大,通过将所述第三加强件由所述基板10的中心区域沿基板10对角线的方向向四角区域辐射延伸设置,可以在抑制基板中间区域翘曲的前提下也可以抑制基板10的四角位置的翘曲。
进一步地,所述第一加强件31、第二加强件32和第三加强件均为条型结构,可以为条型板状结构,也可以为圆柱形,设置为条型既可保证加强件的强度,又可降低对基底11内及基板板面相关器件的影响。
参考图4,第二方面,本发明还公开了一种封装结构,所述封装结构包括以上任一所述的基板10,在所述基板10上设置有多个芯片20,具体的,通过在基板10的基底11内设置第一加强部30,可以抑制基板10的翘曲,从而保证封装结构在进行封装或回流焊的过程中不会因基板10的翘曲而导致封装结构的损害,此外,还可以通过在基板10的上表面或下表面设置第二加强部40来抑制基板的翘曲,或者同时在基底11和基板10的表面设置第一加强部和第二加强部来抑制基板10的翘曲,可以达到更好地效果。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (9)
1.一种基板,包括基底,其特征在于,在所述基底内部设置有用于抑制所述基板翘曲的第一加强部;所述第一加强部包括多个第一加强件,多个所述第一加强件沿所述基板表面的方向间隔排列;所述基板的表面具有需要设置芯片的位置,所述需要设置芯片的位置在所述基底上的正投影与多个所述第一加强件中的部分重合;
在所述基板的表面设置有用于抑制所述基板翘曲的第二加强部。
2.根据权利要求1所述的基板,其特征在于,所述第一加强部还包括多个第二加强件,所述第二加强件沿所述基板表面的方向间隔排列,且所述第一加强件相交于所述第二加强件。
3.根据权利要求2所述的基板,其特征在于,所述第一加强件垂直于所述第二加强件。
4.根据权利要求3所述的基板,其特征在于,所述基底上贯穿设置有多个过孔,多个所述过孔内设置有导电件,所述导电件用于连通位于所述基底上表面和下表面的导电层,所述第一加强部异于所述过孔的位置设置。
5.根据权利要求2-4任一所述的基板,其特征在于,当所述基板表面设置有所述第二加强部时,所述第二加强部包括多个第三加强件,所述第三加强件由所述基板的中心位置向所述基板的边缘延伸辐射。
6.根据权利要求5所述的基板,其特征在于,所述基板为矩形基板,多条所述第三加强件由所述基板的中心位置沿所述基板对角线的方向延伸辐射。
7.根据权利要求5所述的基板,其特征在于,所述基底上交替层叠设置有导电层及介电层,在所述交替层叠设置的导电层及介电层的最外层设置有防焊层,所述第三加强件固设在所述防焊层上。
8.根据权利要求5所述的基板,其特征在于,所述第一加强件、第二加强件和第三加强件均为条型结构。
9.一种封装结构,其特征在于,所述封装结构包括如权利要求1-8任一所述的基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010860431.0A CN111739874A (zh) | 2020-08-25 | 2020-08-25 | 一种基板及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010860431.0A CN111739874A (zh) | 2020-08-25 | 2020-08-25 | 一种基板及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111739874A true CN111739874A (zh) | 2020-10-02 |
Family
ID=72658839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010860431.0A Pending CN111739874A (zh) | 2020-08-25 | 2020-08-25 | 一种基板及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111739874A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281592B1 (en) * | 1998-03-09 | 2001-08-28 | Shinko Electric Industries Co., Ltd. | Package structure for semiconductor chip |
US20040207080A1 (en) * | 2003-04-16 | 2004-10-21 | Hiroaki Nakano | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
CN103811429A (zh) * | 2012-11-09 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 封装组件中的应力消除结构 |
-
2020
- 2020-08-25 CN CN202010860431.0A patent/CN111739874A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281592B1 (en) * | 1998-03-09 | 2001-08-28 | Shinko Electric Industries Co., Ltd. | Package structure for semiconductor chip |
US20040207080A1 (en) * | 2003-04-16 | 2004-10-21 | Hiroaki Nakano | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
CN103811429A (zh) * | 2012-11-09 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 封装组件中的应力消除结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795743B2 (en) | Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package | |
US7405102B2 (en) | Methods and apparatus for thermal management in a multi-layer embedded chip structure | |
US8642896B2 (en) | Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board | |
US8986806B1 (en) | Warpage control stiffener ring package and fabrication method | |
US6232661B1 (en) | Semiconductor device in BGA package and manufacturing method thereof | |
TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
KR20170020663A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2006294850A (ja) | インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
US20190214349A1 (en) | Electronic package and method for fabricating the same | |
JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
JP5666683B2 (ja) | 梁を備えたicパッケージ補強材 | |
JP3370498B2 (ja) | 半導体装置用基板 | |
CN111739855B (zh) | 一种封装结构及封装结构的形成方法 | |
US20120018872A1 (en) | Lid for an electrical hardware component | |
CN111739874A (zh) | 一种基板及封装结构 | |
WO2021219008A1 (zh) | 一种加强圈及表面封装组件 | |
JPH11176993A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4086657B2 (ja) | 積層型半導体装置 | |
US10314166B2 (en) | Printed wiring board | |
JP7052923B2 (ja) | 回路基板 | |
KR100393094B1 (ko) | 지지각을 갖는 기판을 이용한 반도체 패키지 | |
JP3374812B2 (ja) | 半導体装置 | |
JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
US10506706B2 (en) | Printed circuit board including warpage offset regions and semiconductor packages including the same | |
US8383954B2 (en) | Warpage preventing substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201002 |
|
RJ01 | Rejection of invention patent application after publication |