JP2004356342A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2004356342A JP2004356342A JP2003151604A JP2003151604A JP2004356342A JP 2004356342 A JP2004356342 A JP 2004356342A JP 2003151604 A JP2003151604 A JP 2003151604A JP 2003151604 A JP2003151604 A JP 2003151604A JP 2004356342 A JP2004356342 A JP 2004356342A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- package
- wiring
- spherical terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体素子収納用パッケージは、内側に半導体素子2が収容され配置される貫通孔が形成された絶縁基板1と、絶縁基板1の一方主面の貫通孔の周囲に配設された配線パッドと、絶縁基板1の他方主面に配設された電極パッドと、この電極パッドに取着された球状端子6と、絶縁基板1の他方主面に取着された、球状端子6と接触しないように球状端子6を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板5とを具備しており、放熱板5は、他方主面のほぼ全面を覆って取着されているとともに、厚みが半導体素子2に入出力される高周波信号の波長の16分の1以下である。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、高消費電力の高周波用半導体素子が収容される、放熱板を具備した表面実装型の半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
近年、表面実装型の半導体素子収納用パッケージとしていわゆるBGA型パッケージが開発されている。また、半導体素子の高耐圧化,大電流化,高速化,高周波化が著しく進み、ハイパワーアンプ用等の半導体素子の発熱量が年々増大してきている。
【0003】
図3は、従来の放熱性を向上させたBGA型パッケージとしての半導体素子収納用パッケージの概略構成の例を示す断面図である。この例において、半導体素子収納用パッケージは、中央部に貫通孔を有するセラミックス等から成る絶縁基板11と、この絶縁基板11の上面に配設された、半導体素子12の電極が電気的に接続される配線パッド(図示せず)と、絶縁基板11の下面の外周部に格子状の配列で配設された、内部配線を介して配線パッドと電気的に接続された電極パッド(図示せず)と、電極パッドに取着された球状端子16とを具備している。
【0004】
また、絶縁基板11の下面の中央部には、貫通孔を塞ぐように開口の周縁部に金属製の放熱板15が取着されている。この放熱板15は、平板または貫通孔に挿入される凸部を有する平板状の形状であり、半導体素子12が作動時に発生する熱を効率よく放熱させる作用をなす。
【0005】
このような半導体素子収納用パッケージは、絶縁基板11の貫通孔の内側で放熱板15の上面に半導体素子12が載置され、ダイアタッチ材等の接着材13によって固定されるとともにボンディングワイヤ14を介して絶縁基板11の貫通孔周辺の表面に形成された配線パッドと電気的に接続される。そして、絶縁基板11の表面に金属製またはセラミック製等のキャップ17がろう材やエポキシ樹脂等の封止材を用いて取着されることにより、半導体素子12が半導体素子収納用パッケージの内部に封止された半導体装置となる。
【0006】
この半導体装置は、絶縁基板11の下面の電極パッドに取着された球状端子16を介して実装ボード上の電極に接続することによって、半導体装置の表面実装が行なわれる(例えば、下記の特許文献1、特許文献2参照)。
【0007】
しかしながら、従来の半導体素子収納用パッケージは、環境温度の変化等によって生じるストレスのために反りが発生し易く、その反りによって特に半導体素子収納用パッケージの外周部や四隅部の球状端子16が剥離したりクラックを生じたりし、その結果、接続信頼性が劣化するという問題点を有していた。
【0008】
これに対して、半導体素子収納用パッケージの外周部や四隅部の球状端子の接続信頼性を向上させるために、図4に示すような、応力が集中し易い半導体素子収納用パッケージの外周部あるいは四隅部において、接地用の球状端子16の断面積を大きくした補強パッド20を配設するという方法が提案されている(例えば、下記の特許文献3参照)。
【0009】
【特許文献1】
特開2000−232186号公報
【0010】
【特許文献2】
特開平9−199629号公報
【0011】
【特許文献3】
特開平11−214576号公報
【0012】
【発明が解決しようとする課題】
しかしながら、特許文献1や特許文献2の放熱板15を有する半導体素子収納用パッケージに特許文献3のような補強パッド20を設けると、補強パッド20はクリームハンダを印刷することにより形成しているが、放熱板15と同じ厚さの補強パッド20とするには何度も印刷を繰り返す必要があり、製造工程が長くなるとともに、補強パッド20の厚みがばらつき、絶縁基板11の下面と実装ボードの上面との間隔が一定しないため、インピーダンスを整合できなくなって半導体素子12に入出力される高周波信号の伝送特性が劣化するという問題点があった。
【0013】
また、補強パッド20として金属部材を接合するという方法もあるが、複数の金属部材を接合するのは製造工程が複雑であるとともに、放熱板15や他の金属部材と厚さを揃えるのが困難であるという問題点を有していた。
【0014】
さらに、従来の半導体素子12の動作周波数は10GHz未満が主流であったが、近年、半導体素子12の動作速度の高速化,高周波化に伴い、10GHz以上の高周波信号を効率よく伝送する配線構造を備えた半導体素子収納用パッケージが求められている。
【0015】
このような要求に対して従来の半導体素子収納用パッケージでは、高周波信号を伝送する球状端子16や電極パッドと放熱板15との間での浮遊容量によって高周波信号配線のインピーダンスが急激に変化し、その結果周波数が高くなるに従って伝送特性が著しく劣化するという問題点があった。信号周波数がある程度低い場合は、信号減衰量が小さいため無視できるが、10GHz以上の周波数で使用する場合には信号減衰量が大きく、半導体素子収納用パッケージの伝送特性に大きな影響を与えてしまう。
【0016】
さらに、周波数が高くなるにつれて半導体素子12から発生する熱量が大きくなり、従来のような絶縁基板11の中央部に設けただけの放熱板15では十分熱を放熱させることができず、その結果、半導体素子12が正常に作動しなくなるという問題点を有していた。
【0017】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、放熱性が高いとともに、高周波信号の伝送損失が小さく、かつ、球状端子の接続信頼性を高めた、高消費電力の高周波用の半導体素子の搭載に好適な半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、内側に半導体素子が収容され配置される貫通孔が形成された絶縁基板と、該絶縁基板の一方主面の前記貫通孔の周囲に配設された、前記半導体素子の電極と電気的に接続される配線パッドと、前記絶縁基板の他方主面に配設された、前記配線パッドに内部配線を介して電気的に接続された電極パッドと、該電極パッドに取着された球状端子と、前記絶縁基板の前記他方主面に取着された、前記球状端子と接触しないように前記球状端子を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板とを具備しており、前記放熱板は、前記他方主面のほぼ全面を覆って取着されているとともに、厚みが前記半導体素子に入出力される高周波信号の波長の16分の1以下であることを特徴とするものである。
【0019】
本発明の半導体素子収納用パッケージは、内側に半導体素子が収容され配置される貫通孔が形成された絶縁基板と、この絶縁基板の一方主面の貫通孔の周囲に配設された、半導体素子の電極と電気的に接続される配線パッドと、絶縁基板の他方主面に配設された、配線パッドに内部配線を介して電気的に接続された電極パッドと、この電極パッドに取着された球状端子と、絶縁基板の他方主面に取着された、球状端子と接触しないように球状端子を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板とを具備しており、放熱板は、他方主面のほぼ全面を覆って取着されているとともに、厚みが半導体素子に入出力される高周波信号の波長の16分の1以下であることから、高周波信号を伝送する球状端子と放熱板との間に生じる浮遊容量を低減させることができ、高周波伝送特性を向上させることができる。
【0020】
また、高周波信号を伝送する球状端子と放熱板との間に生じる浮遊容量を低減させることができるので、放熱板を球状端子に接近して絶縁基板の下面全面に設けても高周波信号の伝送性を低下させることはなく、放熱板の面積を大きくできるとともに、絶縁基板の下面の外周部の接地用の球状端子を大きな面積の放熱板で形成することができる。その結果、放熱性および接続信頼性をともに著しく向上させることができる。
【0021】
さらに、一枚の放熱板を絶縁基板の下面に設けるだけでよく、補強パッドを印刷したり接合したりする手間がなくなり、製造工程をより簡素化することができる。
【0022】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記放熱板と前記電極パッドとの間隔をAとし、前記球状端子の直径をBとしたとき、A/B≧1であることを特徴とする。
【0023】
本発明の半導体素子収納用パッケージは、放熱板と電極パッドとの間隔をAとし、球状端子の直径をBとしたとき、A/B≧1であることから、放熱板と電極パッドとの間の浮遊容量をより低減させることができるため、インピーダンス変化が少なくなり、高周波信号の伝送特性をさらに向上させることができる。
【0024】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージの前記貫通孔内に露出した前記放熱板上に搭載されるとともに前記電極が前記配線パッドに電気的に接続された半導体素子と、前記絶縁基板の前記一方主面の外周部に前記半導体素子を覆うように接合された蓋体とを具備していることを特徴とする。
【0025】
本発明の半導体装置は、上記構成により、本発明の半導体素子収納用パッケージを用いた、放熱性、高周波伝送特性および接続信頼性に優れたものとなる。
【0026】
【発明の実施の形態】
以下、本発明の半導体素子収納用パッケージおよび半導体装置について図面を参照して説明する。図1は、本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。半導体素子収納用パッケージは、内側に半導体素子2が収容され配置される貫通孔が形成された絶縁基板1と、この絶縁基板1の一方主面(上面)の貫通孔の周囲に配設された、半導体素子2の電極と電気的に接続される配線パッドと、絶縁基板1の他方主面(下面)に配設された、配線パッドに内部配線を介して電気的に接続された電極パッドと、この電極パッドに取着された球状端子6と、絶縁基板1の他方主面に取着された、球状端子6と接触しないように球状端子6を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板5とを具備している。
【0027】
そして、放熱板5は、絶縁基板1の下面のほぼ全面を覆って取着されているとともに、厚みが半導体素子2に入出力される高周波信号の波長の16分の1以下である。
【0028】
これにより、高周波信号(特に30GHz以上のミリ波帯の高周波信号)を伝送する球状端子6と放熱板5との間に生じる浮遊容量を低減させることができ、高周波伝送特性を向上させることができる。
【0029】
また、高周波信号を伝送する球状端子6と放熱板5との間に生じる浮遊容量を低減させることができるので、放熱板5を球状端子6に接近して絶縁基板1の下面全面に設けても高周波信号の伝送性を低下させることはなく、放熱板5の面積を大きくできるとともに、絶縁基板1の下面の外周部の接地用の球状端子6を大きな面積の放熱板5で形成することができる。その結果、放熱性および接続信頼性をともに著しく向上させることができる。
【0030】
さらに、一枚の放熱板5を絶縁基板1の下面に設けるだけでよく、補強パッドを印刷したり接合したりする手間がなくなり、製造工程がより簡素化することができる。
【0031】
絶縁基板1は、アルミナセラミックスやムライトセラミックス等のセラミックス材料からなり、形状,寸法(厚み,幅,長さ)は使用される高周波信号の周波数や特性インピーダンスなどに応じて設定される。
【0032】
絶縁基板1は、上面に半導体素子2が電気的に接続される配線パッド、下面に外部電気回路基板である実装ボード8に球状端子6を介して接続される電極パッドを有している。そして、これらの配線パッドと電極パッドとが、絶縁基板11の内部に形成した貫通導体や配線導体(多層構造でもよい)等の内部配線を介して電気的に接続されている。
【0033】
このような配線パッド、電極パッドおよび内部配線は、一部が高周波信号を伝送する導体としての機能を有し、別のものは、電源用あるいは接地用の導体としての機能を有している。
【0034】
このような配線パッドや電極パッド、内部配線は、Cu、Mo−Mn、W等のメタライズからなり、配線パッドや電極パッドは、表面にNiメッキ層およびAuメッキ層等が被着されているのがよい。
【0035】
放熱板5は、熱伝導性の良い材料、たとえば、銅とタングステンとの合金等を用いて形成され、実装時に実装ボード8の配線導体と直接接触される。放熱板5の厚みLは半導体素子2に入出力される高周波信号の波長の16分の1以下になるようにされており、絶縁基板1の下面と実装ボード8の上面との間隔を全面にわたって一定にすることにより、インピーダンスを良好に整合している。
【0036】
また、放熱板5は、接地用の配線パッドや電極パッド、内部配線と電気的に接続されており、接地電位を強化するための接地導体としての機能をも有している。
【0037】
さらに、放熱板5は、絶縁基板1の下面の電極パッドに設けられた球状端子6と接触しないように切欠きまたは貫通穴が形成され、基体1の下面のほぼ全面を覆うような平面形状である。
【0038】
なお、放熱板5と接触しないように切欠きまたは貫通穴の内側に収容された球状端子6は、高周波信号伝送用や電源用の端子であり、これらの周囲を除く基板1の下面全面が放熱板5によって覆われている。
【0039】
好ましくは、放熱板5と高周波信号伝送用の電極パッドとの間隔Aは、球状端子6の直径、具体的には球状端子6の絶縁基板1に平行な断面における直径をBとしたとき、A/B≧1であるのがよい。
【0040】
これにより、放熱板5と電極パッドとの間の浮遊容量をより低減させることができるため、インピーダンス変化が少なくなり、高周波信号の伝送特性をさらに向上させることができる。
【0041】
また、高周波信号の伝送特性と放熱性とをともに良好にするという観点からは、1≦A/B≦2であるのがより好ましい。A/B<1であると、放熱板5と電極パッドとの間および放熱板5と球状端子6との間の浮遊容量が大きくなり、高周波信号の伝送特性が低下し易くなる。一方、A/B>2であると放熱板5の面積を大きくして放熱性を高める効果が小さくなる。
【0042】
球状端子6は、Sn−Pb共晶ハンダ、PbフリーハンダなどのハンダボールやCuなどの金属ボールが用いられ、その直径が放熱板6の厚さLと同じように半導体素子2に入出力される高周波信号の波長の16分の1以下となっている。
【0043】
このような半導体素子収納用パッケージは、絶縁基板1の貫通孔の内側で放熱板5の上面に半導体素子2が載置され、ダイアタッチ材等の接着材3によって固定されるとともにボンディングワイヤ4を介して絶縁基板1の貫通孔周辺の表面に形成された配線パッドと電気的に接続される。そして、絶縁基板1の表面に金属製またはセラミック製等のキャップ7がろう材やエポキシ樹脂等の封止材を用いて取着されることにより、半導体素子2が半導体素子収納用パッケージの内部に封止された半導体装置となる。
【0044】
この半導体装置は、絶縁基板1の下面の電極パッドに取着された球状端子6を介して実装ボード8上の電極に接続することによって、半導体装置の表面実装が行なわれる。
【0045】
このような実装ボード8は、ガラスクロスにフッ素樹脂などを含浸させて形成した絶縁層の上面にCuの配線導体を形成し、それらの絶縁層を積層した後プレスして積層一体形成することにより作製される。
【0046】
また、半導体素子収納用パッケージの球状端子6を実装ボード8に搭載するための方法としては、実装ボード8の配線導体上にスクリーン印刷等によりクリームハンダを印刷し、半導体素子収納用パッケージを、球状端子6がこのクリームハンダを塗布した配線導体上に位置するように実装ボード8に搭載し、リフロー炉などで加熱してハンダを溶融することで半導体素子収納用パッケージと実装ボード8とを接続することができる。
【0047】
【実施例】
以下、本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0048】
絶縁基板1は、比誘電率が6のセラミックスからなり、外寸法が11mm×11mm、厚みが0.4mmのものを用いた。この絶縁基板1の上下面および内部にはCuメタライズにより配線パッド、電極パッドおよび内部配線を形成し、配線パッドおよび電極パッドには表面にNiメッキ層およびAuメッキ層を順次被着した。
【0049】
放熱板5は銅とモリブデンの合金からなるものを用いた。そして、図1のように、電極パッドに対応する部位に切欠きを形成した後、絶縁基板1の下面に電極パッドの周辺部を除く全面を覆うように取着した。
【0050】
なお、放熱板5としては、放熱板5の切欠き部における放熱板5と電極パッドに接続される球状端子6との間隔A、球状端子6の直径B、放熱板5の厚さがそれぞれ表1に示す種々の値であるものを用いた。
【0051】
そして、実装ボード8としてガラスクロスにフッ素樹脂を含浸させて形成した絶縁層の上面にCuの配線導体を形成し、それらの絶縁層を積層した後プレスして積層一体化したものを用意した。
【0052】
なお、この実装ボード8の上面の配線導体は、絶縁基板1に形成された電極パッドに対向するように配置するとともに、対向する電極パッドと同形状とした。
【0053】
そして、半導体素子収納用パッケージを、球状端子6として錫37重量%/鉛63重量%であるハンダボールを介して、実装ボード8の配線導体に接続することにより評価用のサンプルを得た。
【0054】
これら試料についてウェハプローブを用いてネットワークアナライザに接続し、高周波信号に対する反射損失の測定を行った。反射特性の結果を表1に示す。
なお、表中の◎は周波数30GHzから40GHzでの反射損失が−10dB未満、○は周波数30GHzから40GHzでの反射損失が−10dB以上−15dB未満、×は周波数30GHzから40GHzでの反射損失が−15dB以上を示す。
【0055】
【表1】
【0056】
表1の結果より、放熱板5の厚さLが40GHzの周波数の高周波信号の波長の16分の1である0.47mmよりも大きいサンプル3は、反射損失が大きく高周波伝送特性が劣ることがわかった。
【0057】
一方、放熱板5の厚さLが高周波信号の波長の16分の1以下である本発明サンプル1,2,4,5は良好な伝送特性が得られることがわかった。特に、A/Bが1以上であるサンプル1,2,4は反射損失がより小さく、伝送特性がより優れていることがわかった。
【0058】
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
【0059】
【発明の効果】
本発明の半導体素子収納用パッケージは、内側に半導体素子が収容され配置される貫通孔が形成された絶縁基板と、この絶縁基板の一方主面の貫通孔の周囲に配設された、半導体素子の電極と電気的に接続される配線パッドと、絶縁基板の他方主面に配設された、配線パッドに内部配線を介して電気的に接続された電極パッドと、この電極パッドに取着された球状端子と、絶縁基板の他方主面に取着された、球状端子と接触しないように球状端子を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板とを具備しており、放熱板は、他方主面のほぼ全面を覆って取着されているとともに、厚みが半導体素子に入出力される高周波信号の波長の16分の1以下であることから、高周波信号を伝送する球状端子と放熱板との間に生じる浮遊容量を低減させることができ、高周波伝送特性を向上させることができる。
【0060】
また、高周波信号を伝送する球状端子と放熱板との間に生じる浮遊容量を低減させることができるので、放熱板を球状端子に接近して絶縁基板の下面全面に設けても高周波信号の伝送性を低下させることはなく、放熱板の面積を大きくできるとともに、絶縁基板の下面の外周部の接地用の球状端子を大きな面積の放熱板で形成することができる。その結果、放熱性および接続信頼性をともに著しく向上させることができる。
【0061】
さらに、一枚の放熱板を絶縁基板の下面に設けるだけでよく、補強パッドを印刷したり接合したりする手間がなくなり、製造工程をより簡素化することができる。
【0062】
本発明の半導体素子収納用パッケージは、放熱板と電極パッドとの間隔をAとし、球状端子の直径をBとしたとき、A/B≧1であることから、放熱板と電極パッドとの間の浮遊容量をより低減させることができるため、インピーダンス変化が少なくなり、高周波信号の伝送特性をさらに向上させることができる。
【0063】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージの貫通孔内に露出した放熱板上に搭載されるとともに電極が配線パッドに電気的に接続された半導体素子と、絶縁基板の一方主面の外周部に半導体素子を覆うように接合された蓋体とを具備していることにより、本発明の半導体素子収納用パッケージを用いた、放熱性、高周波伝送特性および接続信頼性に優れたものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の一例を示す断面図である。
【図2】図1の半導体素子収納用パッケージの下面図である。
【図3】従来の半導体素子収納用パッケージの断面図である。
【図4】従来の半導体素子収納用パッケージの下面図である。
【符号の説明】
1・・・・・・・・・絶縁基板
2・・・・・・・・・半導体素子
5・・・・・・・・・放熱板
6・・・・・・・・・球状端子
Claims (3)
- 内側に半導体素子が収容され配置される貫通孔が形成された絶縁基板と、該絶縁基板の一方主面の前記貫通孔の周囲に配設された、前記半導体素子の電極と電気的に接続される配線パッドと、前記絶縁基板の他方主面に配設された、前記配線パッドに内部配線を介して電気的に接続された電極パッドと、該電極パッドに取着された球状端子と、前記絶縁基板の前記他方主面に取着された、前記球状端子と接触しないように前記球状端子を内側に収容する切欠きまたは貫通穴が形成された金属製の放熱板とを具備しており、前記放熱板は、前記他方主面のほぼ全面を覆って取着されているとともに、厚みが前記半導体素子に入出力される高周波信号の波長の16分の1以下であることを特徴とする半導体素子収納用パッケージ。
- 前記放熱板と前記電極パッドとの間隔をAとし、前記球状端子の直径をBとしたとき、A/B≧1であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 請求項1または請求項2記載の半導体素子収納用パッケージの前記貫通孔内に露出した前記放熱板上に搭載されるとともに前記電極が前記配線パッドに電気的に接続された半導体素子と、前記絶縁基板の前記一方主面の外周部に前記半導体素子を覆うように接合された蓋体とを具備していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151604A JP2004356342A (ja) | 2003-05-28 | 2003-05-28 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151604A JP2004356342A (ja) | 2003-05-28 | 2003-05-28 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356342A true JP2004356342A (ja) | 2004-12-16 |
Family
ID=34047074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003151604A Pending JP2004356342A (ja) | 2003-05-28 | 2003-05-28 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356342A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
-
2003
- 2003-05-28 JP JP2003151604A patent/JP2004356342A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013172420A1 (ja) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
JP5837187B2 (ja) * | 2012-05-18 | 2015-12-24 | 京セラ株式会社 | 半導体素子収納用パッケージ、半導体装置および実装構造体 |
US9443777B2 (en) | 2012-05-18 | 2016-09-13 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335669B1 (en) | RF circuit module | |
JP2003068928A (ja) | 高周波用配線基板の実装構造 | |
JP2000340687A (ja) | 半導体素子収納用パッケージ | |
JP2004235204A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP3492594B2 (ja) | 半導体モジュール | |
JPH0752759B2 (ja) | パツケ−ジ | |
JP2002057238A (ja) | 集積回路パッケージ | |
JP2000183488A (ja) | ハイブリッドモジュール | |
JP2004356342A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JPH08335650A (ja) | 半導体素子収納用パッケージ | |
JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
US10388628B2 (en) | Electronic component package | |
JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
JPH1098127A (ja) | 表面実装用半導体パッケージ | |
JP2000133765A (ja) | 高周波集積回路装置 | |
JPH11251497A (ja) | 電子回路モジュール | |
JP2001210737A (ja) | 半導体チップパッケージおよびその製造方法 | |
JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JP2001044341A (ja) | 高周波モジュール | |
JPH0746007A (ja) | 電力用基板および高周波用電力増幅器 | |
JP2000195996A (ja) | 電子回路モジュール | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A977 | Report on retrieval |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070719 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
A02 | Decision of refusal |
Effective date: 20080603 Free format text: JAPANESE INTERMEDIATE CODE: A02 |