JP4199019B2 - 表面実装型回路モジュール - Google Patents
表面実装型回路モジュール Download PDFInfo
- Publication number
- JP4199019B2 JP4199019B2 JP2003037641A JP2003037641A JP4199019B2 JP 4199019 B2 JP4199019 B2 JP 4199019B2 JP 2003037641 A JP2003037641 A JP 2003037641A JP 2003037641 A JP2003037641 A JP 2003037641A JP 4199019 B2 JP4199019 B2 JP 4199019B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit module
- substrate
- solder fillet
- laminated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の技術分野】
本発明は、表面実装型回路モジュールに関する。
【０００２】
【従来技術及びその問題点】
表面実装型回路モジュールでは、一般に、ガラス基板やアルミナセラミック基板が用いられており、基板の回路形成面とは反対側の面にＳＭＤ（表面実装部品）用端子を設け、このＳＭＤ用端子と回路側端子を基板側面に設けた側面電極によって導通させている。そして、ＳＭＤ用端子を実装基板に対して半田付けする際に、溶融した半田がＳＭＤ用端子及び側面電極に接触して凝固し、該ＳＭＤ用端子及び側面電極を介して実装基板に固定される。このような表面実装型回路モジュールにおいて、上記側面電極は、印刷法やスパッタ法により形成されているが、印刷法やスパッタ法では電極材料と基板の密着性を良好に確保できない、印刷位置ずれが生じてピッチが狭くなってしまう等の課題が種々あった。
【０００３】
そこで最近では、アルミナセラミック基板に替えて、低誘電率のＬＴＣＣ（低温焼結多層セラミック）基板を用いることが提案されている。ＬＴＣＣ基板を用いれば、スルーホール配線によって回路側端子とＳＭＤ用端子を簡単且つ確実に導通させることが可能である。すなわち、ＬＴＣＣ基板にスルーホールを形成し該スルーホール内に電極材料を充填若しくは付着させてビアを形成し、このビアの上下面に回路側端子及びＳＭＤ用端子をそれぞれ形成した後に、該ビアの位置でＬＴＣＣ基板を切断すれば、基板側面にビアが露出するため、上記印刷法やスパッタ法を用いた場合の課題を解消しつつ、基板側面に側面電極を容易に形成できると考えられる。このようなスルーホール配線を用いた従来の回路モジュールは、例えば特開2001-278657号公報、特開平11-97736号公報等に開示されている。
【０００４】
しかしながら、近年の回路モジュールでは、優れた高周波特性を得るべく、例えばＡｕ、Ａｇ、Ｃｕなどの低抵抗の電極材料を用いることが望まれている。これらＡｕ、Ａｇ、Ｃｕ等の電極材料は、展性及び延性がある。このため、Ａｕ、Ａｇ、Ｃｕ等の電極材料がスルーホール内に充填若しくは付着されていると、スルーホールを切断しようとしても該電極材料が延びて上手く切断できなかった。また、ビアを切断せずにそのまま用いることは技術的に可能であるが、この場合にはＬＴＣＣ基板の裏面でＳＭＤ用端子とマウント基板が半田付けされるため、形成された半田フィレットを確認することができない。これは、半田フィレットの有無により回路モジュールが実装されているか否かを確認したいという市場の要望に反する。
【０００５】
【発明の目的】
本発明は、回路側端子とＳＭＤ用端子の導通が確実にとれ、形成した半田フィレットを確認できる表面実装型回路モジュールを提供することを目的とする。
【０００６】
【発明の概要】
本発明は、半田フィレットとは別個に、回路側端子とＳＭＤ用端子とを導通させるビアを基板内に設ければ、回路側端子とＳＭＤ用端子との導通が確実にとれること、及び、回路側端子に接続するビアを設け、このビアとＳＭＤ用端子とが露出する半田フィレット形成用キャビティを基板端縁部に開口させれば、半田フィレット形状を確認でき、さらに半田フィレットによっても回路側端子とＳＭＤ用端子を導通させることができることに着眼したものである。
【０００７】
すなわち、本発明は、複数の絶縁基板を積層してなる絶縁積層基板と、この絶縁積層基板の最上層表面に形成された、複数の回路側端子を含む回路と、絶縁積層基板の最下層裏面に、複数の回路側端子に対応させて形成された複数のＳＭＤ用端子と、絶縁積層基板の最上層から最下層よりも一段上の層までの各層を貫通して形成され、最上層表面の各回路側端子に接続する第１ビアと、絶縁積層基板の最下層端縁部に開口し、第１ビア及び各ＳＭＤ用端子をマウント基板の導体に導通接続させる半田フィレットを形成するための半田フィレット形成用キャビティと、を備え、絶縁積層基板の層間に、第１ビアと接続する中継導体を設けたこと、この中継導体を半田フィレット形成用キャビティ内に露出させたこと、及び、さらに、絶縁積層基板の少なくとも最下層に、中継導体と各ＳＭＤ用端子を接続する第２ビアを設けたことを特徴としている。
【０００８】
第１ビアの中心位置と半田フィレット形成用キャビティの中心位置は、一致していることが好ましい。第２ビアは、絶縁積層基板の層間に設けられた中継導体を介して第１ビアに接続することが好ましい。ただし、第１ビアを第２ビアよりも大径に形成して、第２ビアを第１ビアに直接接続することも可能である。
【０００９】
具体的に、第２ビアが絶縁積層基板の最下層のみに設けられている形態では、最下層と該最下層よりも一段上の層との間に形成された中継導体を介して、第１ビアと第２ビアとを接続することができる。中継導体は、第１ビアと半田フィレットとを電気的に接続させるため、その一部が半田フィレット形成用キャビティに露出して形成される。
【００１０】
絶縁積層基板の最上層から最下層よりも一段上の層までの各層を貫通して形成された第１ビアは、各層間で直接接続されていても、各層間に設けた中継導体を介して間接接続されていてもよい。中継導体を介して接続する場合には、第１ビアを階段状に設けることが可能である。
【００１１】
半田フィレット形成用キャビティを規定する最下層の開口端面には、半田ぬれ性を有する金属材料膜が形成され、この金属材料膜を介してＳＭＤ用端子と中継導体が半田接合されていることが好ましい。金属材料膜が存在することにより、半田フィレット形成用キャビティ内に半田フィレットを形成しやすくなり、ＳＭＤ用端子と中継導体を半田接合しやすくなる。
【００１２】
半田フィレット形成用キャビティは、基板厚さ方向の中央部が最も幅狭で、該中央部から基板厚さ方向の両端部に向かって幅広となる。これは、製造工程中の焼成時に絶縁積層基板の最下層が変形してしまうためであり、焼成後の半田フィレット形成用キャビティの形状を制御することは現状では難しい。この半田フィレット形成用キャビティの開口端形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、実際的に、約７０％以上９５％以下程度である。
【００１３】
絶縁基板にはＬＴＣＣ基板を用いることができ、絶縁積層基板をＬＴＣＣ積層基板で構成することが可能である。また、第１ビア及び第２ビアを形成する導体は、低抵抗であることが好ましく、具体的にはＡｕ、Ａｇ、ＡｇＰｄ又はＣｕを用いることができる。
【００２２】
【発明の実施の形態】
図１は、本発明の一実施形態による表面実装型回路モジュールを示す断面図である。本表面実装型回路モジュール（以下、単に「回路モジュール」という。）１は、４枚のＬＴＣＣ基板を下から順に第１層２１、第２層２２、第３層２３及び第４層２４として積層した４層構造のＬＴＣＣ積層基板２と、ＬＴＣＣ積層基板２の表面（第４層表面）２ａに形成された回路３０と、ＬＴＣＣ積層基板２の裏面（第１層裏面）２ｂに形成された複数のＳＭＤ用端子４と、ＬＴＣＣ積層基板２の第１層端縁部２１ｃに開口した半田フィレット形成用キャビティ６とを備えている。回路３０及びＳＭＤ用端子４は、印刷技術又は薄膜微細加工技術を用いて形成されている。回路３０には、例えばＴａＮ導体膜からなる抵抗Ｒ、誘電体となるＳｉＯ2膜３１及びこのＳｉＯ2膜３１を挟む導体膜３２、３３からなるコンデンサＣ、導体膜３４を渦巻状に形成してなるコイルＬ、回路３０の電気的な入口部又は出口部となる複数の回路側端子３等が含まれている。なお、抵抗Ｒ、コンデンサＣ、コイルＬ又は回路側端子３は、その全部又は一部がＬＴＣＣ積層基板２の層間に形成されることもある。
【００２３】
ＳＭＤ用端子４は、回路モジュール１をマウント基板に実装する際に該マウント基板の導体に対して半田付けされる端子であって、各回路側端子３に対応して設けられている。対応する回路側端子３とＳＭＤ用端子４は、第１ビア（第１フィルドビア）５１、中継導体５３及び第２ビア（第２フィルドビア）５２を介して電気的に接続されている。
【００２４】
第１ビア（第１フィルドビア）５１は、回路側端子３の形成位置に対応する位置に、ＬＴＣＣ積層基板２の第４層（最上層）２４から第２層（最下層よりも一段上の層）２２までの各層の表裏面を貫通して形成されていて、第４層表面にて回路側端子３に接続する。第２ビア（第２フィルドビア）５２は、ＳＭＤ用端子４の形成位置に対応する位置に、ＬＴＣＣ積層基板２の第１層（最下層）２１の表裏面を貫通して形成されていて、第１層裏面２１ｂにてＳＭＤ用端子４に接続する。この第２ビア５２は、半田フィレット形成用キャビティ６には露出していない。中継導体５３は、第２層裏面に半田フィレット形成用キャビティ６よりも広い範囲に形成されており、その一部が半田フィレット形成用キャビティ６に露出し、残部が第１層２１と第２層２２の間に位置して第１ビア５１と第２ビア５２を接続している。これら第１及び第２ビア５１、５２と中継導体５３は、例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕなど、低抵抗で半田ぬれ性の良い導体材料で形成されていることが好ましい。
【００２５】
半田フィレット形成用キャビティ６は、回路モジュール１をマウント基板に実装する際に溶融した半田を留めて再固化させるための空間である。この半田フィレット形成用キャビティ６には、第１ビア５１に接続された中継導体５３の一部とＳＭＤ用端子４の端部が露出している。半田フィレット形成用キャビティ６をＬＴＣＣ積層基板２の側面２ｃ側からみたとき、その開口形状は図２及び図３に示すように、第１層２１の厚さ方向の中央部が最も幅狭で、該中央部から第１層２１の厚さ方向の両端部に向かって幅広となる鼓形状をなしている。半田フィレット形成用キャビティ６の開口端形状（断面形状）が鼓形となるのは、半田フィレット形成用キャビティ６を規定する第１層２１の開口端面２１ｓが製造工程中の焼成時に変形し、第１層２１の厚さ方向の中心部ほど、上記開口端形状を幅狭とする方向に隆起してしまっているためである。半田フィレット形成用キャビティ６の開口端形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、約７０％以上９５％以下程度となっている。上記第１層２１の開口端面２１ｓには、半田フィレット形成用キャビティ６内に半田フィレットを形成しやすくするため、半田ぬれ性を有する金属材料膜６１が形成されている。
【００２６】
次に、図４〜図１０を参照し、図１に示す回路モジュール１の製造方法の一実施形態について説明する。図４〜図１０において、（ａ）は回路モジュール１の製造工程を示す部分斜視図、（ｂ）は（ａ）Ｂ−Ｂ線に沿う断面図である。
【００２７】
先ず、ＬＴＣＣ基板となるセラミック粉末材料を有機バインダや溶媒と混合し、図４に示すような薄いシート状の成形体（グリーンシート２０）を複数作製する。本実施形態では、ＬＴＣＣ積層基板を４層構造で形成するので、グリーンシート２０を４枚作製する。グリーンシート２０は、例えばＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系のガラス質とＡｌ2Ｏ3系のセラミック材料を混合して形成することができる。各グリーンシート２０は、焼成後の厚さが約０．１ｍｍ程度となる厚さで形成しておく。
【００２８】
次に、図５に示すように、１枚目のグリーンシート（最上層グリーンシート）２０を加工して、ＬＴＣＣ積層基板２の最上層である第４層２４’を形成する。具体的には、グリーンシート２０に、該表面２０ａに設ける回路側端子の形成位置に対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５１４ａを開ける。グリーンシート２０への穴開けは、レーザー法又はフォト法等により行なう。続いて、印刷法を用い、各スルーホール５１４ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５１４ｂを充填し、第１ビア（第４層の第１ビア）５１４を形成する。さらに、グリーンシート２０の表面２０ａに、複数の回路側端子３を印刷法又は薄膜微細加工により形成する。このとき、各回路側端子３は第１ビア５１４上にそれぞれ配置され、回路側端子３と第１ビア５１４が接続される。これにより、ＬＴＣＣ積層基板２の第４層２４’が得られる。
【００２９】
第４層２４’を形成したら、図６に示すように、２枚目のグリーンシート（中間層グリーンシート）２０を加工して、ＬＴＣＣ積層基板２の中間層である第３層２３’を形成する。すなわち、グリーンシート２０に、第４層２４’に形成された回路側端子３（又は第１ビア５１４）の位置に対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５１３ａを開けた後、印刷法を用いて各スルーホール５１３ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５１３ｂを充填し、第１ビア（第３層の第１ビア）５１３を形成する。これにより、ＬＴＣＣ積層基板２の第３層２３’が得られる。
【００３０】
続いて、図７に示すように、３枚目のグリーンシート（中間層グリーンシート）２０を加工し、ＬＴＣＣ積層基板２の中間層であって最下層よりも一段上（直上）に配置される第２層２２’を形成する。第２層２２’は、第３層２３’と同様の工程で第１ビア（第２層の第１ビア）５１２を形成した後、この第１ビア５１２に接続する中継導体５３をグリーンシート２０の裏面２０ｂに形成することで得られる。中継導体５３は、印刷法又は薄膜微細加工を用いて形成することができる。この中継導体５３は、第２層２２’の端縁部から内側へ向かう方向において、第１層２１’に形成される半田フィレット形成用キャビティよりも広い範囲に形成しておく。
【００３１】
第２層２２’を形成したら、図８に示すように、４枚目のグリーンシート（最下層グリーンシート）２０を加工し、ＬＴＣＣ積層基板２の最下層である第１層２１’を形成する。第１層２１’は下記工程で形成する。
【００３２】
先ず、グリーンシート２０に、該裏面２０ｂに設ける各ＳＭＤ用端子の形成位置にそれぞれ対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５２ａを開け、各スルーホール５１１ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５２ｂを印刷法により充填して、第２ビア５２を形成する。次に、印刷法又は薄膜微細加工により、グリーンシート２０の裏面２０ｂに複数のＳＭＤ用端子４を形成する。このとき、各ＳＭＤ用端子４は第２ビア５２上にそれぞれ配置され、ＳＭＤ用端子４と第２ビア５２が接続される。そして、グリーンシート２０の端縁部２０ｃに、ＳＭＤ用端子４の側面及び第１ビア５１の形成範囲の一部を露出させるように、半田フィレット形成用キャビティ６を形成する。半田フィレット形成用キャビティ６は、グリーンシート状態の第１層２１’において、端縁部２０ｃからＳＭＤ用端子４に近づくほど径が狭くなる四角錐形状をなし、端縁部２０ｃに沿う開口形状は四角形となっている（図８（ｂ））。以上により、ＬＴＣＣ積層基板２の第１層２１’が得られる。
【００３３】
上述した第４層２４’、第３層２３’、第２層２２’及び第１層２１’の形成工程（図５〜図８）において、その工程順は不問である。
【００３４】
第１層２１’から第４層２４’までを形成したら、図９に示すように、下から順に第１層２１’、第２層２２’、第３層２３’及び第４層２４’を積層する。この際、第２ビア５２を中継導体５３に接しさせると共に半田フィレット形成用キャビティ６と第１ビア５１２の中心位置を一致させ、さらに、各第１ビア５１２、５１３、５１４の中心位置を一致させる。すなわち、第４層２４’、第３層２３’及び第２層２２’に形成した第１ビア５１２、５１３、５１４と、第１層２１’に形成した半田フィレット形成用キャビティを一直線上に整列させておく。そして、上記積層状態で第４層２２’の上から圧力をかけて各層を接続する。これにより、各第１ビア５１２、５１３、５１４が接続されて一体の第１ビア５１となり、第２ビア５２と中継導体５３が接続され、中継導体５３を介して第１ビア５１と第２ビア５２が接続される。すなわち、対応する回路側端子３とＳＭＤ用端子４が、第１ビア５１、中継導体５３及び第２ビア５２を介して電気的に接続される。
【００３５】
続いて、接続されたグリーンシート状の第１層２１’〜第４層２４’をいわゆる無収縮焼成法により焼成し、図１０に示すような４層構造のＬＴＣＣ積層基板２（第１層２１、第２層２２、第３層２３及び第４層２４）を得る。このときの焼成温度は、約９００℃程度である。無収縮焼成法は、周知のように、グリーンシートを縦方向及び横方向に収縮させずに焼成可能であるが、厚さ方向の収縮をも防止することは難しい。このため、焼成後には図１０に示すように、半田フィレット形成用キャビティ６を規定する第１層２１の開口端面２１ｓが、層厚方向の中心部付近において半田フィレット形成用キャビティ６を狭める方向に延びてしまっている。別言すれば、半田フィレット形成用キャビティ６の基板側面に沿う開口端形状が、基板厚さ方向の中央部にて最も幅狭で、該中央部から基板厚さ方向の両端部に向かって幅広となる鼓形状になってしまう。この鼓形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、約７０％以上９５％以下程度である。
【００３６】
続いて、スパッタ法又はメッキ法を用いて、半田フィレット形成用キャビティ６の内壁（開口端面２１ｓ、露出している中継部材５３及びＳＭＤ用端子４の側面）に、半田ぬれ性を有する金属材料膜６１を形成する。ここで金属材料膜６１を形成するのは、ＳＭＤ用端子４及び中継部材５３に対して、半田フィレット形成用キャビティ６内で溶融した半田を結合し易くするためである。金属材料膜６１には、例えばＡｇ、ＡｇＰｄ又はＣｕ等の金属材料を用いることができる。金属材料膜６１を形成したら、印刷法または薄膜微細加工により、ＬＴＣＣ積層基板２の表面２ａ（第４層２４の表面）に、複数の回路側端子３を電気的な入口部又は出口部とする回路３０を形成する。詳細は図示しないが、回路３０には、例えばＴａＮ導体膜からなる抵抗Ｒ、誘電体を導体膜で挟んで形成したコンデンサＣ、導体膜を渦巻状に形成したコイルＬ等が含まれる。
【００３７】
以上の工程により、図１に示す回路モジュール１が完成する。
【００３８】
完成後の回路モジュール１は、図１１に示すように、各ＳＭＤ用端子４及び半田フィレット形成用キャビティ６をマウント基板１０の導体１１上に位置させてマウント基板１０上に設置される。そして、この設置状態のまま、半田フィレット形成用キャビティ６内で半田１４が溶融される。すると、溶融された半田１４’は、望ましくは図１２に示すように、ＳＭＤ用端子４、金属材料膜６１及びマウント基板１０の導体１１に接した状態で再固化し、半田フィレット１５となる。この半田フィレット１５によって、回路モジュール１はマウント基板１０に対して固定（実装）される。半田フィレット１５は、半田フィレット形成用キャビティ６から基板側面２ｃにはみ出した状態で固化するので、半田フィレット１５が形成されているか否かは視認可能である。
【００３９】
ところで、上述したように半田フィレット形成用キャビティ６の開口端形状が鼓形状をなしていると、変形した開口端面２１ｓの陰になる範囲（図１３の破線で示す範囲）に金属材料膜６１を形成しづらい。このため、半田フィレット形成用キャビティ６内で溶融された半田１４’は、図１２に示す理想的な半田フィレット１５とならずに、例えば図１３に示すような、中継導体５３にあまり接触しない状態で再固化した半田フィレット１５’となってしまうことがある。よって、半田フィレット１５のみによって回路側端子３とＳＭＤ用端子４の導通を確保しようとすると、導通不良若しくは導通不安定となる虞があり、信頼性が低い。
【００４０】
そこで本実施形態のように、半田フィレット１５（１５’）とは別個に、第１ビア５１とＳＭＤ用端子４に接続する第２ビア５２を設ければ、半田フィレット１５（１５’）の形状に拘わらず、確実に回路側端子３とＳＭＤ用端子４との導通をとることが可能である。このように本実施形態では、第１ビア５１、中継導体５３及び第２ビア５２によって回路側端子３とＳＭＤ用端子４の導通を確保しており、半田フィレット１５（１５’）は、主に、回路モジュール１をマウント基板１０に固定するために設け、副的に回路側端子３とＳＭＤ用端子４の導通をとらせている。
【００４１】
以上のように本実施形態では、基板表面２ａの回路側端子３に接続された第１ビアと基板裏面２ｂのＳＭＤ用端子４とに接続する第２ビア５２を設けたので、半田フィレット形成用キャビティ６に形成される半田フィレットの固化状態に拘わらず、回路側端子３とＳＭＤ用端子４を確実に導通させることができ、導通不安定となることがない。また本実施形態では、半田フィレット形成用キャビティ６を第１層端縁部２１ｃに開口させているので、半田フィレット形成用キャビティ６内に形成した半田フィレットを視認することができ、半田フィレットの有無により回路モジュール１が実装されているか否かを識別したいという市場の要望に応えることもできる。
【００４２】
本実施形態では、第１層２１と第２層２２の間に設けた中継導体５３を介して第１ビア５１と第２ビア５２を接続させているが、中継導体５３を用いずに、例えば第１ビア５１の径を大きくして該第１ビア５１と第２ビア５２を直接接続させてもよい。
【００４３】
また本実施形態では、ＬＴＣＣ積層基板２の最下層となる第１層２１のみに第２ビア５２を形成しているが、第２ビア５２は少なくとも最下層に形成されていればよく、中間層である第２層２２や第３層２３にも形成することは可能である。第２ビア５２を中間層まで延ばして設ける場合、ＬＴＣＣ積層基板２の層間内に中継導体を埋め込んで設け、この中継導体を介して第１ビア５１と第２ビア５２を接続させる。例えば第２ビア５２を第３層２３まで延ばして設ける場合には、第３層２３と第４層２４の間に中継導体を設ければよい。
【００４４】
さらに本実施形態では、第２層２２、第３層２３及び第４層２４に形成された第１ビア５１がそれぞれ直接接続されているが、各層間に中継導体を設け、この中継導体を介して各層の第１ビア５１（５１２、５１３、５１４）を例えば階段状に接続することも可能である。
【００４５】
また本実施形態では、第１ビア５１及び第２ビアとして、スルーホール内全体に導体を充填して形成したフィルドビア（スルーホール電極）を用いているが、スルーホール内壁を金属化して形成したメッキスルーホールを用いてもよい。
【００４６】
以上では、４層構造のＬＴＣＣ積層基板２を用いた実施形態について説明したが、本発明は、２層構造や３層構造あるいは５層構造以上の積層基板を用いる回路モジュールに対しても適用可能である。例えば、２層構造のＬＴＣＣ積層基板を用いる態様では、図１４に示すように、第２層２２の表面に、複数の回路側端子３を含む回路３０を形成すればよい。図１４では、図１に示す実施形態と実質的に同一の機能を有する構成要素に対し、図１と同一の符号を付してある。また、ＬＴＣＣ積層基板に替えて、グリーンシート状態での加工が可能な絶縁積層基板を用いてもよい。
【００４７】
以上、図示実施形態に基づいて本発明を説明したが、本発明はその範囲を逸脱しない限りにおいて変更可能であり、図示実施形態に限定されるものではない。
【００４８】
【発明の効果】
本発明によれば、基板表面の回路側端子に接続された第１ビアと基板裏面のＳＭＤ用端子とに接続する第２ビアを設けたので、半田フィレット形成用キャビティに形成される半田フィレットの固化状態に拘わらず、回路側端子とＳＭＤ用端子を確実に導通させることができ、導通不良あるいは導通不安定となることがない。また半田フィレット形成用キャビティを基板端縁部に開口させたので、半田フィレット形成用キャビティ内に形成した半田フィレットを視認することができ、半田フィレットの有無により回路モジュールが実装されているか否かを識別したいという市場の要望に応えることもできる。
【図面の簡単な説明】
【図１】本発明の表面実装型回路モジュールの一実施形態を示す断面図である。
【図２】図１の表面実装型回路モジュールの側面を示す斜視図である。
【図３】図２の半田フィレット形成用キャビティの基板側面に沿う開口端形状を示す平面図である。
【図４】図１に示す表面実装型回路モジュールの製造方法の一工程を示す（ａ）斜視図、（ｂ）断面図である。
【図５】図４に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図６】図５に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図７】図６に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図８】図７に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図９】図８に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図１０】図９に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図１１】図１に示す表面実装型回路モジュールをマウント基板に対して設置した状態を示す断面図である。
【図１２】理想的な半田フィレットの形状を示す断面図である。
【図１３】導通不良（導通不安定）を引き起こす虞のある半田フィレットの形状を示す断面図である。
【図１４】本発明による２層構造のＬＴＣＣ積層基板を有する回路モジュールの一実施形態を示す断面図である。
【符号の説明】
１ 表面実装型回路モジュール（回路モジュール）
２ ＬＴＣＣ積層基板
２ａ 表面
２ｂ 裏面
２ｃ 側面
３ 回路側端子
４ ＳＭＤ用端子
６ 半田フィレット形成用キャビティ
１０ マウント基板
１１ 導体
１４ 半田
１５ 半田フィレット
２０ グリーンシート
２１ 第１層
２１ｃ 端縁部
２１ｓ 開口端面
２２ 第２層
２３ 第３層
２４ 第４層
３０ 回路
５１ 第１ビア
５２ 第２ビア
５３ 中継導体
６１ 金属材料膜
５１２ 第２層の第１ビア
５１３ 第３層の第１ビア
５１４ 第４層の第１ビア
【発明の技術分野】
本発明は、表面実装型回路モジュールに関する。
【０００２】
【従来技術及びその問題点】
表面実装型回路モジュールでは、一般に、ガラス基板やアルミナセラミック基板が用いられており、基板の回路形成面とは反対側の面にＳＭＤ（表面実装部品）用端子を設け、このＳＭＤ用端子と回路側端子を基板側面に設けた側面電極によって導通させている。そして、ＳＭＤ用端子を実装基板に対して半田付けする際に、溶融した半田がＳＭＤ用端子及び側面電極に接触して凝固し、該ＳＭＤ用端子及び側面電極を介して実装基板に固定される。このような表面実装型回路モジュールにおいて、上記側面電極は、印刷法やスパッタ法により形成されているが、印刷法やスパッタ法では電極材料と基板の密着性を良好に確保できない、印刷位置ずれが生じてピッチが狭くなってしまう等の課題が種々あった。
【０００３】
そこで最近では、アルミナセラミック基板に替えて、低誘電率のＬＴＣＣ（低温焼結多層セラミック）基板を用いることが提案されている。ＬＴＣＣ基板を用いれば、スルーホール配線によって回路側端子とＳＭＤ用端子を簡単且つ確実に導通させることが可能である。すなわち、ＬＴＣＣ基板にスルーホールを形成し該スルーホール内に電極材料を充填若しくは付着させてビアを形成し、このビアの上下面に回路側端子及びＳＭＤ用端子をそれぞれ形成した後に、該ビアの位置でＬＴＣＣ基板を切断すれば、基板側面にビアが露出するため、上記印刷法やスパッタ法を用いた場合の課題を解消しつつ、基板側面に側面電極を容易に形成できると考えられる。このようなスルーホール配線を用いた従来の回路モジュールは、例えば特開2001-278657号公報、特開平11-97736号公報等に開示されている。
【０００４】
しかしながら、近年の回路モジュールでは、優れた高周波特性を得るべく、例えばＡｕ、Ａｇ、Ｃｕなどの低抵抗の電極材料を用いることが望まれている。これらＡｕ、Ａｇ、Ｃｕ等の電極材料は、展性及び延性がある。このため、Ａｕ、Ａｇ、Ｃｕ等の電極材料がスルーホール内に充填若しくは付着されていると、スルーホールを切断しようとしても該電極材料が延びて上手く切断できなかった。また、ビアを切断せずにそのまま用いることは技術的に可能であるが、この場合にはＬＴＣＣ基板の裏面でＳＭＤ用端子とマウント基板が半田付けされるため、形成された半田フィレットを確認することができない。これは、半田フィレットの有無により回路モジュールが実装されているか否かを確認したいという市場の要望に反する。
【０００５】
【発明の目的】
本発明は、回路側端子とＳＭＤ用端子の導通が確実にとれ、形成した半田フィレットを確認できる表面実装型回路モジュールを提供することを目的とする。
【０００６】
【発明の概要】
本発明は、半田フィレットとは別個に、回路側端子とＳＭＤ用端子とを導通させるビアを基板内に設ければ、回路側端子とＳＭＤ用端子との導通が確実にとれること、及び、回路側端子に接続するビアを設け、このビアとＳＭＤ用端子とが露出する半田フィレット形成用キャビティを基板端縁部に開口させれば、半田フィレット形状を確認でき、さらに半田フィレットによっても回路側端子とＳＭＤ用端子を導通させることができることに着眼したものである。
【０００７】
すなわち、本発明は、複数の絶縁基板を積層してなる絶縁積層基板と、この絶縁積層基板の最上層表面に形成された、複数の回路側端子を含む回路と、絶縁積層基板の最下層裏面に、複数の回路側端子に対応させて形成された複数のＳＭＤ用端子と、絶縁積層基板の最上層から最下層よりも一段上の層までの各層を貫通して形成され、最上層表面の各回路側端子に接続する第１ビアと、絶縁積層基板の最下層端縁部に開口し、第１ビア及び各ＳＭＤ用端子をマウント基板の導体に導通接続させる半田フィレットを形成するための半田フィレット形成用キャビティと、を備え、絶縁積層基板の層間に、第１ビアと接続する中継導体を設けたこと、この中継導体を半田フィレット形成用キャビティ内に露出させたこと、及び、さらに、絶縁積層基板の少なくとも最下層に、中継導体と各ＳＭＤ用端子を接続する第２ビアを設けたことを特徴としている。
【０００８】
第１ビアの中心位置と半田フィレット形成用キャビティの中心位置は、一致していることが好ましい。第２ビアは、絶縁積層基板の層間に設けられた中継導体を介して第１ビアに接続することが好ましい。ただし、第１ビアを第２ビアよりも大径に形成して、第２ビアを第１ビアに直接接続することも可能である。
【０００９】
具体的に、第２ビアが絶縁積層基板の最下層のみに設けられている形態では、最下層と該最下層よりも一段上の層との間に形成された中継導体を介して、第１ビアと第２ビアとを接続することができる。中継導体は、第１ビアと半田フィレットとを電気的に接続させるため、その一部が半田フィレット形成用キャビティに露出して形成される。
【００１０】
絶縁積層基板の最上層から最下層よりも一段上の層までの各層を貫通して形成された第１ビアは、各層間で直接接続されていても、各層間に設けた中継導体を介して間接接続されていてもよい。中継導体を介して接続する場合には、第１ビアを階段状に設けることが可能である。
【００１１】
半田フィレット形成用キャビティを規定する最下層の開口端面には、半田ぬれ性を有する金属材料膜が形成され、この金属材料膜を介してＳＭＤ用端子と中継導体が半田接合されていることが好ましい。金属材料膜が存在することにより、半田フィレット形成用キャビティ内に半田フィレットを形成しやすくなり、ＳＭＤ用端子と中継導体を半田接合しやすくなる。
【００１２】
半田フィレット形成用キャビティは、基板厚さ方向の中央部が最も幅狭で、該中央部から基板厚さ方向の両端部に向かって幅広となる。これは、製造工程中の焼成時に絶縁積層基板の最下層が変形してしまうためであり、焼成後の半田フィレット形成用キャビティの形状を制御することは現状では難しい。この半田フィレット形成用キャビティの開口端形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、実際的に、約７０％以上９５％以下程度である。
【００１３】
絶縁基板にはＬＴＣＣ基板を用いることができ、絶縁積層基板をＬＴＣＣ積層基板で構成することが可能である。また、第１ビア及び第２ビアを形成する導体は、低抵抗であることが好ましく、具体的にはＡｕ、Ａｇ、ＡｇＰｄ又はＣｕを用いることができる。
【００２２】
【発明の実施の形態】
図１は、本発明の一実施形態による表面実装型回路モジュールを示す断面図である。本表面実装型回路モジュール（以下、単に「回路モジュール」という。）１は、４枚のＬＴＣＣ基板を下から順に第１層２１、第２層２２、第３層２３及び第４層２４として積層した４層構造のＬＴＣＣ積層基板２と、ＬＴＣＣ積層基板２の表面（第４層表面）２ａに形成された回路３０と、ＬＴＣＣ積層基板２の裏面（第１層裏面）２ｂに形成された複数のＳＭＤ用端子４と、ＬＴＣＣ積層基板２の第１層端縁部２１ｃに開口した半田フィレット形成用キャビティ６とを備えている。回路３０及びＳＭＤ用端子４は、印刷技術又は薄膜微細加工技術を用いて形成されている。回路３０には、例えばＴａＮ導体膜からなる抵抗Ｒ、誘電体となるＳｉＯ2膜３１及びこのＳｉＯ2膜３１を挟む導体膜３２、３３からなるコンデンサＣ、導体膜３４を渦巻状に形成してなるコイルＬ、回路３０の電気的な入口部又は出口部となる複数の回路側端子３等が含まれている。なお、抵抗Ｒ、コンデンサＣ、コイルＬ又は回路側端子３は、その全部又は一部がＬＴＣＣ積層基板２の層間に形成されることもある。
【００２３】
ＳＭＤ用端子４は、回路モジュール１をマウント基板に実装する際に該マウント基板の導体に対して半田付けされる端子であって、各回路側端子３に対応して設けられている。対応する回路側端子３とＳＭＤ用端子４は、第１ビア（第１フィルドビア）５１、中継導体５３及び第２ビア（第２フィルドビア）５２を介して電気的に接続されている。
【００２４】
第１ビア（第１フィルドビア）５１は、回路側端子３の形成位置に対応する位置に、ＬＴＣＣ積層基板２の第４層（最上層）２４から第２層（最下層よりも一段上の層）２２までの各層の表裏面を貫通して形成されていて、第４層表面にて回路側端子３に接続する。第２ビア（第２フィルドビア）５２は、ＳＭＤ用端子４の形成位置に対応する位置に、ＬＴＣＣ積層基板２の第１層（最下層）２１の表裏面を貫通して形成されていて、第１層裏面２１ｂにてＳＭＤ用端子４に接続する。この第２ビア５２は、半田フィレット形成用キャビティ６には露出していない。中継導体５３は、第２層裏面に半田フィレット形成用キャビティ６よりも広い範囲に形成されており、その一部が半田フィレット形成用キャビティ６に露出し、残部が第１層２１と第２層２２の間に位置して第１ビア５１と第２ビア５２を接続している。これら第１及び第２ビア５１、５２と中継導体５３は、例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕなど、低抵抗で半田ぬれ性の良い導体材料で形成されていることが好ましい。
【００２５】
半田フィレット形成用キャビティ６は、回路モジュール１をマウント基板に実装する際に溶融した半田を留めて再固化させるための空間である。この半田フィレット形成用キャビティ６には、第１ビア５１に接続された中継導体５３の一部とＳＭＤ用端子４の端部が露出している。半田フィレット形成用キャビティ６をＬＴＣＣ積層基板２の側面２ｃ側からみたとき、その開口形状は図２及び図３に示すように、第１層２１の厚さ方向の中央部が最も幅狭で、該中央部から第１層２１の厚さ方向の両端部に向かって幅広となる鼓形状をなしている。半田フィレット形成用キャビティ６の開口端形状（断面形状）が鼓形となるのは、半田フィレット形成用キャビティ６を規定する第１層２１の開口端面２１ｓが製造工程中の焼成時に変形し、第１層２１の厚さ方向の中心部ほど、上記開口端形状を幅狭とする方向に隆起してしまっているためである。半田フィレット形成用キャビティ６の開口端形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、約７０％以上９５％以下程度となっている。上記第１層２１の開口端面２１ｓには、半田フィレット形成用キャビティ６内に半田フィレットを形成しやすくするため、半田ぬれ性を有する金属材料膜６１が形成されている。
【００２６】
次に、図４〜図１０を参照し、図１に示す回路モジュール１の製造方法の一実施形態について説明する。図４〜図１０において、（ａ）は回路モジュール１の製造工程を示す部分斜視図、（ｂ）は（ａ）Ｂ−Ｂ線に沿う断面図である。
【００２７】
先ず、ＬＴＣＣ基板となるセラミック粉末材料を有機バインダや溶媒と混合し、図４に示すような薄いシート状の成形体（グリーンシート２０）を複数作製する。本実施形態では、ＬＴＣＣ積層基板を４層構造で形成するので、グリーンシート２０を４枚作製する。グリーンシート２０は、例えばＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2系のガラス質とＡｌ2Ｏ3系のセラミック材料を混合して形成することができる。各グリーンシート２０は、焼成後の厚さが約０．１ｍｍ程度となる厚さで形成しておく。
【００２８】
次に、図５に示すように、１枚目のグリーンシート（最上層グリーンシート）２０を加工して、ＬＴＣＣ積層基板２の最上層である第４層２４’を形成する。具体的には、グリーンシート２０に、該表面２０ａに設ける回路側端子の形成位置に対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５１４ａを開ける。グリーンシート２０への穴開けは、レーザー法又はフォト法等により行なう。続いて、印刷法を用い、各スルーホール５１４ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５１４ｂを充填し、第１ビア（第４層の第１ビア）５１４を形成する。さらに、グリーンシート２０の表面２０ａに、複数の回路側端子３を印刷法又は薄膜微細加工により形成する。このとき、各回路側端子３は第１ビア５１４上にそれぞれ配置され、回路側端子３と第１ビア５１４が接続される。これにより、ＬＴＣＣ積層基板２の第４層２４’が得られる。
【００２９】
第４層２４’を形成したら、図６に示すように、２枚目のグリーンシート（中間層グリーンシート）２０を加工して、ＬＴＣＣ積層基板２の中間層である第３層２３’を形成する。すなわち、グリーンシート２０に、第４層２４’に形成された回路側端子３（又は第１ビア５１４）の位置に対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５１３ａを開けた後、印刷法を用いて各スルーホール５１３ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５１３ｂを充填し、第１ビア（第３層の第１ビア）５１３を形成する。これにより、ＬＴＣＣ積層基板２の第３層２３’が得られる。
【００３０】
続いて、図７に示すように、３枚目のグリーンシート（中間層グリーンシート）２０を加工し、ＬＴＣＣ積層基板２の中間層であって最下層よりも一段上（直上）に配置される第２層２２’を形成する。第２層２２’は、第３層２３’と同様の工程で第１ビア（第２層の第１ビア）５１２を形成した後、この第１ビア５１２に接続する中継導体５３をグリーンシート２０の裏面２０ｂに形成することで得られる。中継導体５３は、印刷法又は薄膜微細加工を用いて形成することができる。この中継導体５３は、第２層２２’の端縁部から内側へ向かう方向において、第１層２１’に形成される半田フィレット形成用キャビティよりも広い範囲に形成しておく。
【００３１】
第２層２２’を形成したら、図８に示すように、４枚目のグリーンシート（最下層グリーンシート）２０を加工し、ＬＴＣＣ積層基板２の最下層である第１層２１’を形成する。第１層２１’は下記工程で形成する。
【００３２】
先ず、グリーンシート２０に、該裏面２０ｂに設ける各ＳＭＤ用端子の形成位置にそれぞれ対応させて、表裏面２０ａ、２０ｂを貫通するスルーホール５２ａを開け、各スルーホール５１１ａ内に例えばＡｕ、Ａｇ、ＡｇＰｄ又はＣｕ等からなる導体５２ｂを印刷法により充填して、第２ビア５２を形成する。次に、印刷法又は薄膜微細加工により、グリーンシート２０の裏面２０ｂに複数のＳＭＤ用端子４を形成する。このとき、各ＳＭＤ用端子４は第２ビア５２上にそれぞれ配置され、ＳＭＤ用端子４と第２ビア５２が接続される。そして、グリーンシート２０の端縁部２０ｃに、ＳＭＤ用端子４の側面及び第１ビア５１の形成範囲の一部を露出させるように、半田フィレット形成用キャビティ６を形成する。半田フィレット形成用キャビティ６は、グリーンシート状態の第１層２１’において、端縁部２０ｃからＳＭＤ用端子４に近づくほど径が狭くなる四角錐形状をなし、端縁部２０ｃに沿う開口形状は四角形となっている（図８（ｂ））。以上により、ＬＴＣＣ積層基板２の第１層２１’が得られる。
【００３３】
上述した第４層２４’、第３層２３’、第２層２２’及び第１層２１’の形成工程（図５〜図８）において、その工程順は不問である。
【００３４】
第１層２１’から第４層２４’までを形成したら、図９に示すように、下から順に第１層２１’、第２層２２’、第３層２３’及び第４層２４’を積層する。この際、第２ビア５２を中継導体５３に接しさせると共に半田フィレット形成用キャビティ６と第１ビア５１２の中心位置を一致させ、さらに、各第１ビア５１２、５１３、５１４の中心位置を一致させる。すなわち、第４層２４’、第３層２３’及び第２層２２’に形成した第１ビア５１２、５１３、５１４と、第１層２１’に形成した半田フィレット形成用キャビティを一直線上に整列させておく。そして、上記積層状態で第４層２２’の上から圧力をかけて各層を接続する。これにより、各第１ビア５１２、５１３、５１４が接続されて一体の第１ビア５１となり、第２ビア５２と中継導体５３が接続され、中継導体５３を介して第１ビア５１と第２ビア５２が接続される。すなわち、対応する回路側端子３とＳＭＤ用端子４が、第１ビア５１、中継導体５３及び第２ビア５２を介して電気的に接続される。
【００３５】
続いて、接続されたグリーンシート状の第１層２１’〜第４層２４’をいわゆる無収縮焼成法により焼成し、図１０に示すような４層構造のＬＴＣＣ積層基板２（第１層２１、第２層２２、第３層２３及び第４層２４）を得る。このときの焼成温度は、約９００℃程度である。無収縮焼成法は、周知のように、グリーンシートを縦方向及び横方向に収縮させずに焼成可能であるが、厚さ方向の収縮をも防止することは難しい。このため、焼成後には図１０に示すように、半田フィレット形成用キャビティ６を規定する第１層２１の開口端面２１ｓが、層厚方向の中心部付近において半田フィレット形成用キャビティ６を狭める方向に延びてしまっている。別言すれば、半田フィレット形成用キャビティ６の基板側面に沿う開口端形状が、基板厚さ方向の中央部にて最も幅狭で、該中央部から基板厚さ方向の両端部に向かって幅広となる鼓形状になってしまう。この鼓形状において、最も幅が狭い部分と最も幅が広い部分との幅比は、約７０％以上９５％以下程度である。
【００３６】
続いて、スパッタ法又はメッキ法を用いて、半田フィレット形成用キャビティ６の内壁（開口端面２１ｓ、露出している中継部材５３及びＳＭＤ用端子４の側面）に、半田ぬれ性を有する金属材料膜６１を形成する。ここで金属材料膜６１を形成するのは、ＳＭＤ用端子４及び中継部材５３に対して、半田フィレット形成用キャビティ６内で溶融した半田を結合し易くするためである。金属材料膜６１には、例えばＡｇ、ＡｇＰｄ又はＣｕ等の金属材料を用いることができる。金属材料膜６１を形成したら、印刷法または薄膜微細加工により、ＬＴＣＣ積層基板２の表面２ａ（第４層２４の表面）に、複数の回路側端子３を電気的な入口部又は出口部とする回路３０を形成する。詳細は図示しないが、回路３０には、例えばＴａＮ導体膜からなる抵抗Ｒ、誘電体を導体膜で挟んで形成したコンデンサＣ、導体膜を渦巻状に形成したコイルＬ等が含まれる。
【００３７】
以上の工程により、図１に示す回路モジュール１が完成する。
【００３８】
完成後の回路モジュール１は、図１１に示すように、各ＳＭＤ用端子４及び半田フィレット形成用キャビティ６をマウント基板１０の導体１１上に位置させてマウント基板１０上に設置される。そして、この設置状態のまま、半田フィレット形成用キャビティ６内で半田１４が溶融される。すると、溶融された半田１４’は、望ましくは図１２に示すように、ＳＭＤ用端子４、金属材料膜６１及びマウント基板１０の導体１１に接した状態で再固化し、半田フィレット１５となる。この半田フィレット１５によって、回路モジュール１はマウント基板１０に対して固定（実装）される。半田フィレット１５は、半田フィレット形成用キャビティ６から基板側面２ｃにはみ出した状態で固化するので、半田フィレット１５が形成されているか否かは視認可能である。
【００３９】
ところで、上述したように半田フィレット形成用キャビティ６の開口端形状が鼓形状をなしていると、変形した開口端面２１ｓの陰になる範囲（図１３の破線で示す範囲）に金属材料膜６１を形成しづらい。このため、半田フィレット形成用キャビティ６内で溶融された半田１４’は、図１２に示す理想的な半田フィレット１５とならずに、例えば図１３に示すような、中継導体５３にあまり接触しない状態で再固化した半田フィレット１５’となってしまうことがある。よって、半田フィレット１５のみによって回路側端子３とＳＭＤ用端子４の導通を確保しようとすると、導通不良若しくは導通不安定となる虞があり、信頼性が低い。
【００４０】
そこで本実施形態のように、半田フィレット１５（１５’）とは別個に、第１ビア５１とＳＭＤ用端子４に接続する第２ビア５２を設ければ、半田フィレット１５（１５’）の形状に拘わらず、確実に回路側端子３とＳＭＤ用端子４との導通をとることが可能である。このように本実施形態では、第１ビア５１、中継導体５３及び第２ビア５２によって回路側端子３とＳＭＤ用端子４の導通を確保しており、半田フィレット１５（１５’）は、主に、回路モジュール１をマウント基板１０に固定するために設け、副的に回路側端子３とＳＭＤ用端子４の導通をとらせている。
【００４１】
以上のように本実施形態では、基板表面２ａの回路側端子３に接続された第１ビアと基板裏面２ｂのＳＭＤ用端子４とに接続する第２ビア５２を設けたので、半田フィレット形成用キャビティ６に形成される半田フィレットの固化状態に拘わらず、回路側端子３とＳＭＤ用端子４を確実に導通させることができ、導通不安定となることがない。また本実施形態では、半田フィレット形成用キャビティ６を第１層端縁部２１ｃに開口させているので、半田フィレット形成用キャビティ６内に形成した半田フィレットを視認することができ、半田フィレットの有無により回路モジュール１が実装されているか否かを識別したいという市場の要望に応えることもできる。
【００４２】
本実施形態では、第１層２１と第２層２２の間に設けた中継導体５３を介して第１ビア５１と第２ビア５２を接続させているが、中継導体５３を用いずに、例えば第１ビア５１の径を大きくして該第１ビア５１と第２ビア５２を直接接続させてもよい。
【００４３】
また本実施形態では、ＬＴＣＣ積層基板２の最下層となる第１層２１のみに第２ビア５２を形成しているが、第２ビア５２は少なくとも最下層に形成されていればよく、中間層である第２層２２や第３層２３にも形成することは可能である。第２ビア５２を中間層まで延ばして設ける場合、ＬＴＣＣ積層基板２の層間内に中継導体を埋め込んで設け、この中継導体を介して第１ビア５１と第２ビア５２を接続させる。例えば第２ビア５２を第３層２３まで延ばして設ける場合には、第３層２３と第４層２４の間に中継導体を設ければよい。
【００４４】
さらに本実施形態では、第２層２２、第３層２３及び第４層２４に形成された第１ビア５１がそれぞれ直接接続されているが、各層間に中継導体を設け、この中継導体を介して各層の第１ビア５１（５１２、５１３、５１４）を例えば階段状に接続することも可能である。
【００４５】
また本実施形態では、第１ビア５１及び第２ビアとして、スルーホール内全体に導体を充填して形成したフィルドビア（スルーホール電極）を用いているが、スルーホール内壁を金属化して形成したメッキスルーホールを用いてもよい。
【００４６】
以上では、４層構造のＬＴＣＣ積層基板２を用いた実施形態について説明したが、本発明は、２層構造や３層構造あるいは５層構造以上の積層基板を用いる回路モジュールに対しても適用可能である。例えば、２層構造のＬＴＣＣ積層基板を用いる態様では、図１４に示すように、第２層２２の表面に、複数の回路側端子３を含む回路３０を形成すればよい。図１４では、図１に示す実施形態と実質的に同一の機能を有する構成要素に対し、図１と同一の符号を付してある。また、ＬＴＣＣ積層基板に替えて、グリーンシート状態での加工が可能な絶縁積層基板を用いてもよい。
【００４７】
以上、図示実施形態に基づいて本発明を説明したが、本発明はその範囲を逸脱しない限りにおいて変更可能であり、図示実施形態に限定されるものではない。
【００４８】
【発明の効果】
本発明によれば、基板表面の回路側端子に接続された第１ビアと基板裏面のＳＭＤ用端子とに接続する第２ビアを設けたので、半田フィレット形成用キャビティに形成される半田フィレットの固化状態に拘わらず、回路側端子とＳＭＤ用端子を確実に導通させることができ、導通不良あるいは導通不安定となることがない。また半田フィレット形成用キャビティを基板端縁部に開口させたので、半田フィレット形成用キャビティ内に形成した半田フィレットを視認することができ、半田フィレットの有無により回路モジュールが実装されているか否かを識別したいという市場の要望に応えることもできる。
【図面の簡単な説明】
【図１】本発明の表面実装型回路モジュールの一実施形態を示す断面図である。
【図２】図１の表面実装型回路モジュールの側面を示す斜視図である。
【図３】図２の半田フィレット形成用キャビティの基板側面に沿う開口端形状を示す平面図である。
【図４】図１に示す表面実装型回路モジュールの製造方法の一工程を示す（ａ）斜視図、（ｂ）断面図である。
【図５】図４に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図６】図５に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図７】図６に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図８】図７に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図９】図８に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図１０】図９に示す工程の次工程を示す（ａ）斜視図、（ｂ）断面図である。
【図１１】図１に示す表面実装型回路モジュールをマウント基板に対して設置した状態を示す断面図である。
【図１２】理想的な半田フィレットの形状を示す断面図である。
【図１３】導通不良（導通不安定）を引き起こす虞のある半田フィレットの形状を示す断面図である。
【図１４】本発明による２層構造のＬＴＣＣ積層基板を有する回路モジュールの一実施形態を示す断面図である。
【符号の説明】
１ 表面実装型回路モジュール（回路モジュール）
２ ＬＴＣＣ積層基板
２ａ 表面
２ｂ 裏面
２ｃ 側面
３ 回路側端子
４ ＳＭＤ用端子
６ 半田フィレット形成用キャビティ
１０ マウント基板
１１ 導体
１４ 半田
１５ 半田フィレット
２０ グリーンシート
２１ 第１層
２１ｃ 端縁部
２１ｓ 開口端面
２２ 第２層
２３ 第３層
２４ 第４層
３０ 回路
５１ 第１ビア
５２ 第２ビア
５３ 中継導体
６１ 金属材料膜
５１２ 第２層の第１ビア
５１３ 第３層の第１ビア
５１４ 第４層の第１ビア
Claims (9)
- 複数の絶縁基板を積層してなる絶縁積層基板と、
この絶縁積層基板の最上層表面に形成された、複数の回路側端子を含む回路と、
前記絶縁積層基板の最下層裏面に、前記複数の回路側端子に対応させて形成された複数のＳＭＤ用端子と、
前記絶縁積層基板の最上層から最下層よりも一段上の層までの各層を貫通して形成され、前記最上層表面の各回路側端子に接続する第１ビアと、
前記絶縁積層基板の最下層端縁部に開口し、前記第１ビア及び前記各ＳＭＤ用端子をマウント基板の導体に導通接続させる半田フィレットを形成するための半田フィレット形成用キャビティと、を備え、
前記絶縁積層基板の層間に、前記第１ビアと接続する中継導体を設けたこと、
前記中継導体を前記半田フィレット形成用キャビティ内に露出させたこと、及び、
前記絶縁積層基板の少なくとも最下層に、前記中継導体と前記各ＳＭＤ用端子を接続する第２ビアを設けたこと、
を特徴とする表面実装型回路モジュール。 - 請求項１記載の表面実装型回路モジュールにおいて、前記第１ビアの中心位置と前記半田フィレット形成用キャビティの中心位置が一致している表面実装型回路モジュール。
- 請求項１または２記載の表面実装型回路モジュールにおいて、前記第２ビアは、前記絶縁積層基板の最下層のみに設けられ、この最下層と該最下層よりも一段上の層との間に形成された中継導体を介し前記第１ビアに接続されていて、前記中継導体の一部は、前記半田フィレット形成用キャビティに露出している表面実装型回路モジュール。
- 請求項１ないし３のいずれか一項に記載の表面実装型回路モジュールにおいて、前記第１ビアは、前記絶縁積層基板の最上層から最下層よりも一段上の層までの各層間に設けた中継導体を介して接続されている表面実装型回路モジュール。
- 請求項１ないし４のいずれか一項に記載の表面実装型回路モジュールにおいて、前記半田フィレット形成用キャビティを規定する前記最下層の開口端面には、半田ぬれ性を有する金属材料膜が形成されていて、この金属材料膜を介して前記ＳＭＤ用端子と前記中継導体が半田接合されている表面実装型回路モジュール。
- 請求項１ないし５のいずれか一項に記載の表面実装型回路モジュールにおいて、前記半田フィレット形成用キャビティは、基板厚さ方向の中央部が最も幅狭で、該中央部から基板厚さ方向の両端部に向かって幅広となる表面実装型回路モジュール。
- 請求項６記載の表面実装型回路モジュールにおいて、前記半田フィレット形成用キャビティの最も幅が狭い部分と最も幅が広い部分との幅比は、７０％以上９５％以下である表面実装型回路モジュール。
- 請求項１ないし７記載の表面実装型回路モジュールにおいて、前記絶縁基板はＬＴＣＣ基板であって、前記絶縁積層基板はＬＴＣＣ積層基板である表面実装型回路モジュール。
- 請求項１ないし８のいずれか一項に記載の表面実装型回路モジュールにおいて、前記第１ビア及び第２ビアを形成する導体は、Ａｕ、Ａｇ、ＡｇＰｄ又はＣｕである表面実装型回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037641A JP4199019B2 (ja) | 2003-02-17 | 2003-02-17 | 表面実装型回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037641A JP4199019B2 (ja) | 2003-02-17 | 2003-02-17 | 表面実装型回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247627A JP2004247627A (ja) | 2004-09-02 |
| JP4199019B2 true JP4199019B2 (ja) | 2008-12-17 |
Family
ID=33022377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037641A Expired - Lifetime JP4199019B2 (ja) | 2003-02-17 | 2003-02-17 | 表面実装型回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4199019B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3136430B1 (en) | 2014-04-22 | 2021-06-16 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
| CN109478537B (zh) * | 2016-07-28 | 2022-08-19 | 京瓷株式会社 | 半导体元件安装用基板以及半导体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685465A (ja) * | 1992-09-01 | 1994-03-25 | Tdk Corp | Ｓｍｄモジュール用基板及びその製造方法 |
| JP3704864B2 (ja) * | 1997-02-12 | 2005-10-12 | 株式会社デンソー | 半導体素子の実装構造 |
| JP3286917B2 (ja) * | 1999-05-06 | 2002-05-27 | 株式会社村田製作所 | 電子部品用パッケージおよび電子部品 |
| JP3468179B2 (ja) * | 1999-11-25 | 2003-11-17 | 株式会社村田製作所 | 表面実装部品 |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP3754863B2 (ja) * | 2000-03-27 | 2006-03-15 | 京セラ株式会社 | 多層配線基板 |
| JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
| JP3890909B2 (ja) * | 2001-03-19 | 2007-03-07 | カシオ計算機株式会社 | 電子部品およびその接合方法 |
-
2003
- 2003-02-17 JP JP2003037641A patent/JP4199019B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247627A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329695A (en) | Method of manufacturing a multilayer circuit board | |
| US5309629A (en) | Method of manufacturing a multilayer circuit board | |
| US5439732A (en) | Ceramic multi-layer wiring board | |
| US5914649A (en) | Chip fuse and process for production thereof | |
| CN107808726B (zh) | 复合电子部件以及电阻元件 | |
| JPH10145042A (ja) | セラミック多層回路の製造方法および該回路 | |
| JP3928665B2 (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
| CN107808775B (zh) | 复合电子部件以及电阻元件 | |
| WO2004084270A2 (en) | Multi-layer polymeric electronic device and method of manufacturing same | |
| JP4329762B2 (ja) | チップ型電子部品内蔵型多層基板 | |
| JPH06173081A (ja) | 電子部品 | |
| JP2000196240A (ja) | 積層回路基板 | |
| JP4199019B2 (ja) | 表面実装型回路モジュール | |
| US5084323A (en) | Ceramic multi-layer wiring substrate and process for preparation thereof | |
| TW202110293A (zh) | 高密度多層基板以及高密度多層基板的製造方法 | |
| US7083901B2 (en) | Joining member for Z-interconnect in electronic devices without conductive paste | |
| JPH11243267A (ja) | 配線基板 | |
| JP2874686B2 (ja) | 多層基板 | |
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JP2003282795A (ja) | 配線基板 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP2006196840A (ja) | 配線基板およびその製造方法 | |
| JPH08264938A (ja) | プリント配線板とプリント配線板の接触パッドとメッキ・バーの接続方法 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |