CN109478537A - 半导体元件安装用基板以及半导体装置 - Google Patents

半导体元件安装用基板以及半导体装置 Download PDF

Info

Publication number
CN109478537A
CN109478537A CN201780045405.9A CN201780045405A CN109478537A CN 109478537 A CN109478537 A CN 109478537A CN 201780045405 A CN201780045405 A CN 201780045405A CN 109478537 A CN109478537 A CN 109478537A
Authority
CN
China
Prior art keywords
substrate
semiconductor element
conductor
element mounting
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780045405.9A
Other languages
English (en)
Other versions
CN109478537B (zh
Inventor
木村泰人
白崎隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109478537A publication Critical patent/CN109478537A/zh
Application granted granted Critical
Publication of CN109478537B publication Critical patent/CN109478537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的半导体元件安装用基板具备第1基板、第2基板、信号线路、槽部、贯通导体以及侧面导体。第1基板具有安装区域和周边区域。第2基板在周边区域位于与第1基板的外缘重叠的位置，且包围安装区域。信号线路在第2基板的上表面位于从内缘起一直到外缘的位置。槽部在第1基板的侧面位于从下表面起一直到上表面的位置。贯通导体位于第2基板的内部，且与信号线路连接。侧面导体位于槽部的内表面，且与贯通导体电连接。并且，槽部位于比第2基板的外缘更靠内侧的位置。

Description

半导体元件安装用基板以及半导体装置
技术领域
本发明涉及用于安装半导体元件的半导体元件安装用基板。
背景技术
近几年，对半导体元件要求高的频率特性，能够提高半导体元件的频率特性的高性能的半导体元件安装用基板以及半导体装置的必要性正在提高。在半导体装置的制造中，通过在半导体元件安装用基板上的安装区域安装半导体元件，并利用引线接合等将半导体元件的电极和信号线路电连接，从而在半导体元件安装用基板安装半导体元件，成为作为产品的半导体装置(例如，参照JP特开2012-156428号公报)。在该情况下，已知为了使半导体元件和外部的电路基板电导通而在侧面设置侧面导体。
但是，在JP特开2012-156428号公报所公开的技术中，由于设置在半导体元件安装用基板的侧面的侧面导体露出，因此有时会因来自外部的影响而使导体部分受到损伤。此外，有时容易与其他电极接触。
发明内容
本发明的一实施方式涉及的半导体元件安装用基板具备第1基板、第2基板、信号线路、槽部、贯通导体以及侧面导体。第1基板具有安装区域和周边区域。第2基板在周边区域位于与第1基板的外缘重叠的位置，且包围安装区域。信号线路在第2基板的上表面位于从内缘起一直到外缘的位置。槽部在第1基板的侧面位于从下表面起一直到上表面的位置。贯通导体位于第2基板的内部，且与信号线路连接。侧面导体位于槽部的内表面，且与形成在第1基板的上表面的电极以及贯通导体电连接。并且，俯视时，槽部位于比第2基板的外缘更靠内侧的位置。
本发明的一实施方式涉及的半导体装置具备上述的半导体元件安装用基板和半导体元件。半导体元件与安装在安装区域的信号线路电连接。
附图说明
图1是本发明的一实施方式涉及的半导体装置的立体图。
图2是本发明的一实施方式涉及的半导体元件安装用基板的立体图，图2A是从上表面看的立体图，图2B是从下表面看的立体图。
图3是图2A所示的本发明的一实施方式涉及的半导体元件安装用基板的P1区域的放大图。
图4是本发明的一实施方式涉及的半导体元件安装用基板的俯视图。
图5是本发明的其他实施方式涉及的半导体元件安装用基板的立体图，图5A是从上表面看的立体图，图5B是从下表面看的立体图。
图6是图4所示的本发明的实施方式涉及的半导体元件安装用基板的A-A线处的剖视图，图6A是本发明的一实施方式涉及的半导体元件安装用基板的剖视图，图6B是本发明的其他实施方式涉及的半导体元件安装用基板的剖视图。
图7是本发明的其他实施方式涉及的半导体元件安装用基板的立体图，图7A是从上表面看的立体图，图7B是从下表面看的立体图。
图8是本发明的其他实施方式涉及的半导体元件安装用基板的立体图，图8A是从上表面看的立体图，图8B是从下表面看的立体图。
图9是仅表示本发明的其他实施方式涉及的半导体元件安装用基板当中的导体部分的分解立体图，图9A是第3基板的上表面的金属层，图9B是第2基板的上表面的信号线路以及接地导体层，图9C是第1基板的上表面的第1接地导体层以及电极，图9D是第1基板的下表面的金属层。
图10是图9C所示的第1基板的上表面的第1接地导体层以及电极的P2区域的放大图。
图11是本发明的一实施方式涉及的半导体装置的分解立体图。
图12是用于安装本发明的一实施方式涉及的半导体装置的安装基板的分解立体图。
图13是本发明的其他实施方式涉及的半导体装置，图13A是半导体装置的俯视图，图13B是安装基板的俯视图，图13C是安装基板的第2层的俯视图，图13D是安装基板的俯视透视图。
图14是本发明的其他实施方式涉及的半导体装置的分解立体图。
具体实施方式
以下，基于附图详细说明本发明的实施方式涉及的半导体元件安装用基板1。另外，在以下的附图中针对同一结构使用同一符号来进行说明。
<半导体元件安装用基板的构成>
图1是本发明的一实施方式涉及的半导体装置20的立体图，图2是本发明的一实施方式涉及的半导体元件安装用基板1的立体图，图2A是从上表面看的立体图，图2B是从下表面看的立体图。此外，图3是图2A所示的本发明的一实施方式涉及的半导体元件安装用基板的P1区域的放大图。图4是本发明的一实施方式涉及的半导体元件安装用基板1的俯视图。图5是本发明的其他实施方式涉及的半导体元件安装用基板1的立体图，图5A是从上表面看的立体图，图5B是从下表面看的立体图。图6是图4所示的本发明的实施方式涉及的半导体元件安装用基板1的A-A线处的剖视图，图6A是本发明的一实施方式涉及的半导体元件安装用基板1的剖视图，图6B是本发明的其他实施方式涉及的半导体元件安装用基板1的剖视图。在这些附图中，半导体装置20以及半导体元件安装用基板1具备第1基板101、第2基板102、信号线路2、槽部3、贯通导体4以及侧面导体5。
此外，作为本发明的其他实施方式，如图7～图9所示，半导体元件安装用基板1可以还具备第3基板103。图7是本发明的其他实施方式涉及的半导体元件安装用基板1的立体图，图7A是从上表面看的立体图，图7B是从下表面看的立体图。图8是本发明的其他实施方式涉及的半导体元件安装用基板1的立体图，图8A是从上表面看的立体图，图8B是从下表面看的立体图。并且，图9是仅表示本发明的其他实施方式涉及的半导体元件安装用基板1当中的导体部分的分解立体图，图9A是第3基板103的上表面的金属层35，图9B是第2基板102的上表面的信号线路2以及第2接地导体层8，图9C是第1基板101的上表面的第1接地导体层7、贯通导体4以及电极6，图9D是第1基板101的下表面的金属层34以及侧面导体5。此外，图10是图9C所示的第1基板的上表面的第1接地导体层7、贯通导体4以及电极6的P2区域的放大图。
半导体元件安装用基板1具有第1基板101以及第2基板102。在第1基板101的上表面具有用于安装半导体元件11的安装区域a和包围安装区域a的周边区域b。第1基板101例如由氧化铝(Al2O3)质烧结体(氧化铝陶瓷)等陶瓷构成。
第2基板102位于第1基板101的周边区域b。此时，俯视半导体元件安装用基板1时，第2基板102的外缘与第1基板101的外缘重叠。此外，第2基板102是包围安装区域a的框状。第2基板102与第1基板101同样，例如由氧化铝(Al2O3)质烧结体(氧化铝陶瓷)等陶瓷构成。
此外，在第2基板102的上表面具备信号线路2。信号线路2从第2基板102的内缘侧的一个端部起朝向外缘侧的另一个端部形成，例如，由铁、铜、镍、金、铬、钴、钼、锰或者钨等构成。或者，由这些材料的合金构成。信号线路2与半导体元件11连接。
此外，在第1基板101的侧面具有：从第1基板101的下表面起一直形成到上表面的槽部3；以及形成在槽部3的内表面并且与信号线路2、后述的电极6以及贯通导体4连接的侧面导体5。在俯视半导体元件安装用基板1时，槽部3位于比第2基板102的外缘更靠内侧的位置。侧面导体5例如由铁、铜、镍、金、铬、钴、钼、锰或者钨等构成。或者，由这些材料的合金构成。
此外，在第2基板102的内部设置与信号线路2电连接的从第2基板102的上表面起一直贯通到下表面的贯通导体4。贯通导体4进一步在第1基板101的上表面经由设置在槽部3的上端部的周围的电极6与侧面导体5电连接。贯通导体4位于与信号线路2的另一个端部重叠的位置，且被电连接。在该情况下，能够将高频的电信号更可靠地从贯通导体4传输到信号线路2，并且能够减少要传输的高频电信号的传输损耗、反射损耗。
在俯视时，槽部3位于比第2基板102的外缘更靠内侧的位置。也就是说，在槽部3所处的部位，第2基板102成为突出的状态。因此，形成于槽部3的侧面导体5能够成为良好地维持了电导通的状态。也就是说，能够降低因来自外部的影响而使导体受损、损伤或短路的可能性。
此外，在俯视时，第2基板102的外缘可以位于比第1基板101的外缘更靠外侧的位置。由此，处于槽部3的上表面的第2基板102就会更向外侧突出。也就是说，形成于槽部3的侧面导体5很难受到来自外部的影响，能够成为良好地维持了电导通的状态。能够进一步降低因来自外部的影响而使导体受损、损伤或短路的可能性。
进一步地，如图6以及图10所示，半导体元件安装基板1还具有：电极6，在第1基板101的上表面或者第2基板102的下表面位于第1基板101和第2基板102之间，并与侧面导体5电连接；以及第1接地导体层7，与电极6隔着间隔而存在。也就是说，电极6以及第1接地导体层7是位于半导体元件安装基板1的内部的信号导体层以及接地导体层。根据这样的构成，在半导体元件安装用基板1的内部，通过电极6位于被第1接地导体层7包围的位置，能够降低侧面导体5以及电极6的特性阻抗。进一步地，能够抑制在经由电极6的从侧面导体5到贯通导体4的信号传输部分中产生的电场扩展至并不希望的范围的可能性，能够在电极6和第1接地导体层7之间产生耦合。由此，能够抑制该信号传输部分的电场分布的扩展。此外，高频电信号能够在电极6和第1接地导体层7之间电场耦合的同时被传输。此外，能够使信号传输部分的特性阻抗稳定。
即，半导体元件安装用基板1成为信号传输部分被接地电位部分包围的构成，能够抑制信号传输部分的电场分布的扩展。由此，能够抑制半导体元件安装用基板1的信号传输部分的特性阻抗的变动。此外，能够提供能提高频率特性的高性能的半导体元件安装用基板1以及半导体装置20。
进一步地，在经由焊料等导电性接合材料将侧面导体5与外部的安装基板电连接时，在槽部3的内表面的下端形成由接合材料构成的凸凹透镜。通过作为这样的构成，侧面导体5可与外部的安装基板稳定地电连接。也就是说，半导体元件安装用基板1能够抑制信号传输部分的特性阻抗的变动，能够提高频率特性。
此外，半导体元件安装用基板1还可以在第2基板102的上表面夹着信号线路2地具备第2接地导体层8。根据这样的构成，在第2基板102的上表面，能够成为信号传输部分被接地电位部分相夹的所谓的共面线路的结构。其结果，能够进一步提高半导体元件安装用基板1的信号传输部分的频率特性。进一步地，将位于第1基板101和第2基板102之间且与电极6隔着间隔而存在的第1接地导体层7被设置在与信号线路2以及第2接地导体层8重叠的部位。在该情况下，成为所谓的带接地的共面线路的构成，能够进一步提高半导体元件安装用基板1的信号传输部分的频率特性。
此外，如图6以及图10所示，电极6在第1基板101的上表面或者第2基板102的下表面在与侧面导体5延伸的方向正交的方向上被设置在槽部3的上端部(第2基板102侧的端部)的周围，且与侧面导体5电连接。此时，在仰视时，电极6的外缘位于比侧面导体5的外缘更靠半导体元件安装用基板1的内侧的位置。也就是说，在仰视时，电极6不在第2基板102的下表面露出。在电极6不在第2基板102的下表面露出的情况下，在经由焊料等导电性的接合材料将半导体装置20与安装基板电连接时，能够减少接合材料经由侧面导体5而润湿扩展到电极6的情况。其结果，能够减轻因第2基板102与接合材料的热膨胀系数差而产生的应力。此外，能够降低因接合材料的润湿扩展而特性阻抗不稳定地发生变动的可能性。其结果，能够进一步良好地维持成为信号传输部分的侧面导体5以及电极6的频率特性。
此外，如图10所示，电极6中，向与槽部3相反的方向突出地设置作为内层的连接端子的第2连接端子28，在第2连接端子28的第2基板102侧的面连接贯通导体4。由此，电极6经由第2连接端子28以及贯通导体4与信号线路2电连接。其结果，半导体元件安装用基板1在电极6及第2连接端子28与第1接地导体层7之间产生的静电电容变大。此外，能够缓和特性阻抗变小的情况。因此，容易将基于电极6以及第2连接端子28的信号传输部分的特性阻抗设为期望的值，能够实现半导体元件安装用基板1的小型化。此外，能够进一步提高信号传输部分的频率特性。
在俯视时，第2连接端子28从电极6的外缘的中央部向与槽部3相反的方向被设置成直线状，在第2基板102侧的面连接贯通导体4。其结果，半导体元件安装用基板1能够缩短基于电极6以及第2连接端子28的信号传输部分的长度，能够进一步提高信号传输部分的频率特性。
此外，半导体元件安装用基板1进一步具备从第1基板101的侧面起一直到第2基板102的侧面夹着槽部3而形成的侧面接地导体31。根据这样的构成，在侧面，也成为信号传输部分被接地电位部分相夹的构成，能够抑制在半导体元件安装用基板1的信号传输部分产生的电场分布的不必要且不稳定的扩展和特性阻抗的变动。其结果，能够进一步抑制半导体元件安装用基板1的频率特性。此外，也可以从第1基板101的侧面起一直到第2基板102的侧面夹着槽部3而连续地设置侧面接地导体31。由此，半导体元件安装用基板1能够使侧面接地导体31的电位稳定化。进一步地，在俯视时，侧面接地导体31可以被设置成使设置在第1基板101的侧面的侧面接地导体31和设置在第2基板102的侧面的侧面接地导体31重叠。其结果，半导体元件安装用基板1能够进一步稳定地抑制在半导体元件安装用基板1的信号传输部分产生的电场分布的不必要且不稳定的扩展和特性阻抗的变动。
此外，如图10所示，电极6在俯视时的外形形状是大致半圆形状。根据这样的构成，在半导体元件安装用基板1的制造工序中，能够容易地设置电极6，并且能够降低在电极6的外形部分局部地产生应力的可能性。进一步地，半导体元件安装用基板1能够抑制电极6的外形部分中的电场分布的扩展发生偏倚。其结果，半导体元件安装用基板1能够降低因在电极6的外形部分产生的应力而使电极6剥离、或在第1基板101、第2基板102产生裂纹的可能性，并且能够进一步提高信号传输部分的频率特性。此外，下表面的信号电极33在俯视时的外形形状是大致半圆形状。根据这样的构成，通过与上述同样的作用效果，能够使半导体元件11和外部的安装基板之间的电连接变得稳定，能够改善频率特性。此外，在经由下表面的信号电极33利用焊料等连接构件将半导体装置20安装到外部的安装基板时，能够减少在下表面的信号电极33以及连接构件的周边产生的应力集中到一部分的情况。
此外，可以在包围安装区域a的第2基板102的周缘的内壁，以俯视半导体元件安装用基板1时在中间夹着信号线路2的方式设置内表面槽32，在该内表面槽32的内表面也形成成为接地电位的内表面接地导体。其结果，作为这样的构成的半导体元件安装用基板1能够抑制信号线路2的安装区域a侧的端部的电场分布的不必要且不稳定的扩展和特性阻抗的变动，能够进一步提高半导体元件安装用基板1的频率特性。
此外，如图5B、图6B以及图8B所示，也可以在本发明的其他实施方式涉及的半导体元件安装用基板1，作为第1基板101的一部分，在比第1接地导体层7更靠下表面的信号电极33侧设置空隙部30，使得俯视时包围安装区域a。因半导体元件安装用基板1或者半导体装置20的制造工序、使半导体装置20工作时的半导体元件11的发热，会在半导体元件安装用基板1内产生温度变化、温度梯度。其结果，有时会产生因半导体元件安装用基板1、半导体元件11的热膨胀、热收缩引起的应力。在这样的情况下，也能够通过空隙部30的存在而缓和在半导体元件安装用基板1产生的应力，因此能够抑制半导体元件安装用基板1的破损、裂纹的产生。此外，由于能够抑制伴随基板2的变形、翘曲而产生的安装区域a的变形、翘曲，因此能够稳定地将半导体元件11安装在安装区域a。此外，能够抑制伴随安装区域a的变形、翘曲而产生的半导体元件11的破损。
进一步地，在半导体元件安装用基板1的小型化方面，侧面导体5、下表面的信号电极33及电极6与第1接地导体层7之间的间隔变窄，通过空隙部30的存在，能够缓和在信号传输部分与接地电位部分之间产生的静电电容变大并且特性阻抗变小的情况。因此，容易将信号传输部分的特性阻抗设成期望的值，能够实现半导体元件安装用基板1的小型化，并且能够进一步提高信号传输部分的频率特性。
此外，半导体元件安装用基板1其安装区域a可以是金属材料。此时，安装区域a能够使用铁、铜、镍、铬、钴或者钨这样的金属材料。或者，能够使用由这些金属形成的合金。此外，安装区域a通过焊料、钎料等导电性的接合材料与第1接地导体层7电连接。根据这样的构成，半导体元件安装用基板1的散热性提高，并且安装区域a、第1接地导体层7、接地导体22、侧面接地导体31经由安装区域a而与设置在外部安装基板的后述的接地层25连接，各自的接地电位稳定。此外，由于能够增大半导体元件安装用基板1的成为接地电位的安装区域a与设置在外部安装基板的接地导体之间的接合面积，因此包含安装区域a的半导体元件安装用基板1的接地电位进一步稳定。
其结果，能够进一步提高半导体元件安装用基板1的信号传输部分的频率特性。进一步地，在半导体元件安装用基板1，若在第1基板101设置有空隙部30，则通过与前述同样的作用效果，能够抑制半导体元件安装用基板1的破损、裂纹的发生，并进一步抑制半导体元件11的破损。此外，能够进一步提高半导体元件安装用基板1的信号传输部分的频率特性。
此外，在俯视时，槽部3例如是半椭圆形状或者圆形状。此外，槽部3具有曲线部。因半导体元件安装用基板1或者半导体装置20的制造工序、使半导体装置20工作时的半导体元件11的发热，在半导体元件安装用基板1内会产生温度变化、温度梯度。由此，有时会产生因半导体元件安装用基板1的热膨胀、热收缩引起的应力。在这样的情况下，通过槽部3具有曲线部，也能够抑制应力集中在槽部3的局部，能够抑制第1基板101、侧面导体5、电极6、下表面的信号电极33以及侧面接地导体31的破损、裂纹的产生。此外，在俯视时，槽部3与电极6的外形形状相同。由此，半导体元件安装用基板1能够通过与上述相同的作用效果来抑制应力集中在槽部3以及电极6的局部的情况。
此外，如图3所示，在侧视时，可以在第1基板101以及第2基板102的侧面进一步具备凹部10。凹部10在槽部3的两侧与槽部3隔着间隔地从第1基板101的下表面起一直设置到第2基板102的上表面。该凹部10也可以在内周面设置有侧面接地导体31。由此，能够增大成为接地导体的侧面接地导体31的面积，因此能够使半导体元件安装用基板1的接地电位更稳定。此外，能够更稳定地抑制在侧面导体5的周围产生的电场分布的不必要且不稳定的扩展和特性阻抗的变动。
此外，如图7～图9所示，半导体元件安装用基板1在第2基板102的上表面还具备第3基板103。第3基板103例如与构成第1基板101以及第2基板102的材料相同，且俯视时外周的形状相同。例如，第3基板103在侧面，在俯视时与槽部3重叠的位置处具有切口部9和第2凹部12，在切口部9的内表面未设置接地导体，在第2凹部12的内表面连续地设置有侧面接地导体31。通过第3基板103设置有在内表面未设置接地导体的切口部9，从而在半导体元件安装用基板1的小型化方面，信号线路2和接地导体22的间隔变窄。由此，通过切口部9的存在，能够缓和在信号传输部分与接地电位部分之间产生的静电电容变大并且特性阻抗变小的情况。此外，在俯视时，切口部9的外形比槽部3大。由此，半导体元件安装用基板1能够抑制应力集中在位于槽部3与切口部9之间的第2基板102的情况。由此，能够降低在第2基板102产生裂纹、破裂的可能性。进一步地，在俯视时，最好使凹部10和第2凹部12的形状相同。其结果，能够抑制在凹部10与第2凹部12之间产生的应力局部地集中在凹部10与第2凹部12的界面处。此外，能够抑制在半导体元件安装用基板1的成为信号传输部分的侧面导体5的周围产生的电场分布的不必要且不稳定的扩展和特性阻抗的变动。其结果，半导体元件安装用基板1能够进一步提高信号传输部分的频率特性。
如图9所示，可以在第1基板101的下表面形成下表面的金属层34，在第3基板103的上表面形成上表面的金属层35。通过在下表面具有金属层34，从而与安装基板的电连接就会很容易。此外，经由金属层34的半导体元件安装用基板1的散热性得到提高。此外，通过具有上表面的金属层35，从而在信号线路2中传输高频电信号时产生的电场与上表面的金属层35耦合，能够抑制信号线路2周围的不必要且不稳定的电场分布的扩展。其结果，半导体元件安装用基板1能够进一步提高信号传输部分的频率特性。
因半导体元件安装用基板1或者半导体装置20的制造工序、使半导体装置20工作时的半导体元件11的发热，会产生热应力。此时，若槽部3及凹部10与切口部9及第2凹部12的形状相同，则能够如上述那样抑制热应力在槽部3及凹部10与切口部9及第2凹部12之间的接合界面局部地集中。进一步地，第3基板103中，设置有第2凹部12并且在内表面设置有侧面接地导体31。由此，能够抑制信号线路2的槽部3侧的端部中的电场分布的不必要且不稳定的扩展和特性阻抗的变动。其结果，能够进一步提高半导体元件安装用基板1的频率特性。
<半导体装置的结构>
图11是发明的一实施方式涉及的半导体装置20的分解立体图。在对半导体装置20进行组装的情况下，将半导体元件11搭载在基板2的安装区域a并经由粘接剂等粘接固定在基板2，且经由引线接合等将半导体元件11和信号线路2电连接。这样，通过将半导体元件11安装在半导体元件安装用基板1，从而完成作为产品的半导体装置20。
作为半导体装置20的其他实施方式，基于图12～图14进行说明。图12是安装本发明的一实施方式涉及的半导体装置20的安装基板21的分解立体图，图13是本发明的其他实施方式涉及的半导体装置20，图13A是半导体装置20的俯视图，图13B是安装基板21的俯视图，图13C是安装基板的第2层的俯视图，图13D是安装基板21的俯视透视图。此外，图14是本发明的其他实施方式涉及的半导体装置20的分解立体图。
安装基板21例如由多个绝缘层构成，在上层的上表面设置：信号导体26以及连接端子27，经由焊料等导电性的接合材料电连接侧面导体5以及下表面的信号电极33，并且传输高频电信号，由铜箔等金属材料构成。进一步地，安装基板21在上层的上表面在中间夹着信号导体26地形成成为接地电位的接地层25，该接地层25包围连接端子27并被设置了给定的间隔，且由铜箔等金属材料构成。
经由焊料等接合材料，对该接地层25与设置在半导体元件安装用基板1的下表面的金属层34、侧面接地导体31、由金属材料构成的安装区域a的下表面进行接合。安装基板21通过在上表面设置前述的连接端子27、信号导体26以及接地层25，从而构成作为俯视传输线路之一的所谓的共面线路。关于接地层25，在俯视时与电极6以及下表面的信号电极33重叠的位置处没有设置接地层25，进一步地，在与信号线路2的信号传输方向、即从信号线路2到半导体元件11的方向正交的方向上，在与信号线路2重叠的位置处没有设置接地层25。
此外，安装基板21在内层形成有接地导体22。接地导体22具有形成接地导体22的形成区域23以及未形成接地导体22的非形成区域24。接地导体层的非形成区域24至少未设置在俯视时与下表面的信号电极33以及连接端子27重叠的位置。由此，在将半导体装置20安装到安装基板21时，能够缓和难以调整成期望的特性阻抗的范围的情况。这是因为，因将下表面的信号电极33和连接端子27电连接的焊料等导电性的接合材料、利用该接合材料在侧面导体5的侧面形成的凸凹透镜，在信号导体26和侧面导体5之间的信号传输部分，与接地电位部分之间产生的静电电容会变大并且特性阻抗会变小。
此外，在俯视时，非形成区域24可以在与信号线路2的信号传输方向、即从信号线路2到半导体元件11的方向正交的方向上，设置于比在中间夹着侧面导体5的一对侧面接地导体31更靠内侧(侧面导体5侧)的位置处。由此，能够抑制信号导体26和侧面导体5之间的信号传输部分中的电场分布的不必要且不稳定的扩展和特性阻抗的变动。其结果，半导体元件安装用基板1能够进一步提高信号传输部分的频率特性。
以上说明的本发明并不限于上述的实施方式，能够在不脱离本发明的主旨的范围内进行各种变更等。
符号说明
1 半导体元件安装用基板
101 第1基板
102 第2基板
103 第3基板
a 安装区域
b 周边区域
2 信号线路
3 槽部
4 贯通导体
5 侧面导体
6 电极
7 第1接地导体层
8 第2接地导体层
9 切口部
10 凹部
11 半导体元件
12 第2凹部
20 半导体装置
21 安装基板
22 接地导体
23 形成区域
24 非形成区域
25 接地层
26 信号导体
27 连接端子
28 第2连接端子
30 空隙部
31 侧面接地导体
32 内表面槽
33 下表面的信号电极
34 下表面的金属层
35 上表面的金属层

Claims (9)

1.一种半导体元件安装用基板，其特征在于，具备：
第1基板，在上表面具有安装半导体元件的安装区域和包围所述安装区域的周边区域；
第2基板，呈框状，位于所述第1基板的所述周边区域，并且位于与所述第1基板的外缘重叠的位置，且包围所述安装区域；
信号线路，在所述第2基板的上表面位于从所述第2基板的内缘起一直到外缘的位置；
槽部，在所述第1基板的侧面位于从所述第1基板的下表面起一直到所述第1基板的上表面的位置；
贯通导体，位于所述第2基板的内部且与所述信号线路连接；以及
侧面导体，位于所述第1基板的所述槽部的内表面，并且与所述贯通导体电连接，
所述槽部位于比所述第2基板的外缘更靠内侧的位置。
2.根据权利要求1所述的半导体元件安装用基板，其特征在于，
在所述第2基板的下表面具有将所述侧面导体和所述贯通导体连接的电极，
仰视时，所述电极的外缘位于比所述侧面导体的外缘更靠内侧的位置。
3.根据权利要求2所述的半导体元件安装用基板，其特征在于，
在所述第1基板和所述第2基板之间具有与所述电极隔着间隔而存在的第1接地导体层，
在所述第2基板的上表面，在所述信号线路的两侧还具备与所述信号线路隔着间隔而存在的接地导体层。
4.根据权利要求1～3中任一项所述的半导体元件安装用基板，其特征在于，
俯视时，所述第2基板的外缘位于比所述第1基板的外缘更靠外侧的位置。
5.根据权利要求1～4中任一项所述的半导体元件安装用基板，其特征在于，
在所述第2基板的上表面还具备包围所述安装区域的框状的第3基板。
6.根据权利要求5所述的半导体元件安装用基板，其特征在于，
在所述第3基板的侧面，在侧视时与所述槽部重叠的位置处具有切口部。
7.根据权利要求1～6中任一项所述的半导体元件安装用基板，其特征在于，
侧视时，在所述第1基板以及所述第2基板的侧面，在所述槽部的两侧还具备与所述槽部隔着间隔而存在的凹部。
8.一种半导体装置，其特征在于，具备：
权利要求1至7中任一项所述的半导体元件安装用基板；以及
安装在所述安装区域且与所述信号线路电连接的半导体元件。
9.根据权利要求8所述的半导体装置，其特征在于，
该半导体装置还具备在所述第1基板的下表面与所述第1基板的下表面接合的安装基板，
所述安装基板在内部具有接地导体的形成区域以及接地导体的非形成区域，并且所述接地导体的非形成区域与所述侧面导体重叠。
CN201780045405.9A 2016-07-28 2017-07-24 半导体元件安装用基板以及半导体装置 Active CN109478537B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-148006 2016-07-28
JP2016148006 2016-07-28
PCT/JP2017/026604 WO2018021209A1 (ja) 2016-07-28 2017-07-24 半導体素子実装用基板および半導体装置

Publications (2)

Publication Number Publication Date
CN109478537A true CN109478537A (zh) 2019-03-15
CN109478537B CN109478537B (zh) 2022-08-19

Family

ID=61017333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780045405.9A Active CN109478537B (zh) 2016-07-28 2017-07-24 半导体元件安装用基板以及半导体装置

Country Status (5)

Country Link
US (1) US10777493B2 (zh)
EP (1) EP3493252B1 (zh)
JP (2) JP6853252B2 (zh)
CN (1) CN109478537B (zh)
WO (1) WO2018021209A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447608A (zh) * 2019-09-02 2021-03-05 矽品精密工业股份有限公司 电子封装件及其承载结构与制法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP7237609B2 (ja) * 2019-01-28 2023-03-13 京セラ株式会社 電子部品用パッケージおよび電子装置
JP7286389B2 (ja) * 2019-04-15 2023-06-05 キヤノン株式会社 無線通信装置、無線通信システムおよび通信方法
JPWO2023054419A1 (zh) 2021-09-30 2023-04-06

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218653A (ja) * 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
JPH09114393A (ja) * 1995-10-24 1997-05-02 Fujitsu Ltd 表示ユニット
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置
JPH1197736A (ja) * 1997-09-18 1999-04-09 Citizen Electronics Co Ltd 表面実装型フォトカプラ
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP2002190540A (ja) * 2000-12-20 2002-07-05 Kyocera Corp 半導体素子収納用パッケージ
JP2004179338A (ja) * 2002-11-26 2004-06-24 Kyocera Corp 半導体素子収納用パッケージ
JP2006185965A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 多数個取り配線基板および電子装置
JP2009266905A (ja) * 2008-04-23 2009-11-12 Panasonic Corp 半導体装置
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
CN103250240A (zh) * 2011-05-31 2013-08-14 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253260A (ja) * 1988-03-31 1989-10-09 Nec Corp 半導体装置
JPH09232351A (ja) * 1996-02-23 1997-09-05 Fujitsu Ltd 電子素子用パッケージ
JP3570887B2 (ja) 1998-04-28 2004-09-29 京セラ株式会社 高周波用配線基板
JP3178452B2 (ja) 1999-02-24 2001-06-18 日本電気株式会社 半導体装置用パッケージとその実装構造
JP2003068921A (ja) * 2001-08-22 2003-03-07 Toyo Commun Equip Co Ltd 表面実装型電子部品
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2004200243A (ja) 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4199019B2 (ja) 2003-02-17 2008-12-17 アルプス電気株式会社 表面実装型回路モジュール
US7971791B2 (en) * 2003-07-03 2011-07-05 Renesas Electronics Corporation Multi-function card device
JP2005129818A (ja) 2003-10-27 2005-05-19 Kyocera Corp 配線基板及びその実装構造
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
JP5791283B2 (ja) 2011-01-28 2015-10-07 京セラ株式会社 電子部品収納用パッケージ、およびそれを備えた電子装置
CN104103747A (zh) * 2013-04-03 2014-10-15 光宝电子(广州)有限公司 发光二极管封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218653A (ja) * 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
JPH09114393A (ja) * 1995-10-24 1997-05-02 Fujitsu Ltd 表示ユニット
JPH09293826A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 高周波用半導体装置
JPH1197736A (ja) * 1997-09-18 1999-04-09 Citizen Electronics Co Ltd 表面実装型フォトカプラ
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP2002190540A (ja) * 2000-12-20 2002-07-05 Kyocera Corp 半導体素子収納用パッケージ
JP2004179338A (ja) * 2002-11-26 2004-06-24 Kyocera Corp 半導体素子収納用パッケージ
JP2006185965A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 多数個取り配線基板および電子装置
JP2009266905A (ja) * 2008-04-23 2009-11-12 Panasonic Corp 半導体装置
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
CN103250240A (zh) * 2011-05-31 2013-08-14 京瓷株式会社 元件收纳用封装、半导体装置用部件以及半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447608A (zh) * 2019-09-02 2021-03-05 矽品精密工业股份有限公司 电子封装件及其承载结构与制法

Also Published As

Publication number Publication date
CN109478537B (zh) 2022-08-19
EP3493252A4 (en) 2020-04-15
EP3493252B1 (en) 2022-10-26
EP3493252A1 (en) 2019-06-05
JP7049500B2 (ja) 2022-04-06
US20190221507A1 (en) 2019-07-18
JP2021101475A (ja) 2021-07-08
US10777493B2 (en) 2020-09-15
WO2018021209A1 (ja) 2018-02-01
JP6853252B2 (ja) 2021-03-31
JPWO2018021209A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
CN109478537A (zh) 半导体元件安装用基板以及半导体装置
CN109417054B (zh) 高频用陶瓷基板及高频用半导体元件收纳封装体
JP6258724B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP5772900B2 (ja) 同軸型電気コネクタ
CN106537773B (zh) 弹性波装置
CN103650236A (zh) 高频电信号用传输线路
CN109863591A (zh) 高频基体、高频封装件以及高频模块
CN203588709U (zh) 扁平电缆及电子设备
CN103120038A (zh) 结构体和配线基板
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
TWI605647B (zh) 同軸型電連接器
CN112119489A (zh) 布线基板、封装体及模块
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
CN106415821A (zh) 元件收纳用封装以及安装结构体
JP2013131710A (ja) 接続装置
JP2013197435A (ja) 配線基板
JP2020149946A (ja) 電気コネクタ
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
WO2020110491A1 (ja) 高周波伝送装置及び高周波信号伝送方法
JP6673764B2 (ja) 半導体素子実装用基板および半導体装置
US20110215970A1 (en) High-frequency package
JP2012015310A (ja) 高周波用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant