JP4365065B2 - 高周波用パッケージ、それの回路基板との接続構造および接続方法 - Google Patents
高周波用パッケージ、それの回路基板との接続構造および接続方法 Download PDFInfo
- Publication number
- JP4365065B2 JP4365065B2 JP2002104220A JP2002104220A JP4365065B2 JP 4365065 B2 JP4365065 B2 JP 4365065B2 JP 2002104220 A JP2002104220 A JP 2002104220A JP 2002104220 A JP2002104220 A JP 2002104220A JP 4365065 B2 JP4365065 B2 JP 4365065B2
- Authority
- JP
- Japan
- Prior art keywords
- coplanar line
- input
- circuit board
- frequency package
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子で高周波信号等の伝送を行うための高周波用パッケージ、それの回路基板との接続構造および接続方法に関する。
【０００２】
【従来の技術】
近年、無線ＬＡＮ（Local Area Network）やワイヤレス・データ・アクセス等の普及と、転送データの大容量化に伴い、ＧＨｚオーダの高周波数帯、具体的には準ミリ波帯やミリ波帯の電波が広く利用されるようになってきている。しかしながら、ＧＨｚオーダの周波数帯の信号は非常に減衰しやすい性質を持つため、高周波信号の伝送を行う高周波用パッケージおよび高周波用パッケージを搭載するための回路基板は、特にこの点を考慮した材料選択や設計がなされなければならない。
【０００３】
材料選択についての一例を挙げれば、高周波用パッケージや回路基板は、伝送ロスの抑制を目的に、誘電正接（ｔａｎδ）が小さい材料が選ばれる例が多い。そのような材料としてのセラミックには、特に誘電正接が小さく導体損の小さい導体材料を用いるガラスセラミック、機器の小型化を目的に比誘電率の大きいアルミナ、放熱のために熱伝導性の優れたアルミナイトライド等があり、回路基板であるプリント板材料には、フッ素系材料や多孔性材料等がある。
【０００４】
また、高周波用半導体素子が実装される高周波用パッケージでは、高周波信号が伝送される線路として、コプレーナ線路やマイクロストリップ線路が使用される例が多い。また、高周波用パッケージの端子と回路基板の端子との接続において、高周波信号が伝送される端子には、コプレーナ線路端子部を採用する例が多い。コプレーナ線路は、誘電体の表面に形成される単一平面上に、帯状導体を平行に配置して形成される。コプレーナ線路としては、一対のグランド配線と、その間に挟まれる信号配線とを有するコプレーナ・ウェーブ・ガイドが、マイクロストリップ線路への接続が容易である等の理由で、Monolithic Micro-wave Integrated CircuitからＭＭＩＣと略称されるモノリシック・マイクロ波集積回路に多用されている。コプレーナ線路には、一対の帯状導体で形成するコプレーナ・ストリップ・ラインも含まれる。
【０００５】
セラミック材料で形成する高周波用パッケージは、セラミック粒子をバインダで結合している状態のグリーンシートと呼ばれる段階で、配線パターンや端子の形成のための導体材料を付着させておき、焼成して電気絶縁性セラミックパッケージおよび導体層として形成させる。しかしながら、セラミック材料では、グリーンシート焼成時に収縮が生じ、これに伴う配線の位置ずれは不可避である。また、コプレーナ・ウェーブ・ガイド構造のコプレーナ線路部のうち、一対のグランド配線と、その間に挟まれた信号配線とは、パッケージ表面に露出するようにして配置されるが、これらの幅や間隔は非常に狭く、さらに扱う信号の周波数が高くなるほど、信号配線の幅を狭く形成しなければならないため、セラミック材料の焼成時の収縮による配線の位置ずれの許容範囲はさらに狭くなる。
【０００６】
また、従来からのセラミック材料からなる高周波用パッケージでは、１以上のコプレーナ線路端子部と、コプレーナ線路端子部以外の高周波用半導体素子駆動用の電源端子やグランド端子およびその他の信号端子等の入出力端子部とが、高周波用パッケージの同一面内に配置されている。また、この高周波用パッケージを搭載する回路基板も、同様に、１以上のコプレーナ線路端子部にそれぞれ接続するためのコプレーナ線路電極部と、コプレーナ線路端子部以外の入出力端子部にそれぞれ接続するための入出力電極部とを有している。
【０００７】
これらの高周波用パッケージの端子部と回路基板との電極部とは、はんだ材料を介して接続されている。高周波用パッケージと回路基板との接続方法としては、予め回路基板上のコプレーナ線路電極部やコプレーナ線路電極部以外の入出力電極部にはんだペーストを塗布しておき、その上に、予め高周波用半導体素子が実装されている高周波用パッケージを位置決めして搭載し、搭載後、一括リフローにてはんだ材料を溶融させ接続する手法が、作業性とコスト的な優位性から一般的に行われている。
【０００８】
しかしながら、一括リフローによる高周波用パッケージと回路基板との接続方法では、以下のような問題が生じている。すなわち、コプレーナ端子部以外の入出力端子部の方が、コプレーナ端子部よりも、１端子当たりの面積が大きく、また端子数も多いため、はんだ溶融時のセルフアライメント効果によって、高周波用パッケージの搭載位置精度は、コプレーナ線路端子部以外の入出力端子部の位置精度によって決まってしまう。したがって、セラミック材料の焼成時の収縮による配線の位置ずれや、搭載時の位置ずれにより、コプレーナ線路端子部以外の入出力端子部の位置精度が悪い場合、その影響を受けて、コプレーナ線路端子部のグランド配線と信号配線との間でのはんだ材料による短絡や、短絡に至らないまでも、高周波用パッケージのコプレーナ線路端子部と回路基板とのコプレーナ線路電極部の位置ずれによる特性劣化が問題になりうる。
【０００９】
図９、図１０および図１１は、上記した従来の問題点について示す。これらの図を用いて、従来の高周波用パッケージの構造および回路基板への接続構造および接続方法を詳細に説明することによって、問題点が明らかになるであろう。
【００１０】
図９は、コプレーナ線路端子部と、電源端子やグランド端子およびその他の信号端子等の入出力端子部とが同一面内に配置されている高周波用パッケージを、回路基板に搭載している状態で示す。図１０は、設計値通りに焼成された高周波用パッケージが、同じく設計値通りに焼成された回路基板上に位置ずれなく搭載されている場合について、図９の切断面線Ａ−Ａ’から見た断面構成を示す。図１１は、設計値通りに焼成された高周波用パッケージが、焼成時の収縮による配線の位置ずれのある回路基板上に、一部位置ずれを伴って搭載されている場合について、図９の切断面線Ａ−Ａ’から見た断面構成を示す。
【００１１】
先ず、高周波用パッケージの全体的な構造について説明する。ガリウム砒素（ＧａＡｓ）等の半導体材料からなる高周波用半導体素子１は、銀（Ａｇ）ペースト等の導電性接着材料２にて、高周波用パッケージ５０１のキャビティ３内のダイアタッチ部４に搭載される。高周波用半導体素子１上のボンディングパッド（図示せず）は、金（Ａｕ）等からなる金属リボンまたは金属細線５を介して、高周波用パッケージ５０１のボンディングターミナル６と結線される。高周波用半導体素子１は、金属リボンまたは金属細線５による結線と、高周波用パッケージ５０１の内層配線（図示せず）を介し、回路基板５０２と接続される。高周波用半導体素子１を外部環境から保護する目的で、高周波用パッケージ５０１の開口部には、封止用はんだ材料７を介して、金属やセラミック等からなる気密性キャップ８が取り付けられる。
【００１２】
次に、高周波用パッケージの端子部について説明する。高周波用パッケージ５０１の回路基板５０２との接続面５０３側には、一対のグランド配線９ａおよび９ｂと、その間に信号配線１０とが配置され、コプレーナ線路端子部５０４が形成される。コプレーナ線路端子部５０４は、その設計値の一例として、周波数が６０ＧＨｚで、インピーダンス５０Ωのコプレーナ線路端子部を形成する場合、信号配線１０の幅は約１５０μｍ、信号配線１０とグランド配線９ａおよび９ｂとの間隔はそれぞれ約１５０μｍと非常に狭く形成される。また、扱う信号の周波数が高くなるほど、信号配線１０の幅はさらに狭く設計するのが望ましい。
【００１３】
また、コプレーナ線路端子部５０４と同一の接続面５０３上には、電源端子やグランド端子およびその他の信号端子等の入出力端子部１１も複数個配置される。これらの入出力端子部１１の寸法および端子間隔等は、通常の表面実装に支障のない範囲で形成される。入出力端子部は、その設計値の一例として、入出力端子部１１の幅は約３００μｍ、相互の間隔は約５００μｍ程度である。
【００１４】
高周波用パッケージ５０１を搭載する回路基板５０２上にも、コプレーナ線路端子部５０４に対応する、一対のグランド配線１２ａ，１２ｂと、その間に信号配線１３とが配置され、コプレーナ線路電極部５０５が形成される。さらに、コプレーナ線路電極部５０５と同一の搭載面５０６側には、高周波用パッケージ５０１側の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１に対応する複数の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４も配置される。
【００１５】
回路基板５０２上のコプレーナ線路電極部５０５と各入出力電極部１４とに予めペースト状のはんだ材料１５が塗布され、その上から高周波用半導体素子１を実装した高周波用パッケージ５０１が位置決めされ、一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ５０１のコプレーナ線路端子部５０４および各入出力端子部１１と、回路基板５０２のコプレーナ線路電極部５０５および各入出力電極部１４とがそれぞれ相互に接続される。
【００１６】
【発明が解決しようとする課題】
図９〜図１１に示す高周波用パッケージ５０１および回路基板５０２は、アルミナ等のセラミックグリーンシートに、所定の箇所にビアホール（図示せず）が開けられ、そこにタングステン（Ｗ）等の導体ペーストが充填され、またグリーンシート表面にはスクリーン印刷により導体ペーストで配線が描かれ、複数のグリーンシートが積層後に焼成される一連の工程を経て得られる。したがって、高周波用パッケージ５０１および回路基板５０２の材質として、セラミック材料を使用する場合、焼成時の収縮による配線の位置ずれは不可避であり、一般的に平面方向で１ｍｍ当たり±５０μｍ以上は収縮することが知られている。このため、多機能化等のため大サイズ化した高周波用パッケージ５０１では、配線の位置ずれが生じやすくなる。
【００１７】
なお、焼成後に表面導体のみホトリソグラフィなどの異なる製法で配線を形成する場合がある。ホトリソグラフィにより形成される配線自体の寸法精度は、優れる傾向にある。しかし、前述の表面導体も導体ペーストの焼成により形成する製造方法に比べ、コストの点で劣る。内層導体の形成はホトリソグラフィによって行うことができないので、ホトリソグラフィで形成可能なのは表面導体のみである。異なる製法による表面導体と内層導体との位置ずれが高周波用配線では問題になる。また、ホトリソグラフィでは厚い配線にはし難いため、導体損が大きくなるなどの問題点を有している。
【００１８】
したがって、図１０のように、高周波用パッケージ５０１および回路基板５０２ともに設計値通り焼成され、かつ、位置ずれなく搭載される場合は、非常に希である。図１１のように、セラミック材料の焼成時の収縮による配線の位置ずれと、搭載時の位置ずれとが生じるのが、通常である。
【００１９】
一例として、焼成時の収縮による配線の位置ずれがない高周波用パッケージ５０１と、焼成時の収縮による配線の位置ずれがあり、かつ、ずれ量は中心部よりも周囲の方が大きいことを加味した回路基板５０２とが、はんだ材料１５を介して接続された場合に関して説明する。高周波用パッケージ５０１の搭載位置精度は、高周波用パッケージ５０１側の入出力端子部１１、および回路基板５０２側の入出力電極部１４のはんだ接続の位置精度で決まる。なぜならば、これら入出力端子部１１および入出力電極部１４の面積は、コプレーナ線路端子部５０４およびコプレーナ電極部５０５よりも遙かに大きいため、はんだの溶融状態での表面張力によるセルフアライメント作用が、入出力端子部１１と入出力電極部１４との間の方がコプレーナ線路端子部５０４とコプレーナ線路電極部５０５との間よりも勝り、高周波用パッケージ５０１が入出力端子部１１のセルフアライメント位置の方へ引っ張られるためである。
【００２０】
この結果、図１１に示すように、回路基板５０２のコプレーナ線路電極部５０５以外の入出力端子部１４の内側のＸ点が起点となるように位置ずれして搭載される場合、高周波用パッケージ５０１のコプレーナ線路端子部５０４と、回路基板５０２のコプレーナ線路電極部５０５との間ではんだブリッジ１６が生じ、グランド配線と信号配線とが短絡する現象が生じる場合がある。また、短絡に至らないまでも、高周波用パッケージ５０１側のコプレーナ線路端子部５０４と回路基板５０２側のコプレーナ線路電極部５０５での位置ずれにより、高周波特性の劣化を招いてしまう。
【００２１】
このため、従来は、はんだブリッジ１６によるグランド配線と信号配線との短絡を防止するために、セラミック材料の焼成時の収縮による配線の位置ずれの公差や、高周波用パッケージ５０１を回路基板５０２に搭載する際の位置ずれ公差を厳しくすることで対応している。しかし、この手法では、材料歩留まりおよび工程歩留まりの低下を招いて、製造コストの上昇を招いてしまう。
【００２２】
また、配線位置ずれや搭載ずれの影響を受けないようにして、高周波用パッケージ５０１と回路基板５０２とを接続する手法として、コプレーナ線路端子部５０４をその他の入出力端子部１１と独立させ、同一面内に配置しない方法が考えられる。従来、そのための手法は具体的に開示されておらず、敢えて挙げるとすれば、特開平１０−１３５３９５号公報に記載のパッケージ形態の流用が考えられる。この公報には、半導体パッケージのリード状の端子部を、パッケージ側面近傍で二分し、いずれか一方を上面方向へ曲げ、他方を下面方向へ曲げるという方法が開示されている。
【００２３】
しかしながら、前述の公報に示すようなリード状の端子部を用いて、幅や間隔が狭くかつ伝送特性に優れたコプレーナ線路端子部を形成することは困難であり、また、本発明が課題としている高周波用パッケージと回路基板との高精度な接続には対応できないことは、明白である。
【００２４】
本発明の目的は、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる高周波用パッケージ、それの回路基板との接続構造および接続方法を提供することである。
【００２５】
【課題を解決するための手段】
そこで本発明は前記の問題点を解決するために、以下の手段を提供する。
【００２６】
すなわち、本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか一方に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか他方に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、高周波用パッケージの下面に設けられる一方の端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、他方の端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００２７】
本発明に従えば、セラミック材料から成る高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。複数の入出力線路は、電源、グランド、および信号入出力を含む用途を有し、各入出力線路の端部には、回路基板に形成される入出力電極部との接続に用いられる入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの上面または下面のうちいずれか一方に設けられ、入出力端子部は、コプレーナ線路端子部が設けられる面とは反対側の面に設けられる。このとき、高周波用パッケージの下面に設けられる一方の端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、高周波用パッケージの上面に設けられる他方の端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、下面に設けられる端子部と回路基板とをリフローによるはんだ接続法で接続し、上面に設けられる端子部と回路基板とを金属リボンまたは金属細線を介する接続法で接続することができる。コプレーナ線路端子部をリフローによるはんだ接続法で回路基板に接続するときには、入出力端子部は金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。入出力端子部の方を、リフローによるはんだ接続法で回路基板に接続するときであっても、コプレーナ線路端子部は金属リボンまたは金属細線を介する接続法で回路基板に接続するので、位置ずれなどの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００２８】
さらに本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの下面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、該回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００２９】
本発明に従えば、セラミック材料からなる高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。入出力線路は、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない。各入出力線路の端部には、回路基板に搭載する際に、回路基板に形成される入出力電極部との接続のための入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの上面に設けられ、入出力端子部は、高周波用パッケージの側面に設けられる。このとき、コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、コプレーナ線路端子部と回路基板とを金属リボンまたは金属細線を介する接続法で接続し、入出力端子部と回路基板とをはんだ材料を用いるスポット加熱による接続法で接続することができる。コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００３０】
また本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの下面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、
コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００３１】
本発明に従えば、セラミック材料からなる高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。入出力線路は、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない。各入出力線路の端部には、回路基板に搭載する際に、回路基板に形成される入出力電極部との接続のための入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの下面に設けられ、入出力端子部は、高周波用パッケージの側面に設けられる。このとき、コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、コプレーナ線路端子部と回路基板とをはんだ材料を用いるリフロー法による接続法で接続し、入出力端子部と回路基板とをはんだ材料を用いるスポット加熱による接続法で接続することができる。コプレーナ線路端子部をリフローによるはんだ接続法で回路基板に接続するのに対し、入出力端子部ははんだ材料を用いるスポット加熱による接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００３２】
また本発明で、前記コプレーナ線路は、一対のグランド配線と、その間に挟まれる信号配線から構成されることを特徴とする。
【００３３】
本発明に従えば、一対のグランド配線と、その間に挟まれる信号配線から構成されるコプレーナ線路の接続を、はんだ接続でもずれの影響が生じないように行うことができる。
【００３４】
さらに本発明は、請求項１に記載の高周波用パッケージと回路基板との接続構造において、
高周波用パッケージ下面に設けられる一方の端子部と前記一方の端子部に対応する回路基板に形成される一方の電極部とは、はんだ材料を用いるリフロー法によって接続され、高周波用パッケージの上面に設けられる他方の端子部と前記他方の端子部に対応する該回路基板に形成される他方の電極部とは、金属リボンまたは金属細線を介する接続法によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３５】
本発明に従えば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続、または高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続のうちの一方をはんだ材料を用いるリフロー法で行い、他方は金属リボンまたは金属細線を介する接続法を用いるので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００３６】
また本発明で、請求項２に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部と金属リボンまたは金属細線を介する接続法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３７】
本発明に従えば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続を金属リボンまたは金属細線を介する接続法によって行い、高周波パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行うので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００３８】
また本発明で、請求項３に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部とはんだ材料を用いるリフロー法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３９】
本発明に従えば、高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行い、高周波パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続をはんだ材料を用いるリフロー法によって行うので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００４０】
また本発明で、前記回路基板は、セラミック材料からなることを特徴とする。
本発明に従えば、回路基板がセラミック材料からなり、グリーンシートの状態から焼成後の収縮による高周波用パッケージとの接続用の電極部などの位置ずれが大きくても、コプレーナ線路の接続をはんだブリッジなどを生じないように行うことができる。
【００４１】
さらに本発明は、セラミック材料からなる高周波用パッケージと回路基板との接続方法において、
高周波用パッケージを、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部において、はんだ材料を用いるリフロー法による接続法に適合するように形成され、高周波用パッケージの下面に設けられ、高周波用パッケージの下面を規定する辺の中央部に配置されるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、高周波用パッケージの上面または側面に設けられる入出力端子部とを含むように形成しておき、
回路基板を、
高周波用パッケージのコプレーナ線路端子部との接続に用いられるコプレーナ線路電極部と、
高周波用パッケージの入出力端子部との接続に用いられる入出力電極部とを含むように形成しておき、
該コプレーナ線路端子部と該コプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、該入出力端子部と該入出力電極部との接続よりも先に行うことを特徴とする高周波用パッケージと回路基板との接続方法である。
【００４２】
本発明に従えば、グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、コプレーナ線路の各配線パターンの端部に形成され、回路基板との接続に用いられるコプレーナ線路端子部と、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、各入出力線路の端部に形成され、回路基板との接続に用いられる入出力端子部とを含むように形成される高周波パッケージを、回路基板に接続する。回路基板は、高周波パッケージのコプレーナ線路端子部との接続に用いられるコプレーナ線路電極部と、高周波パッケージの入出力端子部との接続に用いられる入出力電極部とを含む。コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成されており、高周波用パッケージの下面に設けられている。このような高周波パッケージを回路基板に接続する際に、コプレーナ線路端子部とコプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、入出力端子部と入出力電極部との接続よりも先に行うので、はんだ材料を介してコプレーナ線路端子部とコプレーナ線路電極部とを接続しても、入出力端子部と入出力電極部との接続の影響を受けないで、はんだブリッジなどの形成を避けることができる。
【００４３】
以上のように本発明では、コプレーナ線路端子部を高周波用パッケージの上面または下面に配置し、コプレーナ線路端子部以外の入出力端子部をコプレーナ線路端子部が配置される面以外の面に配置し、それぞれが独立して回路基板と接続される。また、コプレーナ線路端子部の接続手段を、入出力端子部の接続手段とは異ならせる。
【００４４】
これにより、非常に精細なコプレーナ線路端子部を有する高周波用パッケージと、回路基板とを一括リフローにてはんだ付けする場合でも、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受け難くすることができる。このため、配線の位置ずれの公差や、搭載位置ずれの公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上を図ることができ、結果として低コスト化を期待することができる。
【００４５】
【発明の実施の形態】
以下に、本発明の実施の複数の形態について図面を用いて説明する。なお、実施の各形態でも、図９〜図１１で説明してある部分に対応する部分には同一の参照符を付して示す。また、実施形態同士でも、対応する部分には同一の参照符を付して示す。
【００４６】
図１は、本発明の実施の一形態である高周波用パッケージを１０１を回路基板１０２に搭載している状態を示す。図２は、設計値通りに焼成された高周波用パッケージ１０１が、同じく設計値通りに焼成された回路基板上１０２に位置ずれなく搭載されている場合の断面構造を、図１の切断面線Ａ−Ａ’から見た状態で示す。図３は、設計値通りに焼成された高周波用パッケージ１０１が、焼成による収縮による配線位置ずれのある回路基板１０２上に搭載ずれを持って搭載されている場合の断面構造を、図１の切断面線Ａ−Ａ’から見た状態で示す。
【００４７】
ガリウム砒素等からなる高周波用半導体素子１は、銀ペースト等の導電性接着材料２にて、高周波用パッケージ１０１のキャビティ３内のダイアタッチ部４に搭載される。高周波用半導体素子１上のボンディングパッド（図示せず）は、金等からなる金属リボンまたは金属細線５を介して、高周波用パッケージ１０１のボンディングターミナル６に結線される。高周波用半導体素子１は、金属リボンまたは金属細線５による結線と、高周波用パッケージ１０１の内層配線（図示せず）を介し、回路基板１０２と接続される。高周波用半導体素子１を外部環境から保護する目的で、高周波用パッケージ１０１の開口部には、封止用はんだ材料７を介して、金属やセラミック等からなる気密性キャップ８が取り付けられる。このような、高周波用半導体素子１を高周波用パッケージ１０１に実装し、キャップ８にて封止するまでは従来と同様である。
【００４８】
高周波用パッケージ１０１の回路基板１０２との接続面１０３側には、一対のグランド配線９ａ，９ｂと、その間の信号配線１０とが配置され、コプレーナ線路端子部１０４が形成される。また、コプレーナ線路端子部１０４が形成される接続面１０３に対向する背面側、すなわち高周波用パッケージ１０１の裏面には、電源端子やグランド端子およびその他の信号端子等の入出力端子部１１が複数配置される。コプレーナ線路端子部１０４の寸法例も従来と同様である。
【００４９】
一方、高周波用パッケージ１０１を搭載する回路基板１０２上にも、高周波用パッケージ１０１側のコプレーナ線路端子部１０４に対応して、一対のグランド配線１２ａ，１２ｂと、その間に挟まれる信号配線１３とが配置され、コプレーナ線路電極部１０５が形成される。また、コプレーナ線路電極部１０５と同一の搭載面１０６内に、高周波用パッケージ１０１側の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１と接続するための複数の入出力電極部１４も配置される。ただし、入出力電極部１４は、高周波用パッケージ１０１を回路基板１０２に搭載し、はんだ接続する際の障害にならないように、高周波用パッケージ１０１の搭載位置よりも外周に配置される。
【００５０】
回路基板１０２上のコプレーナ線路端子部１０５にのみ予めペースト状のはんだ材料１５が塗布され、その上から高周波用パッケージを装着する。高周波用パッケージ１０１内には、高周波用半導体素子１が実装されている。ペースト状のはんだ材料１５の上に高周波用パッケージ１０１を搭載をすることによって、高周波用パッケージ１０１が位置決めされる。一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ１０１のコプレーナ線路端子部１０４の各端子部と、回路基板１０２のコプレーナ線路電極部１０５の各端子部とが相互に接続される。
【００５１】
高周波用パッケージ１０１が回路基板１０２上にはんだで接続された後、高周波用パッケージ１０１の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１と、回路基板１０２の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４とは、金等からなる金属リボンまたは金属細線１７を介して接続される。
【００５２】
図２に示すように、設計値通りに焼成された高周波用パッケージ１０１が同じく設計値通りに焼成された回路基板１０２上に搭載された場合はもちろん、図３に示すように、設計値通りに焼成された高周波用パッケージ１０１が、焼成時の収縮による配線位置ずれがあり、かつ、ずれ量は中心部よりも周囲の方が大きいことを加味した回路基板１０２に、はんだ材料１５を介して接続される場合でも、従来のようなはんだブリッジによるコプレーナ線路端子部１０４での短絡は起こらない。すなわち、高周波用パッケージ１０１のコプレーナ線路端子部１０４と、回路基板１０２のコプレーナ線路電極部１０５との間のはんだ接続は、回路基板１０２のコプレーナ線路電極部１０５の内側のＸ点が起点となるように位置ずれして搭載され得る。しかし、従来のように、コプレーナ線路電極部１０５以外の入出力電極部１４のはんだ接続で、セルフアライメント位置の方へ引っ張られることがなく、高周波用パッケージ１０１のコプレーナ線路端子部１０４と、回路基板１０２のコプレーナ線路電極部１０５との相対的な位置関係ではんだ接続され、結果的に従来のようなはんだブリッジは生じない。
【００５３】
図４は、本発明の実施の他の形態である高周波用パッケージ２０１を回路基板２０２に搭載している状態を示す。図５は、設計値通りに焼成された高周波用パッケージ２０１が、同じく設計値通りに焼成された回路基板２０２上に位置ずれなく搭載されている場合についての断面構成を、図４の切断面線Ａ−Ａ’から見て示す。図６は、設計値通りに焼成された高周波用パッケージ２０１が、焼成による収縮による配線ずれのある回路基板２０２上に搭載ずれを持って搭載されている場合についての断面構成を、図４の切断面線Ａ−Ａ’から見て示す。
【００５４】
ガリウム砒素等からなる高周波用半導体素子１が、高周波用パッケージ２０１内に実装され、キャップ８にて封止されるまでは、従来および図１の実施形態と同様である。高周波用パッケージ２０１の回路基板２０２との接続面２０３側には、コプレーナ線路端子部２０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１が形成される。また、入出力端子部１１が形成される接続面２０３に対向する面、すなわち高周波用パッケージ２０１の背面には、一対のグランド配線９ａ，９ｂと、その間の信号配線１０とが配置され、１以上のコプレーナ線路端子部２０４が形成される。コプレーナ線路端子部２０４の寸法例も従来と同様である。
【００５５】
一方、高周波用パッケージ２０１を搭載する回路基板２０２上には、コプレーナ線路端子部２０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１に対応して、複数の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４が配置されている。また、一対のグランド配線１２ａ，１２ｂと、その間に信号配線１３とが配置されているコプレーナ線路電極部２０５が、入出力電極部１４と同一の搭載面２０６内に形成される。ただし、コプレーナ線路電極部２０５は、後述するように、高周波用パッケージ２０１と回路基板２０２とのはんだ接続の障害にならないように、高周波用パッケージ２０１を搭載する位置よりも外周側に配置される。
【００５６】
回路基板２０２上のコプレーナ線路電極部２０５以外の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４にのみ予めペースト状のはんだ材料１５が塗布され、その上から高周波用半導体素子１が実装された高周波用パッケージ２０１が位置決めされ、一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ２０１のコプレーナ線路端子部２０４以外の各入出力端子部１１と、回路基板２０２のコプレーナ線路電極部２０５以外の各入出力電極部１４とが相互に接続される。
【００５７】
高周波用パッケージ２０１が、回路基板２０２上にはんだ接続された後、高周波用パッケージのコプレーナ線路端子部２０４と、回路基板２０２のコプレーナ線路電極部２０５との間は、金等からなる金属リボンまたは金属細線１７を介して接続される。高周波用パッケージ２０２のコプレーナ線路端子部２０４と、回路基板２０２のコプレーナ線路電極部２０５とは、金属リボンまたは金属細線１７を介して接続されるため、コプレーナ線路端子部２０４以外の入出力端子部１１のはんだ接続の位置精度の影響を受けないようにすることができる。
【００５８】
図７は、本発明の実施のさらに他の形態である高周波用パッケージ３０１を回路基板３０２に搭載している状態を示す。本実施形態による高周波用パッケージ３０１と回路基板３０２との接続構造は、高周波用パッケージ３０１側のコプレーナ線路端子部３０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部は、キャスタレーション１８としてパッケージ側面に形成され、その端部ではんだ接続に寄与する部位が、コプレーナ線路端子部３０４が形成されている面の反対側に形成されていてもよい。図７では、コプレーナ線路端子部３０４は、回路基板３０２に対向する面の反対側に形成され、回路基板のコプレーナ線路電極部３０５に金属リボンまたは金属細線１７を介して接続される。
【００５９】
図８は、本発明の実施のさらに他の形態である高周波用パッケージ４０１を回路基板４０２に搭載している状態を示す。高周波用パッケージ４０１と回路基板４０２とのはんだ接続は、一括リフローによらず、局所加熱により、コプレーナ線路端子部４０４もしくはコプレーナ線路端子部４０４以外の入出力端子部１１のはんだを溶融し接続する。たとえば、入出力端子部は図７と同様に、パッケージ側面のキャスタレーション１８を利用して接続可能にしておく。高周波用パッケージ４０１のコプレーナ線路端子部４０４のある面を回路基板４０２に対向させて、コプレーナ線路端子部４０４をリフローによりはんだ接続し、入出力端子部へはんだ材料を供給した後、入出力端子部をスポット加熱によりはんだを溶融して接続することができる。この場合、入出力端子部の接続よりも、コプレーナ線路端子部４０４の位置に合わせた接続を先に行っている。なお、入出力端子部の導体は、回路基板に対向する面に設けられた図示しない導体部分とキャスタレーョン１８に設けられる導体部分から構成されている。
【００６０】
コプレーナ線路端子部４０４は、高周波用パッケージ４０１の辺の中央付近に配置されているので、接続面積が小さくても、高周波用パッケージの傾きを引き起こすことなく、良好な接続が行える。また、コプレーナ線路端子部４０４の接続を入出力端子部の接続に先行して行っているので、焼成時の収縮による配線の位置ずれがあっても、コプレーナ線路端子部４０４の接続の位置ずれを最小に抑えることを意図して行うことができるので、コプレーナ線路端子部４０４の高周波特性のためには望ましい接続を行うことができる。
【００６１】
なお、リフローなどのセルフアライメント作用が働くような接続を行わない場合でも、コプレーナ線路端子部が、高周波用パッケージの辺の端の方に配置されるよりも、辺の中央付近に配置されていれば、焼成時の収縮による配線の位置ずれがあっても、コプレーナ線路端子部のセンターラインに対して両側に均等になる可能性が高いので、入出力端子部の位置ずれ最大値も抑えられることになり、入出力端子部の接続上望ましい。
【００６２】
これに関連して追記すると、図４の実施形態のように、入出力端子部１１の接続後に接続面２０３と反対側の面にあるコプレーナ線路端子部２０４の接続を行うような場合でも、コプレーナ線路端子部２０４を高周波用パッケージ２０１の辺の中央付近に配置し、コプレーナ線路端子部２０４のセンターライン、もしくは、複数のコプレーナ線路端子部２０４がある場合はセンターラインの交点やコプレーナ線路端子部２０４の重心などを基準として、入出力端子部１１を振り分けたり入出力端子部１１の重心が基準に重なるように配置したりすることは、望ましい。なぜなら、これにより、コプレーナ線路端子部２０４の位置ずれは、焼成時の収縮による配線の位置ずれがあっても、こうした配置を行わない場合に比べて、位置ずれ量を抑えることができ、高周波特性の劣化の防止のためには好適であるからである。
【００６３】
コプレーナ線路端子部を先にはんだ材料で接続する場合、入出力端子部の接続時に与えられる熱量が多すぎると、コプレーナ線路端子部のはんだが再溶融し、コプレーナ線路端子部の位置ずれを発生してしまうので、好ましくないことは、前述の通りである。しかし、コプレーナ線路端子部のはんだが再溶融しない熱量であっても、大面積の入出力端子部に対し、例えばライン式のスポット加熱などを行えば、入出力端子部の大きなセルフアライメント作用のために、高周波用パッケージの引き寄せや歪みが発生し、接続面積の小さいコプレーナ線路端子部に、これによる応力歪みが発生する可能性がある。このため、入出力端子部の接続は、セルフアライメント作用が大きくならないよう、少しずつ行うのが望ましい。あるいは、コプレーナ線路端子部の接続の後、高周波用パッケージと回路基板とを、例えば高周波用パッケージのコーナー部で接続端子の無い部分を、樹脂などで固定する等の動かないための処理をした後、入出力端子部の接続を行ってもよい。なお、入出力端子部は、大面積の入出力端子のセルフアライメント作用が影響を及ぼさないように少しずつ接続しているので、コプレーナ線路端子部と入出力端子部は同一面に形成することが可能である。
【００６４】
さらに加えて、例えば、高周波用パッケージと回路基板との間には、両者の接続強度確保の目的で、樹脂からなるアンダーフィル材を充填するようにしてもよい。
【００６５】
以上の各実施形態で説明しているように、本発明を用いることによって、１以上のコプレーナ線路端子部と、コプレーナ線路端子部以外の複数の電源端子やグランド端子およびその他の信号端子等の入出力端子部を有する高周波用パッケージおよび回路基板において、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれが生じても、コプレーナ線路端子部でのはんだブリッジによるグランド配線と信号配線との短絡や、高周波特性劣化に至るような接続ずれを生じさせないで高周波用パッケージおよび回路基板との接続を行うことができる。これによって、高周波用パッケージと回路基板との配線の位置ずれの公差や、高周波用パッケージを搭載する際の位置ずれ公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上が図れ、結果として低コスト化も図ることができる。
【００６６】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
【発明の効果】
以上のように本発明によれば、セラミック材料からなる高周波用パッケージは、高周波用パッケージのコプレーナ線路端子部または入出力端子部の一方が、はんだ材料を用いるリフロー法による接続法に適合するように形成されているので、リフローによるはんだ接続法で回路基板に接続することができる。他方は、金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００６８】
さらに本発明によれば、セラミック材料からなる高周波用パッケージは、コプレーナ線路端子部が、高周波用パッケージの上面に形成され、入出力端子部が高周波用パッケージの側面に形成される。コプレーナ線路端子部は金属リボンまたは金属細線によって接続され、入出力端子部ははんだ材料を用いるスポット加熱による接続法によって接続されるので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００６９】
また本発明によれば、セラミック材料からなる高周波用パッケージは、コプレーナ線路端子部が、高周波用パッケージの下面に形成され、入出力端子部が高周波用パッケージの側面に形成される。コプレーナ線路端子部ははんだ材料を用いるリフロー法によって接続され、入出力端子部ははんだ材料を用いるスポット加熱による接続法によって接続されるので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００７０】
また本発明によれば、一対のグランド配線と、その間に挟まれる信号配線から構成されるコプレーナ線路の接続を、はんだ接続でもずれの影響が生じないように行うことができる。
【００７１】
さらに本発明によれば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続、および高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続のうちの一方をはんだ材料を用いるリフロー法で行い、他方は金属リボンまたは金属細線を介する接続法を用いるので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７２】
また本発明によれば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続を金属リボンまたは金属細線を介する接続法によって行い、高周波パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行うので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７３】
また本発明によれば、高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行い、高周波パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続をはんだ材料を用いるリフロー法によって行うので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７４】
また本発明によれば、回路基板がセラミック材料からなり、グリーンシートの状態から焼成後の収縮で高周波用パッケージとの接続用の電極部などの位置ずれが大きくても、コプレーナ線路の接続をはんだブリッジなどを生じないように行うことができる。
【００７５】
さらに本発明によれば、高周波パッケージを回路基板に接続する際に、コプレーナ線路端子部とコプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、入出力端子部と入出力電極部との接続よりも先に行うので、はんだ材料を介してコプレーナ線路端子部とコプレーナ線路電極部とを接続しても、入出力端子部と入出力電極部との接続の影響を受けないで、はんだブリッジなどの形成を避けることができる。
【００７６】
以上のように本発明では、コプレーナ線路端子部を高周波用パッケージの上面または下面に配置し、コプレーナ線路端子部以外の入出力端子部をコプレーナ線路端子部が配置される面以外の面に配置し、それぞれが独立して回路基板と接続される。また、コプレーナ線路端子部の接続手段を、入出力端子部の接続手段とは異ならせる。
【００７７】
すなわち本発明では、非常に精細なコプレーナ線路端子部を有する高周波用パッケージと、回路基板とを一括リフローにてはんだ付けする場合でも、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受け難くすることができる。このため、配線の位置ずれの公差や、搭載位置ずれの公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上を図ることができ、結果として低コスト化を期待することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である高周波用パッケージ１０１と回路基板１０２との接続状態を示す斜視図である。
【図２】高周波用パッケージ１０１および回路基板１０２ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図１の切断面線Ａ−Ａ’から見た断面図である。
【図３】高周波用パッケージ１０１および回路基板１０２ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図１の切断面線Ａ−Ａ’から見た断面図である。
【図４】本発明の実施の他の形態である高周波用パッケージ２０１と回路基板２０２との接続状態を示す斜視図である。
【図５】高周波用パッケージ２０１および回路基板２０２ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図４の切断面線Ａ−Ａ’から見た断面図である。
【図６】高周波用パッケージ２０１および回路基板２０２ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図４の切断面線Ａ−Ａ’から見た断面図である。
【図７】本発明の実施の他の形態である高周波用パッケージ３０１と回路基板３０２との接続状態を示す斜視図である。
【図８】本発明の実施の他の形態である高周波用パッケージ４０１と回路基板４０２との接続状態を示す斜視図である。
【図９】従来の高周波用パッケージと回路基板との接続状態を示す斜視図である。
【図１０】高周波用パッケージおよび回路基板ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図９の切断面線Ａ−Ａ’から見た断面図である。
【図１１】高周波用パッケージおよび回路基板ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図９の切断面線Ａ−Ａ’から見た断面図である。
【符号の説明】
１ 高周波用半導体素子
２ 導電性接着材料
３ キャビティ
４ ダイアタッチ部
５，１７ 金属リボンまたは金属細線
６ ボンディングターミナル
７ 封止用はんだ材料
８ 気密性キャップ
９ａ、９ｂ，１２ａ，１２ｂ グランド配線
１０，１３ 信号配線
１１ 入出力端子部
１４ 入出力電極部
１５ はんだ材料
１６ はんだブリッジ
１８ キャスタレーション
１０１，２０１，３０１，４０１ 高周波用パッケージ
１０２，２０２，３０２，４０２ 回路基板
１０３，２０３ 接続面
１０４，２０４，３０４，４０３ コプレーナ線路端子部
１０５，２０５，３０５，４０５ コプレーナ線路電極部
１０６，２０６ 搭載面
【発明の属する技術分野】
本発明は、半導体素子で高周波信号等の伝送を行うための高周波用パッケージ、それの回路基板との接続構造および接続方法に関する。
【０００２】
【従来の技術】
近年、無線ＬＡＮ（Local Area Network）やワイヤレス・データ・アクセス等の普及と、転送データの大容量化に伴い、ＧＨｚオーダの高周波数帯、具体的には準ミリ波帯やミリ波帯の電波が広く利用されるようになってきている。しかしながら、ＧＨｚオーダの周波数帯の信号は非常に減衰しやすい性質を持つため、高周波信号の伝送を行う高周波用パッケージおよび高周波用パッケージを搭載するための回路基板は、特にこの点を考慮した材料選択や設計がなされなければならない。
【０００３】
材料選択についての一例を挙げれば、高周波用パッケージや回路基板は、伝送ロスの抑制を目的に、誘電正接（ｔａｎδ）が小さい材料が選ばれる例が多い。そのような材料としてのセラミックには、特に誘電正接が小さく導体損の小さい導体材料を用いるガラスセラミック、機器の小型化を目的に比誘電率の大きいアルミナ、放熱のために熱伝導性の優れたアルミナイトライド等があり、回路基板であるプリント板材料には、フッ素系材料や多孔性材料等がある。
【０００４】
また、高周波用半導体素子が実装される高周波用パッケージでは、高周波信号が伝送される線路として、コプレーナ線路やマイクロストリップ線路が使用される例が多い。また、高周波用パッケージの端子と回路基板の端子との接続において、高周波信号が伝送される端子には、コプレーナ線路端子部を採用する例が多い。コプレーナ線路は、誘電体の表面に形成される単一平面上に、帯状導体を平行に配置して形成される。コプレーナ線路としては、一対のグランド配線と、その間に挟まれる信号配線とを有するコプレーナ・ウェーブ・ガイドが、マイクロストリップ線路への接続が容易である等の理由で、Monolithic Micro-wave Integrated CircuitからＭＭＩＣと略称されるモノリシック・マイクロ波集積回路に多用されている。コプレーナ線路には、一対の帯状導体で形成するコプレーナ・ストリップ・ラインも含まれる。
【０００５】
セラミック材料で形成する高周波用パッケージは、セラミック粒子をバインダで結合している状態のグリーンシートと呼ばれる段階で、配線パターンや端子の形成のための導体材料を付着させておき、焼成して電気絶縁性セラミックパッケージおよび導体層として形成させる。しかしながら、セラミック材料では、グリーンシート焼成時に収縮が生じ、これに伴う配線の位置ずれは不可避である。また、コプレーナ・ウェーブ・ガイド構造のコプレーナ線路部のうち、一対のグランド配線と、その間に挟まれた信号配線とは、パッケージ表面に露出するようにして配置されるが、これらの幅や間隔は非常に狭く、さらに扱う信号の周波数が高くなるほど、信号配線の幅を狭く形成しなければならないため、セラミック材料の焼成時の収縮による配線の位置ずれの許容範囲はさらに狭くなる。
【０００６】
また、従来からのセラミック材料からなる高周波用パッケージでは、１以上のコプレーナ線路端子部と、コプレーナ線路端子部以外の高周波用半導体素子駆動用の電源端子やグランド端子およびその他の信号端子等の入出力端子部とが、高周波用パッケージの同一面内に配置されている。また、この高周波用パッケージを搭載する回路基板も、同様に、１以上のコプレーナ線路端子部にそれぞれ接続するためのコプレーナ線路電極部と、コプレーナ線路端子部以外の入出力端子部にそれぞれ接続するための入出力電極部とを有している。
【０００７】
これらの高周波用パッケージの端子部と回路基板との電極部とは、はんだ材料を介して接続されている。高周波用パッケージと回路基板との接続方法としては、予め回路基板上のコプレーナ線路電極部やコプレーナ線路電極部以外の入出力電極部にはんだペーストを塗布しておき、その上に、予め高周波用半導体素子が実装されている高周波用パッケージを位置決めして搭載し、搭載後、一括リフローにてはんだ材料を溶融させ接続する手法が、作業性とコスト的な優位性から一般的に行われている。
【０００８】
しかしながら、一括リフローによる高周波用パッケージと回路基板との接続方法では、以下のような問題が生じている。すなわち、コプレーナ端子部以外の入出力端子部の方が、コプレーナ端子部よりも、１端子当たりの面積が大きく、また端子数も多いため、はんだ溶融時のセルフアライメント効果によって、高周波用パッケージの搭載位置精度は、コプレーナ線路端子部以外の入出力端子部の位置精度によって決まってしまう。したがって、セラミック材料の焼成時の収縮による配線の位置ずれや、搭載時の位置ずれにより、コプレーナ線路端子部以外の入出力端子部の位置精度が悪い場合、その影響を受けて、コプレーナ線路端子部のグランド配線と信号配線との間でのはんだ材料による短絡や、短絡に至らないまでも、高周波用パッケージのコプレーナ線路端子部と回路基板とのコプレーナ線路電極部の位置ずれによる特性劣化が問題になりうる。
【０００９】
図９、図１０および図１１は、上記した従来の問題点について示す。これらの図を用いて、従来の高周波用パッケージの構造および回路基板への接続構造および接続方法を詳細に説明することによって、問題点が明らかになるであろう。
【００１０】
図９は、コプレーナ線路端子部と、電源端子やグランド端子およびその他の信号端子等の入出力端子部とが同一面内に配置されている高周波用パッケージを、回路基板に搭載している状態で示す。図１０は、設計値通りに焼成された高周波用パッケージが、同じく設計値通りに焼成された回路基板上に位置ずれなく搭載されている場合について、図９の切断面線Ａ−Ａ’から見た断面構成を示す。図１１は、設計値通りに焼成された高周波用パッケージが、焼成時の収縮による配線の位置ずれのある回路基板上に、一部位置ずれを伴って搭載されている場合について、図９の切断面線Ａ−Ａ’から見た断面構成を示す。
【００１１】
先ず、高周波用パッケージの全体的な構造について説明する。ガリウム砒素（ＧａＡｓ）等の半導体材料からなる高周波用半導体素子１は、銀（Ａｇ）ペースト等の導電性接着材料２にて、高周波用パッケージ５０１のキャビティ３内のダイアタッチ部４に搭載される。高周波用半導体素子１上のボンディングパッド（図示せず）は、金（Ａｕ）等からなる金属リボンまたは金属細線５を介して、高周波用パッケージ５０１のボンディングターミナル６と結線される。高周波用半導体素子１は、金属リボンまたは金属細線５による結線と、高周波用パッケージ５０１の内層配線（図示せず）を介し、回路基板５０２と接続される。高周波用半導体素子１を外部環境から保護する目的で、高周波用パッケージ５０１の開口部には、封止用はんだ材料７を介して、金属やセラミック等からなる気密性キャップ８が取り付けられる。
【００１２】
次に、高周波用パッケージの端子部について説明する。高周波用パッケージ５０１の回路基板５０２との接続面５０３側には、一対のグランド配線９ａおよび９ｂと、その間に信号配線１０とが配置され、コプレーナ線路端子部５０４が形成される。コプレーナ線路端子部５０４は、その設計値の一例として、周波数が６０ＧＨｚで、インピーダンス５０Ωのコプレーナ線路端子部を形成する場合、信号配線１０の幅は約１５０μｍ、信号配線１０とグランド配線９ａおよび９ｂとの間隔はそれぞれ約１５０μｍと非常に狭く形成される。また、扱う信号の周波数が高くなるほど、信号配線１０の幅はさらに狭く設計するのが望ましい。
【００１３】
また、コプレーナ線路端子部５０４と同一の接続面５０３上には、電源端子やグランド端子およびその他の信号端子等の入出力端子部１１も複数個配置される。これらの入出力端子部１１の寸法および端子間隔等は、通常の表面実装に支障のない範囲で形成される。入出力端子部は、その設計値の一例として、入出力端子部１１の幅は約３００μｍ、相互の間隔は約５００μｍ程度である。
【００１４】
高周波用パッケージ５０１を搭載する回路基板５０２上にも、コプレーナ線路端子部５０４に対応する、一対のグランド配線１２ａ，１２ｂと、その間に信号配線１３とが配置され、コプレーナ線路電極部５０５が形成される。さらに、コプレーナ線路電極部５０５と同一の搭載面５０６側には、高周波用パッケージ５０１側の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１に対応する複数の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４も配置される。
【００１５】
回路基板５０２上のコプレーナ線路電極部５０５と各入出力電極部１４とに予めペースト状のはんだ材料１５が塗布され、その上から高周波用半導体素子１を実装した高周波用パッケージ５０１が位置決めされ、一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ５０１のコプレーナ線路端子部５０４および各入出力端子部１１と、回路基板５０２のコプレーナ線路電極部５０５および各入出力電極部１４とがそれぞれ相互に接続される。
【００１６】
【発明が解決しようとする課題】
図９〜図１１に示す高周波用パッケージ５０１および回路基板５０２は、アルミナ等のセラミックグリーンシートに、所定の箇所にビアホール（図示せず）が開けられ、そこにタングステン（Ｗ）等の導体ペーストが充填され、またグリーンシート表面にはスクリーン印刷により導体ペーストで配線が描かれ、複数のグリーンシートが積層後に焼成される一連の工程を経て得られる。したがって、高周波用パッケージ５０１および回路基板５０２の材質として、セラミック材料を使用する場合、焼成時の収縮による配線の位置ずれは不可避であり、一般的に平面方向で１ｍｍ当たり±５０μｍ以上は収縮することが知られている。このため、多機能化等のため大サイズ化した高周波用パッケージ５０１では、配線の位置ずれが生じやすくなる。
【００１７】
なお、焼成後に表面導体のみホトリソグラフィなどの異なる製法で配線を形成する場合がある。ホトリソグラフィにより形成される配線自体の寸法精度は、優れる傾向にある。しかし、前述の表面導体も導体ペーストの焼成により形成する製造方法に比べ、コストの点で劣る。内層導体の形成はホトリソグラフィによって行うことができないので、ホトリソグラフィで形成可能なのは表面導体のみである。異なる製法による表面導体と内層導体との位置ずれが高周波用配線では問題になる。また、ホトリソグラフィでは厚い配線にはし難いため、導体損が大きくなるなどの問題点を有している。
【００１８】
したがって、図１０のように、高周波用パッケージ５０１および回路基板５０２ともに設計値通り焼成され、かつ、位置ずれなく搭載される場合は、非常に希である。図１１のように、セラミック材料の焼成時の収縮による配線の位置ずれと、搭載時の位置ずれとが生じるのが、通常である。
【００１９】
一例として、焼成時の収縮による配線の位置ずれがない高周波用パッケージ５０１と、焼成時の収縮による配線の位置ずれがあり、かつ、ずれ量は中心部よりも周囲の方が大きいことを加味した回路基板５０２とが、はんだ材料１５を介して接続された場合に関して説明する。高周波用パッケージ５０１の搭載位置精度は、高周波用パッケージ５０１側の入出力端子部１１、および回路基板５０２側の入出力電極部１４のはんだ接続の位置精度で決まる。なぜならば、これら入出力端子部１１および入出力電極部１４の面積は、コプレーナ線路端子部５０４およびコプレーナ電極部５０５よりも遙かに大きいため、はんだの溶融状態での表面張力によるセルフアライメント作用が、入出力端子部１１と入出力電極部１４との間の方がコプレーナ線路端子部５０４とコプレーナ線路電極部５０５との間よりも勝り、高周波用パッケージ５０１が入出力端子部１１のセルフアライメント位置の方へ引っ張られるためである。
【００２０】
この結果、図１１に示すように、回路基板５０２のコプレーナ線路電極部５０５以外の入出力端子部１４の内側のＸ点が起点となるように位置ずれして搭載される場合、高周波用パッケージ５０１のコプレーナ線路端子部５０４と、回路基板５０２のコプレーナ線路電極部５０５との間ではんだブリッジ１６が生じ、グランド配線と信号配線とが短絡する現象が生じる場合がある。また、短絡に至らないまでも、高周波用パッケージ５０１側のコプレーナ線路端子部５０４と回路基板５０２側のコプレーナ線路電極部５０５での位置ずれにより、高周波特性の劣化を招いてしまう。
【００２１】
このため、従来は、はんだブリッジ１６によるグランド配線と信号配線との短絡を防止するために、セラミック材料の焼成時の収縮による配線の位置ずれの公差や、高周波用パッケージ５０１を回路基板５０２に搭載する際の位置ずれ公差を厳しくすることで対応している。しかし、この手法では、材料歩留まりおよび工程歩留まりの低下を招いて、製造コストの上昇を招いてしまう。
【００２２】
また、配線位置ずれや搭載ずれの影響を受けないようにして、高周波用パッケージ５０１と回路基板５０２とを接続する手法として、コプレーナ線路端子部５０４をその他の入出力端子部１１と独立させ、同一面内に配置しない方法が考えられる。従来、そのための手法は具体的に開示されておらず、敢えて挙げるとすれば、特開平１０−１３５３９５号公報に記載のパッケージ形態の流用が考えられる。この公報には、半導体パッケージのリード状の端子部を、パッケージ側面近傍で二分し、いずれか一方を上面方向へ曲げ、他方を下面方向へ曲げるという方法が開示されている。
【００２３】
しかしながら、前述の公報に示すようなリード状の端子部を用いて、幅や間隔が狭くかつ伝送特性に優れたコプレーナ線路端子部を形成することは困難であり、また、本発明が課題としている高周波用パッケージと回路基板との高精度な接続には対応できないことは、明白である。
【００２４】
本発明の目的は、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる高周波用パッケージ、それの回路基板との接続構造および接続方法を提供することである。
【００２５】
【課題を解決するための手段】
そこで本発明は前記の問題点を解決するために、以下の手段を提供する。
【００２６】
すなわち、本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか一方に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか他方に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、高周波用パッケージの下面に設けられる一方の端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、他方の端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００２７】
本発明に従えば、セラミック材料から成る高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。複数の入出力線路は、電源、グランド、および信号入出力を含む用途を有し、各入出力線路の端部には、回路基板に形成される入出力電極部との接続に用いられる入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの上面または下面のうちいずれか一方に設けられ、入出力端子部は、コプレーナ線路端子部が設けられる面とは反対側の面に設けられる。このとき、高周波用パッケージの下面に設けられる一方の端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、高周波用パッケージの上面に設けられる他方の端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、下面に設けられる端子部と回路基板とをリフローによるはんだ接続法で接続し、上面に設けられる端子部と回路基板とを金属リボンまたは金属細線を介する接続法で接続することができる。コプレーナ線路端子部をリフローによるはんだ接続法で回路基板に接続するときには、入出力端子部は金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。入出力端子部の方を、リフローによるはんだ接続法で回路基板に接続するときであっても、コプレーナ線路端子部は金属リボンまたは金属細線を介する接続法で回路基板に接続するので、位置ずれなどの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００２８】
さらに本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの下面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、該回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００２９】
本発明に従えば、セラミック材料からなる高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。入出力線路は、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない。各入出力線路の端部には、回路基板に搭載する際に、回路基板に形成される入出力電極部との接続のための入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの上面に設けられ、入出力端子部は、高周波用パッケージの側面に設けられる。このとき、コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、コプレーナ線路端子部と回路基板とを金属リボンまたは金属細線を介する接続法で接続し、入出力端子部と回路基板とをはんだ材料を用いるスポット加熱による接続法で接続することができる。コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００３０】
また本発明は、セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの下面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、
コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージである。
【００３１】
本発明に従えば、セラミック材料からなる高周波用パッケージは、コプレーナ線路と、コプレーナ線路端子部と、複数の入出力線路と、入出力端子部とを含む。コプレーナ線路は、グランド配線を含む複数の配線パターンが平行に配置される構造を有し、各配線パターンの端部には、回路基板に形成されるコプレーナ線路電極部との接続に用いられるコプレーナ線路端子部が形成される。入出力線路は、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない。各入出力線路の端部には、回路基板に搭載する際に、回路基板に形成される入出力電極部との接続のための入出力端子部が形成される。コプレーナ線路端子部は、高周波用パッケージの下面に設けられ、入出力端子部は、高周波用パッケージの側面に設けられる。このとき、コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されている。したがって、高周波用パッケージの下面が回路基板と対向するように、高周波用パッケージを回路基板に搭載して接続する場合に、コプレーナ線路端子部と回路基板とをはんだ材料を用いるリフロー法による接続法で接続し、入出力端子部と回路基板とをはんだ材料を用いるスポット加熱による接続法で接続することができる。コプレーナ線路端子部をリフローによるはんだ接続法で回路基板に接続するのに対し、入出力端子部ははんだ材料を用いるスポット加熱による接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置されるので、セラミック材料から成る高周波用パッケージをグリーンシートから焼成して形成する際の高周波用パッケージの収縮に起因する位置ずれを、辺の周辺側に配置する場合よりも、小さくすることができる。
【００３２】
また本発明で、前記コプレーナ線路は、一対のグランド配線と、その間に挟まれる信号配線から構成されることを特徴とする。
【００３３】
本発明に従えば、一対のグランド配線と、その間に挟まれる信号配線から構成されるコプレーナ線路の接続を、はんだ接続でもずれの影響が生じないように行うことができる。
【００３４】
さらに本発明は、請求項１に記載の高周波用パッケージと回路基板との接続構造において、
高周波用パッケージ下面に設けられる一方の端子部と前記一方の端子部に対応する回路基板に形成される一方の電極部とは、はんだ材料を用いるリフロー法によって接続され、高周波用パッケージの上面に設けられる他方の端子部と前記他方の端子部に対応する該回路基板に形成される他方の電極部とは、金属リボンまたは金属細線を介する接続法によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３５】
本発明に従えば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続、または高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続のうちの一方をはんだ材料を用いるリフロー法で行い、他方は金属リボンまたは金属細線を介する接続法を用いるので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００３６】
また本発明で、請求項２に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部と金属リボンまたは金属細線を介する接続法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３７】
本発明に従えば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続を金属リボンまたは金属細線を介する接続法によって行い、高周波パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行うので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００３８】
また本発明で、請求項３に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部とはんだ材料を用いるリフロー法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造である。
【００３９】
本発明に従えば、高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行い、高周波パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続をはんだ材料を用いるリフロー法によって行うので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００４０】
また本発明で、前記回路基板は、セラミック材料からなることを特徴とする。
本発明に従えば、回路基板がセラミック材料からなり、グリーンシートの状態から焼成後の収縮による高周波用パッケージとの接続用の電極部などの位置ずれが大きくても、コプレーナ線路の接続をはんだブリッジなどを生じないように行うことができる。
【００４１】
さらに本発明は、セラミック材料からなる高周波用パッケージと回路基板との接続方法において、
高周波用パッケージを、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部において、はんだ材料を用いるリフロー法による接続法に適合するように形成され、高周波用パッケージの下面に設けられ、高周波用パッケージの下面を規定する辺の中央部に配置されるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、高周波用パッケージの上面または側面に設けられる入出力端子部とを含むように形成しておき、
回路基板を、
高周波用パッケージのコプレーナ線路端子部との接続に用いられるコプレーナ線路電極部と、
高周波用パッケージの入出力端子部との接続に用いられる入出力電極部とを含むように形成しておき、
該コプレーナ線路端子部と該コプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、該入出力端子部と該入出力電極部との接続よりも先に行うことを特徴とする高周波用パッケージと回路基板との接続方法である。
【００４２】
本発明に従えば、グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、コプレーナ線路の各配線パターンの端部に形成され、回路基板との接続に用いられるコプレーナ線路端子部と、電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、各入出力線路の端部に形成され、回路基板との接続に用いられる入出力端子部とを含むように形成される高周波パッケージを、回路基板に接続する。回路基板は、高周波パッケージのコプレーナ線路端子部との接続に用いられるコプレーナ線路電極部と、高周波パッケージの入出力端子部との接続に用いられる入出力電極部とを含む。コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成されており、高周波用パッケージの下面に設けられている。このような高周波パッケージを回路基板に接続する際に、コプレーナ線路端子部とコプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、入出力端子部と入出力電極部との接続よりも先に行うので、はんだ材料を介してコプレーナ線路端子部とコプレーナ線路電極部とを接続しても、入出力端子部と入出力電極部との接続の影響を受けないで、はんだブリッジなどの形成を避けることができる。
【００４３】
以上のように本発明では、コプレーナ線路端子部を高周波用パッケージの上面または下面に配置し、コプレーナ線路端子部以外の入出力端子部をコプレーナ線路端子部が配置される面以外の面に配置し、それぞれが独立して回路基板と接続される。また、コプレーナ線路端子部の接続手段を、入出力端子部の接続手段とは異ならせる。
【００４４】
これにより、非常に精細なコプレーナ線路端子部を有する高周波用パッケージと、回路基板とを一括リフローにてはんだ付けする場合でも、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受け難くすることができる。このため、配線の位置ずれの公差や、搭載位置ずれの公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上を図ることができ、結果として低コスト化を期待することができる。
【００４５】
【発明の実施の形態】
以下に、本発明の実施の複数の形態について図面を用いて説明する。なお、実施の各形態でも、図９〜図１１で説明してある部分に対応する部分には同一の参照符を付して示す。また、実施形態同士でも、対応する部分には同一の参照符を付して示す。
【００４６】
図１は、本発明の実施の一形態である高周波用パッケージを１０１を回路基板１０２に搭載している状態を示す。図２は、設計値通りに焼成された高周波用パッケージ１０１が、同じく設計値通りに焼成された回路基板上１０２に位置ずれなく搭載されている場合の断面構造を、図１の切断面線Ａ−Ａ’から見た状態で示す。図３は、設計値通りに焼成された高周波用パッケージ１０１が、焼成による収縮による配線位置ずれのある回路基板１０２上に搭載ずれを持って搭載されている場合の断面構造を、図１の切断面線Ａ−Ａ’から見た状態で示す。
【００４７】
ガリウム砒素等からなる高周波用半導体素子１は、銀ペースト等の導電性接着材料２にて、高周波用パッケージ１０１のキャビティ３内のダイアタッチ部４に搭載される。高周波用半導体素子１上のボンディングパッド（図示せず）は、金等からなる金属リボンまたは金属細線５を介して、高周波用パッケージ１０１のボンディングターミナル６に結線される。高周波用半導体素子１は、金属リボンまたは金属細線５による結線と、高周波用パッケージ１０１の内層配線（図示せず）を介し、回路基板１０２と接続される。高周波用半導体素子１を外部環境から保護する目的で、高周波用パッケージ１０１の開口部には、封止用はんだ材料７を介して、金属やセラミック等からなる気密性キャップ８が取り付けられる。このような、高周波用半導体素子１を高周波用パッケージ１０１に実装し、キャップ８にて封止するまでは従来と同様である。
【００４８】
高周波用パッケージ１０１の回路基板１０２との接続面１０３側には、一対のグランド配線９ａ，９ｂと、その間の信号配線１０とが配置され、コプレーナ線路端子部１０４が形成される。また、コプレーナ線路端子部１０４が形成される接続面１０３に対向する背面側、すなわち高周波用パッケージ１０１の裏面には、電源端子やグランド端子およびその他の信号端子等の入出力端子部１１が複数配置される。コプレーナ線路端子部１０４の寸法例も従来と同様である。
【００４９】
一方、高周波用パッケージ１０１を搭載する回路基板１０２上にも、高周波用パッケージ１０１側のコプレーナ線路端子部１０４に対応して、一対のグランド配線１２ａ，１２ｂと、その間に挟まれる信号配線１３とが配置され、コプレーナ線路電極部１０５が形成される。また、コプレーナ線路電極部１０５と同一の搭載面１０６内に、高周波用パッケージ１０１側の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１と接続するための複数の入出力電極部１４も配置される。ただし、入出力電極部１４は、高周波用パッケージ１０１を回路基板１０２に搭載し、はんだ接続する際の障害にならないように、高周波用パッケージ１０１の搭載位置よりも外周に配置される。
【００５０】
回路基板１０２上のコプレーナ線路端子部１０５にのみ予めペースト状のはんだ材料１５が塗布され、その上から高周波用パッケージを装着する。高周波用パッケージ１０１内には、高周波用半導体素子１が実装されている。ペースト状のはんだ材料１５の上に高周波用パッケージ１０１を搭載をすることによって、高周波用パッケージ１０１が位置決めされる。一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ１０１のコプレーナ線路端子部１０４の各端子部と、回路基板１０２のコプレーナ線路電極部１０５の各端子部とが相互に接続される。
【００５１】
高周波用パッケージ１０１が回路基板１０２上にはんだで接続された後、高周波用パッケージ１０１の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１と、回路基板１０２の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４とは、金等からなる金属リボンまたは金属細線１７を介して接続される。
【００５２】
図２に示すように、設計値通りに焼成された高周波用パッケージ１０１が同じく設計値通りに焼成された回路基板１０２上に搭載された場合はもちろん、図３に示すように、設計値通りに焼成された高周波用パッケージ１０１が、焼成時の収縮による配線位置ずれがあり、かつ、ずれ量は中心部よりも周囲の方が大きいことを加味した回路基板１０２に、はんだ材料１５を介して接続される場合でも、従来のようなはんだブリッジによるコプレーナ線路端子部１０４での短絡は起こらない。すなわち、高周波用パッケージ１０１のコプレーナ線路端子部１０４と、回路基板１０２のコプレーナ線路電極部１０５との間のはんだ接続は、回路基板１０２のコプレーナ線路電極部１０５の内側のＸ点が起点となるように位置ずれして搭載され得る。しかし、従来のように、コプレーナ線路電極部１０５以外の入出力電極部１４のはんだ接続で、セルフアライメント位置の方へ引っ張られることがなく、高周波用パッケージ１０１のコプレーナ線路端子部１０４と、回路基板１０２のコプレーナ線路電極部１０５との相対的な位置関係ではんだ接続され、結果的に従来のようなはんだブリッジは生じない。
【００５３】
図４は、本発明の実施の他の形態である高周波用パッケージ２０１を回路基板２０２に搭載している状態を示す。図５は、設計値通りに焼成された高周波用パッケージ２０１が、同じく設計値通りに焼成された回路基板２０２上に位置ずれなく搭載されている場合についての断面構成を、図４の切断面線Ａ−Ａ’から見て示す。図６は、設計値通りに焼成された高周波用パッケージ２０１が、焼成による収縮による配線ずれのある回路基板２０２上に搭載ずれを持って搭載されている場合についての断面構成を、図４の切断面線Ａ−Ａ’から見て示す。
【００５４】
ガリウム砒素等からなる高周波用半導体素子１が、高周波用パッケージ２０１内に実装され、キャップ８にて封止されるまでは、従来および図１の実施形態と同様である。高周波用パッケージ２０１の回路基板２０２との接続面２０３側には、コプレーナ線路端子部２０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１が形成される。また、入出力端子部１１が形成される接続面２０３に対向する面、すなわち高周波用パッケージ２０１の背面には、一対のグランド配線９ａ，９ｂと、その間の信号配線１０とが配置され、１以上のコプレーナ線路端子部２０４が形成される。コプレーナ線路端子部２０４の寸法例も従来と同様である。
【００５５】
一方、高周波用パッケージ２０１を搭載する回路基板２０２上には、コプレーナ線路端子部２０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部１１に対応して、複数の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４が配置されている。また、一対のグランド配線１２ａ，１２ｂと、その間に信号配線１３とが配置されているコプレーナ線路電極部２０５が、入出力電極部１４と同一の搭載面２０６内に形成される。ただし、コプレーナ線路電極部２０５は、後述するように、高周波用パッケージ２０１と回路基板２０２とのはんだ接続の障害にならないように、高周波用パッケージ２０１を搭載する位置よりも外周側に配置される。
【００５６】
回路基板２０２上のコプレーナ線路電極部２０５以外の電源端子やグランド端子およびその他の信号端子等の入出力電極部１４にのみ予めペースト状のはんだ材料１５が塗布され、その上から高周波用半導体素子１が実装された高周波用パッケージ２０１が位置決めされ、一括リフローにてはんだ材料１５を溶融させることで、高周波用パッケージ２０１のコプレーナ線路端子部２０４以外の各入出力端子部１１と、回路基板２０２のコプレーナ線路電極部２０５以外の各入出力電極部１４とが相互に接続される。
【００５７】
高周波用パッケージ２０１が、回路基板２０２上にはんだ接続された後、高周波用パッケージのコプレーナ線路端子部２０４と、回路基板２０２のコプレーナ線路電極部２０５との間は、金等からなる金属リボンまたは金属細線１７を介して接続される。高周波用パッケージ２０２のコプレーナ線路端子部２０４と、回路基板２０２のコプレーナ線路電極部２０５とは、金属リボンまたは金属細線１７を介して接続されるため、コプレーナ線路端子部２０４以外の入出力端子部１１のはんだ接続の位置精度の影響を受けないようにすることができる。
【００５８】
図７は、本発明の実施のさらに他の形態である高周波用パッケージ３０１を回路基板３０２に搭載している状態を示す。本実施形態による高周波用パッケージ３０１と回路基板３０２との接続構造は、高周波用パッケージ３０１側のコプレーナ線路端子部３０４以外の電源端子やグランド端子およびその他の信号端子等の入出力端子部は、キャスタレーション１８としてパッケージ側面に形成され、その端部ではんだ接続に寄与する部位が、コプレーナ線路端子部３０４が形成されている面の反対側に形成されていてもよい。図７では、コプレーナ線路端子部３０４は、回路基板３０２に対向する面の反対側に形成され、回路基板のコプレーナ線路電極部３０５に金属リボンまたは金属細線１７を介して接続される。
【００５９】
図８は、本発明の実施のさらに他の形態である高周波用パッケージ４０１を回路基板４０２に搭載している状態を示す。高周波用パッケージ４０１と回路基板４０２とのはんだ接続は、一括リフローによらず、局所加熱により、コプレーナ線路端子部４０４もしくはコプレーナ線路端子部４０４以外の入出力端子部１１のはんだを溶融し接続する。たとえば、入出力端子部は図７と同様に、パッケージ側面のキャスタレーション１８を利用して接続可能にしておく。高周波用パッケージ４０１のコプレーナ線路端子部４０４のある面を回路基板４０２に対向させて、コプレーナ線路端子部４０４をリフローによりはんだ接続し、入出力端子部へはんだ材料を供給した後、入出力端子部をスポット加熱によりはんだを溶融して接続することができる。この場合、入出力端子部の接続よりも、コプレーナ線路端子部４０４の位置に合わせた接続を先に行っている。なお、入出力端子部の導体は、回路基板に対向する面に設けられた図示しない導体部分とキャスタレーョン１８に設けられる導体部分から構成されている。
【００６０】
コプレーナ線路端子部４０４は、高周波用パッケージ４０１の辺の中央付近に配置されているので、接続面積が小さくても、高周波用パッケージの傾きを引き起こすことなく、良好な接続が行える。また、コプレーナ線路端子部４０４の接続を入出力端子部の接続に先行して行っているので、焼成時の収縮による配線の位置ずれがあっても、コプレーナ線路端子部４０４の接続の位置ずれを最小に抑えることを意図して行うことができるので、コプレーナ線路端子部４０４の高周波特性のためには望ましい接続を行うことができる。
【００６１】
なお、リフローなどのセルフアライメント作用が働くような接続を行わない場合でも、コプレーナ線路端子部が、高周波用パッケージの辺の端の方に配置されるよりも、辺の中央付近に配置されていれば、焼成時の収縮による配線の位置ずれがあっても、コプレーナ線路端子部のセンターラインに対して両側に均等になる可能性が高いので、入出力端子部の位置ずれ最大値も抑えられることになり、入出力端子部の接続上望ましい。
【００６２】
これに関連して追記すると、図４の実施形態のように、入出力端子部１１の接続後に接続面２０３と反対側の面にあるコプレーナ線路端子部２０４の接続を行うような場合でも、コプレーナ線路端子部２０４を高周波用パッケージ２０１の辺の中央付近に配置し、コプレーナ線路端子部２０４のセンターライン、もしくは、複数のコプレーナ線路端子部２０４がある場合はセンターラインの交点やコプレーナ線路端子部２０４の重心などを基準として、入出力端子部１１を振り分けたり入出力端子部１１の重心が基準に重なるように配置したりすることは、望ましい。なぜなら、これにより、コプレーナ線路端子部２０４の位置ずれは、焼成時の収縮による配線の位置ずれがあっても、こうした配置を行わない場合に比べて、位置ずれ量を抑えることができ、高周波特性の劣化の防止のためには好適であるからである。
【００６３】
コプレーナ線路端子部を先にはんだ材料で接続する場合、入出力端子部の接続時に与えられる熱量が多すぎると、コプレーナ線路端子部のはんだが再溶融し、コプレーナ線路端子部の位置ずれを発生してしまうので、好ましくないことは、前述の通りである。しかし、コプレーナ線路端子部のはんだが再溶融しない熱量であっても、大面積の入出力端子部に対し、例えばライン式のスポット加熱などを行えば、入出力端子部の大きなセルフアライメント作用のために、高周波用パッケージの引き寄せや歪みが発生し、接続面積の小さいコプレーナ線路端子部に、これによる応力歪みが発生する可能性がある。このため、入出力端子部の接続は、セルフアライメント作用が大きくならないよう、少しずつ行うのが望ましい。あるいは、コプレーナ線路端子部の接続の後、高周波用パッケージと回路基板とを、例えば高周波用パッケージのコーナー部で接続端子の無い部分を、樹脂などで固定する等の動かないための処理をした後、入出力端子部の接続を行ってもよい。なお、入出力端子部は、大面積の入出力端子のセルフアライメント作用が影響を及ぼさないように少しずつ接続しているので、コプレーナ線路端子部と入出力端子部は同一面に形成することが可能である。
【００６４】
さらに加えて、例えば、高周波用パッケージと回路基板との間には、両者の接続強度確保の目的で、樹脂からなるアンダーフィル材を充填するようにしてもよい。
【００６５】
以上の各実施形態で説明しているように、本発明を用いることによって、１以上のコプレーナ線路端子部と、コプレーナ線路端子部以外の複数の電源端子やグランド端子およびその他の信号端子等の入出力端子部を有する高周波用パッケージおよび回路基板において、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれが生じても、コプレーナ線路端子部でのはんだブリッジによるグランド配線と信号配線との短絡や、高周波特性劣化に至るような接続ずれを生じさせないで高周波用パッケージおよび回路基板との接続を行うことができる。これによって、高周波用パッケージと回路基板との配線の位置ずれの公差や、高周波用パッケージを搭載する際の位置ずれ公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上が図れ、結果として低コスト化も図ることができる。
【００６６】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
【発明の効果】
以上のように本発明によれば、セラミック材料からなる高周波用パッケージは、高周波用パッケージのコプレーナ線路端子部または入出力端子部の一方が、はんだ材料を用いるリフロー法による接続法に適合するように形成されているので、リフローによるはんだ接続法で回路基板に接続することができる。他方は、金属リボンまたは金属細線を介する接続法で回路基板に接続するので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００６８】
さらに本発明によれば、セラミック材料からなる高周波用パッケージは、コプレーナ線路端子部が、高周波用パッケージの上面に形成され、入出力端子部が高周波用パッケージの側面に形成される。コプレーナ線路端子部は金属リボンまたは金属細線によって接続され、入出力端子部ははんだ材料を用いるスポット加熱による接続法によって接続されるので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００６９】
また本発明によれば、セラミック材料からなる高周波用パッケージは、コプレーナ線路端子部が、高周波用パッケージの下面に形成され、入出力端子部が高周波用パッケージの側面に形成される。コプレーナ線路端子部ははんだ材料を用いるリフロー法によって接続され、入出力端子部ははんだ材料を用いるスポット加熱による接続法によって接続されるので、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受けずに、コプレーナ線路の接続を確実に行うことができる。また、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定する辺の中央部に配置されるので、セラミック材料によって高周波パッケージをグリーンシートから焼成によって形成する際の収縮等の影響を、辺の周辺側に配置する場合よりも小さくすることができる。
【００７０】
また本発明によれば、一対のグランド配線と、その間に挟まれる信号配線から構成されるコプレーナ線路の接続を、はんだ接続でもずれの影響が生じないように行うことができる。
【００７１】
さらに本発明によれば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続、および高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続のうちの一方をはんだ材料を用いるリフロー法で行い、他方は金属リボンまたは金属細線を介する接続法を用いるので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７２】
また本発明によれば、高周波用パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続を金属リボンまたは金属細線を介する接続法によって行い、高周波パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行うので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７３】
また本発明によれば、高周波用パッケージの入出力端子部と回路基板の入出力電極部との接続をはんだ材料を用いるスポット加熱によって行い、高周波パッケージのコプレーナ線路端子部と回路基板のコプレーナ線路電極部との接続をはんだ材料を用いるリフロー法によって行うので、両方が同時にリフローはんだ接続法で接続されることはなく、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を避けてコプレーナ線路の接続を確実に行うことができる。
【００７４】
また本発明によれば、回路基板がセラミック材料からなり、グリーンシートの状態から焼成後の収縮で高周波用パッケージとの接続用の電極部などの位置ずれが大きくても、コプレーナ線路の接続をはんだブリッジなどを生じないように行うことができる。
【００７５】
さらに本発明によれば、高周波パッケージを回路基板に接続する際に、コプレーナ線路端子部とコプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、入出力端子部と入出力電極部との接続よりも先に行うので、はんだ材料を介してコプレーナ線路端子部とコプレーナ線路電極部とを接続しても、入出力端子部と入出力電極部との接続の影響を受けないで、はんだブリッジなどの形成を避けることができる。
【００７６】
以上のように本発明では、コプレーナ線路端子部を高周波用パッケージの上面または下面に配置し、コプレーナ線路端子部以外の入出力端子部をコプレーナ線路端子部が配置される面以外の面に配置し、それぞれが独立して回路基板と接続される。また、コプレーナ線路端子部の接続手段を、入出力端子部の接続手段とは異ならせる。
【００７７】
すなわち本発明では、非常に精細なコプレーナ線路端子部を有する高周波用パッケージと、回路基板とを一括リフローにてはんだ付けする場合でも、セラミック材料の焼成時の収縮による配線の位置ずれや、高周波用パッケージを回路基板に搭載する際の位置ずれの影響を受け難くすることができる。このため、配線の位置ずれの公差や、搭載位置ずれの公差の許容範囲を広げることができ、材料単価の上昇を招くことなく工程歩留まりの向上を図ることができ、結果として低コスト化を期待することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である高周波用パッケージ１０１と回路基板１０２との接続状態を示す斜視図である。
【図２】高周波用パッケージ１０１および回路基板１０２ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図１の切断面線Ａ−Ａ’から見た断面図である。
【図３】高周波用パッケージ１０１および回路基板１０２ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図１の切断面線Ａ−Ａ’から見た断面図である。
【図４】本発明の実施の他の形態である高周波用パッケージ２０１と回路基板２０２との接続状態を示す斜視図である。
【図５】高周波用パッケージ２０１および回路基板２０２ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図４の切断面線Ａ−Ａ’から見た断面図である。
【図６】高周波用パッケージ２０１および回路基板２０２ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図４の切断面線Ａ−Ａ’から見た断面図である。
【図７】本発明の実施の他の形態である高周波用パッケージ３０１と回路基板３０２との接続状態を示す斜視図である。
【図８】本発明の実施の他の形態である高周波用パッケージ４０１と回路基板４０２との接続状態を示す斜視図である。
【図９】従来の高周波用パッケージと回路基板との接続状態を示す斜視図である。
【図１０】高周波用パッケージおよび回路基板ともに、焼成時の収縮による配線ずれと搭載時のずれとが無い場合について、図９の切断面線Ａ−Ａ’から見た断面図である。
【図１１】高周波用パッケージおよび回路基板ともに、焼成時の収縮による配線ずれがあり、かつ搭載時のずれもある場合について、図９の切断面線Ａ−Ａ’から見た断面図である。
【符号の説明】
１ 高周波用半導体素子
２ 導電性接着材料
３ キャビティ
４ ダイアタッチ部
５，１７ 金属リボンまたは金属細線
６ ボンディングターミナル
７ 封止用はんだ材料
８ 気密性キャップ
９ａ、９ｂ，１２ａ，１２ｂ グランド配線
１０，１３ 信号配線
１１ 入出力端子部
１４ 入出力電極部
１５ はんだ材料
１６ はんだブリッジ
１８ キャスタレーション
１０１，２０１，３０１，４０１ 高周波用パッケージ
１０２，２０２，３０２，４０２ 回路基板
１０３，２０３ 接続面
１０４，２０４，３０４，４０３ コプレーナ線路端子部
１０５，２０５，３０５，４０５ コプレーナ線路電極部
１０６，２０６ 搭載面
Claims (9)
- セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか一方に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの上面または下面のうちいずれか他方に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、高周波用パッケージの下面に設けられる一方の端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、他方の端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成されていることを特徴とする高周波用パッケージ。 - セラミック材料からなる高周波用パッケージにおいて、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの上面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、該回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、コプレーナ線路端子部は、金属リボンまたは金属細線を介する接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージ。 - セラミック材料からなる高周波用パッケージにおいて、 グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部に形成され、回路基板に形成されるコプレーナ線路電極部と接続するために、高周波用パッケージの下面に設けられるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、回路基板に形成される入出力電極部と接続するために、高周波用パッケージの側面に設けられる入出力端子部とを含み、
コプレーナ線路端子部は、コプレーナ線路端子部が設けられる面を規定している辺の中央部に配置され、
コプレーナ線路端子部は、はんだ材料を用いるリフロー法による接続法に適合するように形成され、入出力端子部は、はんだ材料を用いるスポット加熱による接続法に適合するように形成されていることを特徴とする高周波用パッケージ。 - 前記コプレーナ線路は、一対のグランド配線と、その間に挟まれる信号配線とから構成されることを特徴とする請求項１〜３のいずれか１つに記載の高周波用パッケージ。
- 請求項１に記載の高周波用パッケージと回路基板との接続構造において、
高周波用パッケージ下面に設けられる一方の端子部と前記一方の端子部に対応する回路基板に形成される一方の電極部とは、はんだ材料を用いるリフロー法によって接続され、高周波用パッケージの上面に設けられる他方の端子部と前記他方の端子部に対応する該回路基板に形成される他方の電極部とは、金属リボンまたは金属細線を介する接続法によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造。 - 請求項２に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部と金属リボンまたは金属細線を介する接続法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造。 - 請求項３に記載の高周波用パッケージと回路基板との接続構造において、
前記コプレーナ線路端子部は、前記コプレーナ線路電極部とはんだ材料を用いるリフロー法によって接続され、
前記入出力端子部は、前記入出力電極部とはんだ材料を用いるスポット加熱によって接続されることを特徴とする高周波用パッケージと回路基板との接続構造。 - 前記回路基板は、セラミック材料からなることを特徴とする請求項５〜７のいずれか１つに記載の高周波用パッケージと回路基板との接続構造。
- セラミック材料からなる高周波用パッケージと回路基板との接続方法において、
高周波用パッケージを、
グランド配線を含む複数の配線パターンが平行に配置される構造のコプレーナ線路と、
コプレーナ線路の各配線パターンの端部において、はんだ材料を用いるリフロー法による接続法に適合するように形成され、高周波用パッケージの下面に設けられ、高周波用パッケージの下面を規定する辺の中央部に配置されるコプレーナ線路端子部と、
電源、グランド、および信号入出力を含む用途を有し、コプレーナ線路の構造をとらない複数の入出力線路と、
各入出力線路の端部に形成され、高周波用パッケージの上面または側面に設けられる入出力端子部とを含むように形成しておき、
回路基板を、
高周波用パッケージのコプレーナ線路端子部との接続に用いられるコプレーナ線路電極部と、
高周波用パッケージの入出力端子部との接続に用いられる入出力電極部とを含むように形成しておき、
該コプレーナ線路端子部と該コプレーナ線路電極部とのはんだ材料を用いるリフロー法による接続を、該入出力端子部と該入出力電極部との接続よりも先に行うことを特徴とする高周波用パッケージと回路基板との接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104220A JP4365065B2 (ja) | 2002-04-05 | 2002-04-05 | 高周波用パッケージ、それの回路基板との接続構造および接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104220A JP4365065B2 (ja) | 2002-04-05 | 2002-04-05 | 高周波用パッケージ、それの回路基板との接続構造および接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297970A JP2003297970A (ja) | 2003-10-17 |
| JP4365065B2 true JP4365065B2 (ja) | 2009-11-18 |
Family
ID=29389595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104220A Expired - Fee Related JP4365065B2 (ja) | 2002-04-05 | 2002-04-05 | 高周波用パッケージ、それの回路基板との接続構造および接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4365065B2 (ja) |
-
2002
- 2002-04-05 JP JP2002104220A patent/JP4365065B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003297970A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| EP3493252B1 (en) | Substrate for mounting semiconductor element and semiconductor device | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP4365065B2 (ja) | 高周波用パッケージ、それの回路基板との接続構造および接続方法 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| WO1996012296A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001230342A (ja) | 高周波回路部品搭載用基板の実装構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP4404460B2 (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP2004088504A (ja) | 高周波素子収納用パッケージ | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2000286364A (ja) | 高周波用パッケージ | |
| JP3568534B6 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |