JP2003017827A - 高周波回路部品搭載用基板の実装構造 - Google Patents

高周波回路部品搭載用基板の実装構造

Info

Publication number
JP2003017827A
JP2003017827A JP2001197242A JP2001197242A JP2003017827A JP 2003017827 A JP2003017827 A JP 2003017827A JP 2001197242 A JP2001197242 A JP 2001197242A JP 2001197242 A JP2001197242 A JP 2001197242A JP 2003017827 A JP2003017827 A JP 2003017827A
Authority
JP
Japan
Prior art keywords
conductor
line conductor
frequency
line
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197242A
Other languages
English (en)
Inventor
Shigeo Morioka
滋生 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001197242A priority Critical patent/JP2003017827A/ja
Publication of JP2003017827A publication Critical patent/JP2003017827A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 高周波信号が外部の回路基板から高周波基板
へ伝搬される際に、その一部が漏れ出したり、寄生容量
が発生して伝送特性が劣化するのを防ぐこと。 【解決手段】 誘電体基板1の上面に第1の線路導体
2,第1の同一面接地導体3と、下面に第2の線路導体
4,第2の同一面接地導体5と、内部に貫通導体6,接
地貫通導体7とを具備する高周波基板を、上面に高周波
信号を伝送する接続用線路導体10が形成された回路基
板11に、第2の線路導体4と接続用線路導体10とを
平行に対向させて、間に一端を貫通導体6から0.2〜
5.0mmの距離に位置させて誘電体基板1の外周側に
配置した金属端子12を挟むとともに接続用線路導体1
0を金属端子12の途中から外周側に位置させて電気的
に接続した。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、高周波回路部品搭
載用基板の実装構造に関するものであり、例えばマイク
ロ波帯域からミリ波帯域の高周波用の半導体素子を搭載
する高周波回路部品搭載用基板を外部装置に実装する場
合に好適な実装構造に関する。 【0002】 【従来の技術】従来、MHz帯やGHz帯の高周波信号
を用いる無線通信機器等の高周波回路あるいは高周波用
の半導体素子等の高周波回路部品を搭載する高周波回路
部品搭載用基板(以下、高周波基板という)において
は、高周波基板に搭載される半導体素子等の高周波回路
部品と、その高周波基板が実装される回路基板の高周波
回路とを電気的に接続して、高周波信号の良好な伝送特
性を得るために、高周波信号を伝送する線路導体を上下
面にそれぞれ形成してそれらを貫通導体で電気的に接続
している。 【0003】また、高周波基板の下面の線路導体には金
属端子が取着されて高周波信号の入出力部が形成され
る。そして、高周波信号の入出力部となる金属端子が取
着された高周波基板を回路基板に搭載するとともに、高
周波基板の下面に取着された金属端子を回路基板の接続
用線路導体に電気的に接続することにより、高周波基板
が回路基板に実装されて使用されることになる。 【0004】このような高周波基板の実装構造の一例と
して、例えば図6に要部拡大断面図で示すような実装構
造がある。同図は、高周波基板が高周波用の半導体素子
収納用パッケージ(以下、半導体パッケージという)を
構成する場合を示している。 【0005】図6の半導体パッケージにおいて、誘電体
基板21の上面に高周波用の半導体素子Sを搭載する搭
載部21aが形成されるとともに搭載部21a近傍から
外周方向に第1の線路導体22が形成され、また、第1
の線路導体22の両側には第1の同一面接地導体23が
形成されている。さらに、誘電体基板21の下面には、
第1の線路導体22の外周側の一端と対向する部位から
外周端に向けて第1の線路導体22と平行に第2の線路
導体24が形成される。第2の線路導体24の両側に第
2の同一面接地導体25が形成される。また、誘電体基
板21の内部には、第1の線路導体22および第2の線
路導体24の対向する端部同士を電気的に接続する貫通
導体26ならびに第1の同一面接地導体23および第2
の同一面接地導体25を電気的に接続する接地貫通導体
(図示せず)とが形成される。 【0006】そして、搭載部21aに搭載した半導体素
子Sをボンディングワイヤ等の導電性接続部材28によ
り第1の線路導体22と電気的に接続し、搭載部21a
の上面に蓋体(図示せず)を取着して半導体素子Sを気
密に封止した後、この半導体パッケージをアルミナセラ
ミックス等の誘電体材料から成る誘電体基板29の上面
に接続用線路導体30が形成された回路基板31に、第
2の線路導体24および接続用線路導体30を平行に対
向させて、間に金属端子32を挟んで電気的に接続して
いる。なお、この例では、誘電体基板29の下面に下面
側接地導体33と、上面に上面側接地導体34とを形成
し、上面側接地導体34と第2の同一面接地導体25と
を電気的に接続している。 【0007】このような半導体パッケージによれば、第
1および第2の同一面接地導体23,25を設けたこと
により、第1の線路導体22とボンディングワイヤ等の
導電性接続部材28との不連続性を補償したり、第1,
第2の線路導体22,24のアイソレーションを向上さ
せることができる。また、接地貫通導体は、高インピー
ダンスの貫通導体26に対して容量成分を補うことがで
き、貫通導体26におけるインピーダンスの不整合を防
ぐことが可能である。これらの結果、半導体素子Sと外
部電気回路との間の電気的接続におけるインピーダンス
の不整合を効果的に抑えて、高周波信号の伝送特性の劣
化を抑えることができ、低反射損失の半導体パッケージ
とすることができる。 【0008】なお、上記従来の高周波基板の実装構造で
は、高周波信号の伝送線路を最短としてそのインピーダ
ンスを低減するために、高周波信号の入出力部となる金
属端子32の一端を貫通導体26下端に重ねて接続して
いる。また、金属端子32を接続するための接続用線路
導体30を、金属端子32の貫通導体26直下の位置か
ら誘電体基板の外周側にかけて形成している。 【0009】 【発明が解決しようとする課題】しかしながら、上記の
ような高周波信号の入出力部となる金属端子32の一端
を貫通導体26に重ねて接続している高周波基板の実装
構造においては、図6に示す高周波信号Cが、回路基板
29の接続用線路導体30から金属端子32を介して高
周波基板の第2の線路導体24へ伝搬する際に、金属端
子32の貫通導体26と重なった先端部でその進行方向
を90°上側に変更されて貫通導体26に伝搬される。
ところが、高周波信号Cがその進行方向を90°変更さ
れて伝播される際に、高周波信号Cの一部が図6の矢印
Dで示すように、進行方向を90°変更されずに直進し
て接続用線路導体30から漏れ出す成分が生じる。特
に、高周波信号は比誘電率の低い物質よりも比誘電率の
高い物質を伝搬し易いために、回路基板31と高周波基
板との間に存在する比誘電率が1の空気層よりも、比誘
電率9〜10程度と高いアルミナセラミックス等の誘電
体からなる回路基板31の誘電体基板29中に漏れ出し
てしまう。その結果、高周波信号の伝送特性が劣化する
という問題点を有していた。 【0010】また、上記の高周波基板の実装構造におい
ては、電気的に連絡されている第2の線路導体24と金
属端子32と接続用線路導体30とから構成される導電
体の集合体と、第1,第2の同一面接地導体23,25
との間の実効誘電率が大きく、そのため、寄生容量がこ
の導電体の集合体と第1,第2の同一面接地導体23,
25との間に発生し易かった。この寄生容量を小さくし
ないと電気回路の共振点が下がってしまい、高周波信号
の伝送特性が損なわれることがあった。 【0011】従って、本発明は上記従来の問題点に鑑み
完成されたものであり、その目的は、高周波信号が回路
基板から高周波基板へ伝搬される際に、高周波信号の漏
れが少なく、また伝送特性の劣化の少ない高周波基板の
実装構造を提供することにある。 【0012】 【課題を解決するための手段】本発明の高周波回路部品
搭載用基板の実装構造は、上面に高周波回路部品を搭載
する搭載部が形成された誘電体基板と、該誘電体基板の
上面に前記搭載部近傍から外周方向に形成された高周波
信号を伝送する第1の線路導体および該第1の線路導体
の両側に形成された第1の同一面接地導体と、前記誘電
体基板の下面に前記第1の線路導体の外周側の一端と対
向する部位から外周端部に向けて前記第1の線路導体と
平行に形成された前記高周波信号を伝送する第2の線路
導体および該第2の線路導体の両側に形成された第2の
同一面接地導体と、前記誘電体基板の内部に形成され、
前記第1および第2の線路導体の対向する端部同士を電
気的に接続する貫通導体ならびに前記第1および第2の
同一面接地導体を電気的に接続する接地貫通導体とを具
備する高周波回路部品搭載用基板を、上面に前記高周波
信号を伝送する接続用線路導体が形成された回路基板
に、前記第2の線路導体と前記接続用線路導体とを平行
に対向させて、間に一端を前記貫通導体から0.2〜
5.0mmの距離に位置させて前記誘電体基板の外周側
に配置した金属端子を挟むとともに前記接続用線路導体
を前記金属端子の途中から外周側に位置させて電気的に
接続したことを特徴とする。 【0013】本発明は、上記構成の高周波基板を、上面
に高周波信号を伝送する接続用線路導体が形成された回
路基板に、第2の線路導体と接続用線路導体とを平行に
対向させて、間に一端を貫通導体から0.2〜5.0m
mの距離に位置させて誘電体基板の外周側に配置した金
属端子を挟むとともに接続用線路導体を金属端子の途中
から外周側に位置させて電気的に接続したことから、高
周波信号が回路基板の接続用線路導体から金属端子を介
して高周波基板の第2の線路導体へ伝搬される際に、高
周波信号は、まず金属端子を介して第2の線路導体に伝
播され、その後第2の線路導体と貫通導体との接続部で
その進行方向を90°上側に変更されて貫通導体に伝播
されることとなる。 【0014】その結果、1〜40GHz程度の高周波帯
域において、高周波信号の一部が接続用線路導体から回
路基板の誘電体基体中に漏れ出すのを抑制でき、インピ
ーダンスのミスマッチングを最小限にすることが可能と
なる。また、高周波信号の一部が第2の線路導体を直進
して漏れ出そうとしても、高周波信号は回路基板と高周
波基板との間に存在する空気層よりも比誘電率が高い誘
電体からなり貫通導体の形成されている高周波基板側に
流れ込む。その結果、高周波信号が回路基板の誘電体基
板等へ大きく漏れ出すことはなく、高周波信号の伝送特
性が良好なものとなる。 【0015】また、接続用線路導体は回路基板の上面に
金属端子の途中から外周側にかけて位置するように形成
されていることから、電気的に連絡されている第2の線
路導体と金属端子と接続用線路導体とから構成される導
電体の集合体と、第1の同一面接地導体および第2の同
一面接地導体との間の実効誘電率を小さくすることがで
きる。よって、上記導電体の集合体と第1の同一面接地
導体および第2の同一面接地導体との間で発生する寄生
容量を小さくすることができる。この実効誘電率は、金
属端子の一端と貫通導体下端との間に比誘電率が1に近
い空気が存在していることによって小さくなっている。
その結果、共振周波数の低下を抑えることができ高周波
伝送特性の向上が実現できる。さらに、インピーダンス
のミスマッチングを小さくすることができ、極めて伝送
特性の劣化が小さい高周波基板の実装構造とすることが
できる。 【0016】 【発明の実施の形態】本発明の高周波基板の実装構造を
以下に詳細に説明する。図1,図2は、それぞれ本発明
の高周波基板の実装構造について実施の形態の一例を示
した要部断面図と、要部拡大断面図であり、図3,図4
はそれぞれ図1に示す高周波基板の上面図と下面図であ
る。また図5は、図1に示す実装構造の接続部の断面図
である。なお、図1および図5の例では、半導体パッケ
ージとしての高周波基板をマザーボード等の回路基板に
実装した場合の構造を示している。 【0017】これらの図において、1は誘電体基板、1
aはIC,LSI等の半導体素子Sが搭載される搭載
部、2は第1の線路導体、3は第1の同一面接地導体、4
は第2の線路導体、5は第2の同一面接地導体、6は貫
通導体、7は接地貫通導体であり、これらで半導体パッ
ケージが構成される。また、8は半導体素子Sと第1の
線路導体2とを接続するボンディングワイヤ等の導電性
接続部材である。9は誘電体基板、10は接続用線路導
体、10aは金属端子12の一端側の下面と誘電体基板
9との間の空隙部であり、これらで回路基板11が構成
されており、半導体パッケージの第2の線路導体4と回
路基板11の接続用線路導体10とを、間に金属端子1
2を挟んで接続することにより、半導体パッケージが回
路基板11に実装される。 【0018】本発明において、空隙部10aの高さは
0.01〜0.1mmが良い。0.01mm未満の場
合、寄生容量の発生を小さくすることができず、上記の
ような共振周波数の低下による不具合が発生し易くな
る。また、0.1mmを超えると、回路基板11上に接
続用線路導体10を形成するのが困難となる。より好ま
しくは0.01〜0.06mmがよい。 【0019】金属端子12の厚さは0.05〜0.8m
mが良く、0.05mm未満では、誘電体基板1と回路
基板11との隙間が小さくなり、高周波信号が漏れる可
能性がある。また0.8mmを超えると、金属端子12
の側面と、誘電体基板1の配線導体や回路基板11上の
配線導体との間で発生する寄生容量が大きくなってしま
い、共振周波数の低下による不具合が発生し易くなる。
なお、回路基板11の誘電体基板9の下面には下面側接
地導体13、上面には上面側接地導体17が形成され、
上面側接地導体17と第2の同一面接地導体5とを電気
的に接続している。 【0020】また、誘電体基板1の上面中央部に凹部A
を形成してその凹部Aの底面に搭載部1aを設けている
が、誘電体基板1を平板状としてその上面に搭載部1a
を形成しても良い。 【0021】本発明の誘電体基板1は、半導体素子Sを
支持するための支持体であり、酸化アルミニウム(Al
23)質焼結体,窒化アルミニウム(AlN)質焼結
体,ムライト(3Al23・2SiO2)質焼結体,炭
化珪素(SiC)質焼結体,窒化珪素(Si34)質焼
結体,ガラスセラミックス等の誘電体材料から成り、上
面中央部に半導体素子Sを収容するための凹部Aを有す
る略四角状等の平面視形状である。そして、凹部Aの底
面は半導体素子Sがロウ材,樹脂,ガラス等の接着剤を
介して収容固定される。 【0022】この誘電体基板1は、例えば酸化アルミニ
ウム質焼結体から成る場合、酸化アルミニウム,酸化珪
素,酸化カルシウム等の原料粉末に適当な有機バイン
ダ,溶剤,可塑剤,分散剤などを添加混合してスラリー
となし、これを従来周知のドクターブレード法等のシー
ト成形法でセラミックグリーンシートとなし、しかる
後、このセラミックグリーンシートに適当な打抜き加工
を施すとともに所定の順序で複数枚積層し、還元雰囲気
中約1600℃の温度で焼成することによって製作され
る。 【0023】誘電体基板1には、その上面に搭載部1a
近傍から外周方向にその途中まで幅が0.1〜1mm程
度の第1の線路導体2と、下面に第1の線路導体2の外
周側一端と対向する部位から外周端に向けて第1の線路
導体2と平行に幅が0.1〜1mm程度の第2の線路導
体4とが形成されている。また、誘電体基板1の内部に
は、第1の線路導体2と第2の線路導体4とを電気的に
接続する貫通導体6が形成されている。これらの第1,
第2の線路導体2,4および貫通導体6は、半導体素子
Sの各電極を外部電気回路に電気的に接続するための導
電路として機能する。なお、第1,第2の線路導体2,
4の幅は、伝播される高周波信号の周波数や半導体パッ
ケージの大きさにより設定される。 【0024】また、誘電体基板1には、上面に第1の線
路導体2の両側に第1の同一面接地導体3と、下面に第
2の線路導体4の両側に第2の同一面接地導体5とが形
成されている。誘電体基板1の内部には、図3に示すよ
うに第1の同一面接地導体3と第2の同一面接地導体5
とを電気的に接続する接地貫通導体7が形成されてい
る。第1の同一面接地導体3,第2の同一面接地導体5
は、第1の線路導体2とボンディングワイヤ等の導電性
接続部材8との不連続性を補償したり、第1の線路導体
2と第2の線路導体4との間のアイソレーションを向上
させる機能を有する。さらに、接地貫通導体7は、高イ
ンピーダンスの貫通導体6に対して容量成分を補うこと
ができ、貫通導体6におけるインピーダンスの不整合を
防ぐことが可能である。これらの結果、半導体素子Sと
回路基板11との間の電気的接続におけるインピーダン
スの不整合を効果的に抑えて、高周波信号の伝送特性の
劣化を抑えることができ、低反射損失の半導体パッケー
ジとすることができる。 【0025】なお、本実施の形態においては、第1の同
一面接地導体3および第2の同一面接地導体5は、第1
の線路導体2および第2の線路導体4をそれぞれ取り囲
むように連続して一体的に形成されており、より良好な
接地状態を得ることができるものとなっている。 【0026】本発明の第1,第2の線路導体2,4、貫
通導体6、第1,第2の同一面接地導体3,5および接
地貫通導体7は、タングステン(W),モリブデン(M
o),銅(Cu),銀(Ag)等のメタライズ導体等の
導電性材料から形成されている。例えばWメタライズか
ら成る場合、W粉末に適当な有機バインダ,溶剤を添加
混合して得たWペーストを、貫通導体6,接地貫通導体
7となる貫通孔をあらかじめ穿設した誘電体基板1とな
るセラミックグリーンシートに、従来周知のスクリーン
印刷法により所定のパターンに印刷塗布または充填し、
これをセラミックグリーンシートとともに焼成すること
によって、誘電体基板1の上面から下面にかけて所定の
パターンに被着形成される。 【0027】これらの第1,第2の線路導体2,4およ
び第1,第2の同一面接地導体3,5は、その露出する
表面にニッケル,金等の耐食性に優れかつロウ材やボン
ディングワイヤ等の接続部材との接合性に優れる金属を
メッキ法により1〜20μmの厚さに設けておくのがよ
い。その場合、第1,第2の線路導体2,4および第
1,第2の同一面接地導体3,5が酸化腐食するのを有
効に防止することができるとともに、第1,第2の線路
導体2,4および第1,第2の同一面接地導体3,5と
ボンディングワイヤや半田等との接続を強固かつ容易な
ものとなすことができる。 【0028】そして、搭載部1aに搭載した半導体素子
Sをボンディングワイヤ等の導電性接続部材8により第
1の線路導体2と電気的に接続し、搭載部1aの上方を
覆うように誘電体基板1上面の凹部Aの周囲に蓋体(図
示せず)を取着して半導体素子Sを気密に封止した後、
この半導体パッケージを、上面に高周波信号を伝送する
接続用線路導体10が形成された回路基板11上に、第
2の線路導体4と接続用線路導体10とを平行に対向さ
せて、間に一端を貫通導体6から0.2〜5.0mmの
距離に位置させて誘電体基板1の外周側に配置した金属
端子12を挟むとともに接続用線路導体10を金属端子
12の途中から外周側に位置させて電気的に接続するこ
とにより、半導体パッケージ内部の半導体素子Sと回路
基板11の外部電気回路とが電気的に接続される。 【0029】回路基板11は誘電体基板1と同様に例え
ば酸化アルミニウム質焼結体から成る場合、酸化アルミ
ニウム,酸化珪素,酸化カルシウム等の原料粉末に適当
な有機バインダ,溶剤,可塑剤,分散剤などを添加混合
してスラリーとなすとともに、これを従来周知のドクタ
ーブレード法等のシート成形法によってセラミックグリ
ーンシートとなし、しかる後、このセラミックグリーン
シートに適当な打抜き加工を施すとともにタングステン
などの高融点金属粉末からなる導体ペーストを印刷塗
布、充填し、所定の順序で複数枚積層し、還元雰囲気中
約1600℃の温度で焼成することによって製作され
る。 【0030】回路基板11には、その上面に接合される
誘電体基板1の外周部直下から回路基板11の外周端部
にかけて接続用線路導体10、および上面側接地導体1
7および下面側接地導体13が形成されている。接続用
線路導体10の幅は0.1〜1mm程度である。 【0031】また、金属端子12の一端側下面にある空
隙部10aの長さは、金属端子12が誘電体基板1の外
周端から突出している(露出している)長さの1/3程
度以上が好適である。1/3未満の場合、空隙部10a
を設けることによる高周波信号の伝送特性の向上効果等
が発現しにくくなる。さらには、空隙部10aの長さ
は、金属端子12が誘電体基板1の外周端から突出して
いる長さの1/2程度以上がより好ましい。さらに、空
隙部10aの長さは、金属端子12の一端から誘電体基
板1の外周端に至る長さ以下にすることが好ましい。そ
の長さを超えると、寄生容量の低減に効果がなくなり、
また誘電体基板1の接合の安定性が損なわれることとな
る。 【0032】この空隙部10aは、上記のようにして焼
成して形成された接続用線路導体10の一部を、従来周
知のサンドブラスト法でアルミナの粉末等を高速で吹き
付けて除去することによっても形成することができ、ま
た従来周知のエッチング法を用いることによっても形成
することができる。これらの方法によると空隙部10a
の長さを任意に調整することができ、たとえば他の要因
によってその長さを変更しなければならない場合にも最
適な長さで空隙部10aを設けることができる。 【0033】また、本発明においては、金属端子12を
一端が貫通導体6から0.2〜5mm離れた外周側に位
置し他端が接続用線路導体10上に接続されるように設
置する。金属端子12の一端と貫通導体6との距離が
0.2mm未満では、貫通導体6と金属端子12との距
離が短いため、金属端子12から第2の線路導体4への
高周波信号B(図1)の伝搬が不完全なものとなり易
く、高周波信号Bの一部が第2の線路導体4へ伝搬され
ずに直進して回路基板11の誘電体基体9へ漏れ出し易
くなる。また、金属端子12の一端と貫通導体6との距
離が5mmを超えると、金属端子12の一端と貫通導体
6との間の第2の線路導体4の距離が長くなりそのイン
ピーダンスが大きくなる。その結果、高周波信号Bの伝
送損失が増大し易くなる。 【0034】さらに、金属端子12の厚さは0.05〜
0.8mmであることが好ましい。0.05mm未満で
あると、誘電体基板1と回路基板11の隙間が極端に狭
いものとなり、高周波信号Bが第2の線路導体4から貫
通導体6へその進行方向を90°変更して伝搬される際
に誘電体基板1へ漏れ出した高周波信号が、誘電体基板
1と回路基板11の間の空気層を介して回路基板11へ
漏れ出し易くなる。0.8mmを超えると、図5に示す
ように、金属端子12の側面と誘電体基板1との間の容
量成分および金属端子12の側面と回路基板11の誘電
体基板9との間の容量成分が大きくなり、インピーダン
スのミスマッチングが発生し易くなる。 【0035】また金属端子12の幅は0.1〜1mm程
度であり、金属端子12と第2の線路導体4,接続用線
路導体10との接続性の観点から、第2の線路導体4,
接続用線路導体10の幅よりも狭いことが好ましい。 【0036】このような金属端子12は、鉄(Fe)−
ニッケル(Ni)−コバルト(Co)合金やFe−Ni
合金等の板材に打抜き加工やエッチング加工を施すこと
によって所定の形状に形成される。また、金属端子12
と第2の線路導体4および接続用線路導体10との接合
は以下のようにして行なわれる。まず、例えば金属端子
12を第2の線路導体4に間に銀(Ag)−銅(Cu)
ろう等の第1のロウ材を挟んで当接させるとともに、こ
れらを第1のロウ材の融点以上の温度に加熱することに
より金属端子12と第2の線路導体4とをロウ付けす
る。その後、第2の線路導体4に接合された金属端子1
2を、回路基板11の上面の接続用線路導体10に間に
第1のロウ材よりも融点の低いAg−Cuロウ等のロウ
材を挟んで当接し、これらを第2のロウ材の融点以上か
つ第1のロウ材の融点以下の温度に加熱することによ
り、金属端子12と第2の線路導体4および接続用線路
導体10とをロウ付けする。 【0037】また、金属端子12は、その表面にNi,
Au等の良導電性でかつ耐食性に優れた金属をメッキ法
により1〜20μmの厚さに被着させておくのがよく、
金属端子12の酸化腐食を有効に防止することができる
とともに、金属端子12と第2の線路導体4や接続用線
路導体10との電気的接続を良好となすことができる。 【0038】接続用線路導体10は、0.1〜1mm程
度の幅であり、W,Mo,Cu,Ag等のメタライズ導
体からなる導電性材料から形成されている。例えばWメ
タライズからなる場合、W粉末に適当な有機バインダ,
溶剤を添加混合して得たWペーストを、回路基板11の
誘電体基体9となるセラミックグリーンシートに従来周
知のスクリーン印刷法により所定のパターンに印刷塗布
し、これを誘電体基体9となるセラミックグリーンシー
トとともに焼成することによって、誘電体基体9の上面
から下面にかけて所定のパターンに被着形成される。 【0039】なお、本実施の形態では、図4に示すよう
に誘電体基板1下面の第2の接地導体層5として、接地
用端子14を一体的に形成した導電性基板15をロウ材
等の接着剤を介して接合することもできる。この導電性
基板15は、Fe−Ni−Co合金やFe−Ni合金等
の金属からなり、例えばFe−Ni−Co合金からなる
場合、このインゴット(塊)に圧延加工法や打抜き加工
法等の従来周知の金属加工法を施すことによって所定の
形状に形成される。さらに、同図のように誘電体基板1
下面に電源用接続端子16を取り付けることもできる。 【0040】かくして、本発明は、上下面にそれぞれ線
路導体が形成され、両線路導体間を接続する貫通導体を
有する半導体パッケージ等の高周波基板を、上面に接続
用線路導体が形成された回路基板に実装する際、高周波
信号のインピーダンスのミスマッチングや伝送特性が良
好な実装構造が可能となる。 【0041】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲で種
々の変更が可能である。上述の実施の形態では、本発明
の高周波基板を半導体素子を収容する半導体パッケージ
に適用した場合について説明したが、これを混成集積回
路等に用いられる高周波基板にも適用できることは言う
までもない。また、上述の実施の形態では、金属端子1
2をFe−Ni−Co合金やFe−Ni合金等の金属固
体としているが、金属端子12が半田,ロウ材等から成
る場合にも本発明は適用可能である。 【0042】 【発明の効果】本発明は、上面に高周波回路部品を搭載
する搭載部が形成された誘電体基板と、誘電体基板の上
面に搭載部近傍から外周方向に形成された高周波信号を
伝送する第1の線路導体および第1の線路導体の両側に
形成された第1の同一面接地導体と、誘電体基板の下面
に第1の線路導体の外周側の一端と対向する部位から外
周端部に向けて第1の線路導体と平行に形成された高周
波信号を伝送する第2の線路導体および第2の線路導体
の両側に形成された第2の同一面接地導体と、誘電体基
板の内部に形成され、第1および第2の線路導体の対向
する端部同士を電気的に接続する貫通導体ならびに第1
および第2の同一面接地導体を電気的に接続する接地貫
通導体とを具備する高周波基板を、上面に高周波信号を
伝送する接続用線路導体が形成された回路基板に、第2
の線路導体と接続用線路導体とを平行に対向させて、間
に一端を貫通導体から0.2〜5.0mmの距離に位置
させて誘電体基板の外周側に配置した金属端子を挟むと
ともに接続用線路導体を金属端子の途中から外周側に位
置させて電気的に接続したことにより、高周波信号が回
路基板の接続用線路導体から金属端子を介して高周波基
板の第2の線路導体へ伝搬される際に、高周波信号は、
まず金属端子を介して第2の線路導体に伝播され、その
後第2の線路導体と貫通導体との接続部でその進行方向
を90°上側に変更されて貫通導体に伝播されることと
なる。その結果、1〜40GHz程度の高周波帯域にお
いて、高周波信号の一部が接続用線路導体から回路基板
の誘電体基体中に漏れ出すのを抑制でき、インピーダン
スのミスマッチングを最小限にし得る。また、高周波信
号の一部が第2の線路導体を直進して漏れ出そうとして
も、高周波信号は回路基板と高周波基板との間に存在す
る空気層よりも比誘電率が高い誘電体からなり貫通導体
の形成されている高周波基板側に流れ込む。その結果、
高周波信号が回路基板の誘電体基板等へ大きく漏れ出す
ことはなく、高周波信号の伝送特性が良好なものとな
る。 【0043】また、接続用線路導体は回路基板の上面に
金属端子の途中から外周側にかけて形成されていること
から、電気的に連絡されている第2の線路導体と金属端
子と接続用線路導体とから構成される導電体の集合体
と、第1の同一面接地導体および第2の同一面接地導体
との間の実効誘電率を小さくできる。よって、上記導電
体の集合体と第1の同一面接地導体および第2の同一面
接地導体との間で発生する寄生容量を小さくすることが
できる。この実効誘電率は、金属端子の一端と貫通導体
下端との間に比誘電率が1に近い空気が存在しているこ
とにより小さくなっている。その結果、共振周波数の低
下を抑えることができ高周波伝送特性が向上する。さら
に、インピーダンスのミスマッチングを小さくすること
ができ、極めて伝送特性の劣化が小さい高周波基板の実
装構造とすることができる。
【図面の簡単な説明】 【図1】本発明の高周波基板の実装構造について実施の
形態の例を示し、半導体パッケージとしての高周波基板
を外部の回路基板に実装した実装構造を示す要部断面図
である。 【図2】図1の要部拡大断面図である。 【図3】図1の高周波基板の上面図である。 【図4】図1の高周波基板の下面図である。 【図5】図1の実装構造における金属端子の接続部の断
面図である。 【図6】従来の高周波基板の外部の回路基板への実装構
造を示す要部断面図である。 【符号の説明】 1:誘電体基板 1a:搭載部 2:第1の線路導体 3:第1の同一面接地導体 4:第2の線路導体 5:第2の同一面接地導体 6:貫通導体 7:接地貫通導体 9:誘電体基体 10:接続用線路導体 10a:空隙部 11:回路基板 12:金属端子 S:半導体素子

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 上面に高周波回路部品を搭載する搭載部
    が形成された誘電体基板と、該誘電体基板の上面に前記
    搭載部近傍から外周方向に形成された高周波信号を伝送
    する第1の線路導体および該第1の線路導体の両側に形
    成された第1の同一面接地導体と、前記誘電体基板の下
    面に前記第1の線路導体の外周側の一端と対向する部位
    から外周端部に向けて前記第1の線路導体と平行に形成
    された前記高周波信号を伝送する第2の線路導体および
    該第2の線路導体の両側に形成された第2の同一面接地
    導体と、前記誘電体基板の内部に形成され、前記第1お
    よび第2の線路導体の対向する端部同士を電気的に接続
    する貫通導体ならびに前記第1および第2の同一面接地
    導体を電気的に接続する接地貫通導体とを具備する高周
    波回路部品搭載用基板を、上面に前記高周波信号を伝送
    する接続用線路導体が形成された回路基板に、前記第2
    の線路導体と前記接続用線路導体とを平行に対向させ
    て、間に一端を前記貫通導体から0.2〜5.0mmの
    距離に位置させて前記誘電体基板の外周側に配置した金
    属端子を挟むとともに前記接続用線路導体を前記金属端
    子の途中から外周側に位置させて電気的に接続したこと
    を特徴とする高周波回路部品搭載用基板の実装構造。
JP2001197242A 2001-06-28 2001-06-28 高周波回路部品搭載用基板の実装構造 Pending JP2003017827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197242A JP2003017827A (ja) 2001-06-28 2001-06-28 高周波回路部品搭載用基板の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197242A JP2003017827A (ja) 2001-06-28 2001-06-28 高周波回路部品搭載用基板の実装構造

Publications (1)

Publication Number Publication Date
JP2003017827A true JP2003017827A (ja) 2003-01-17

Family

ID=19034878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197242A Pending JP2003017827A (ja) 2001-06-28 2001-06-28 高周波回路部品搭載用基板の実装構造

Country Status (1)

Country Link
JP (1) JP2003017827A (ja)

Similar Documents

Publication Publication Date Title
US8344259B2 (en) Connection terminal, package using the same, and electronic apparatus
US6936921B2 (en) High-frequency package
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3935082B2 (ja) 高周波用パッケージ
JP2003017827A (ja) 高周波回路部品搭載用基板の実装構造
JP2002190540A (ja) 半導体素子収納用パッケージ
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3398315B2 (ja) 高周波素子収納用パッケージ
JP3881606B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3838906B2 (ja) 高周波用配線基板
JP4404460B2 (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2004055570A (ja) 高周波用パッケージ
JP2000022042A (ja) 高周波用パッケージ
JP2004088504A (ja) 高周波素子収納用パッケージ