JP2002141594A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002141594A
JP2002141594A JP2000331546A JP2000331546A JP2002141594A JP 2002141594 A JP2002141594 A JP 2002141594A JP 2000331546 A JP2000331546 A JP 2000331546A JP 2000331546 A JP2000331546 A JP 2000331546A JP 2002141594 A JP2002141594 A JP 2002141594A
Authority
JP
Japan
Prior art keywords
frame
hole
semiconductor element
center conductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000331546A
Other languages
English (en)
Inventor
Kazuhiro Kawabata
和弘 川畑
Yoshinobu Sawa
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000331546A priority Critical patent/JP2002141594A/ja
Publication of JP2002141594A publication Critical patent/JP2002141594A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】高周波信号の入出力時における反射損失を非常
に小さいものとし、更には半導体パッケージの小型軽量
化を可能とすること。 【解決手段】上面に光半導体素子7および回路基板9が
載置用基台8を介して載置される載置部1aを有する基
体1と、基体1上面に載置部1aを囲繞して取着される
とともに側部に貫通孔2aが形成された金属製の枠体2
と、筒状の外周導体3a及びその中心軸に配置した中心
導体3c並びにそれらの間に介在した絶縁体3bから成
り、かつ貫通孔2aに嵌着されて回路基板9に電気的に
接続される同軸コネクタ3とを具備し、枠体2内面のう
ち貫通孔2aが形成された面の貫通孔2aの中心部から
上側の面2cが枠体2内側に突出し、かつ中心導体3c
はその両端が絶縁体3bより突出するとともに枠体2内
側の一端が上側の面2cから枠体2内側に突出しないよ
うに設けられる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信、マイクロ
波通信、ミリ波通信等の高い周波数で作動する各種半導
体素子を収納する半導体素子収納用パッケージに関す
る。
【0002】
【従来の技術】従来の光通信、マイクロ波通信またはミ
リ波通信等の高い周波数で作動する各種半導体素子を収
納する半導体素子収納用パッケージ(以下、半導体パッ
ケージという)のうち、光通信分野に用いられる光半導
体パッケージを図5に示す。
【0003】同図に示すように、光半導体パッケージ
は、一般に、上面にLD(半導体レーザ),PD(フォ
トダイオード)等の光半導体素子107が載置用基台1
08を介して載置される載置部101aを有する、鉄
(Fe)−ニッケル(Ni)−コバルト(Co)合金や
銅(Cu)−タングステン(W)合金等の金属材料から
成る基体101を有する。また、載置部101aを囲繞
するようにして基体101の上面に銀ロウ等のロウ材を
介して接合されるとともに、一側面に光半導体素子10
7と外部電気回路(図示せず)とを電気的に接続する同
軸コネクタ103(ガラスビード端子ともいう)嵌着用
の貫通孔102aが形成され、対向する側面に光半導体
素子107と光結合するための光伝送路である貫通孔1
02bが形成された、Fe−Ni−Co合金等の金属材
料から成る枠体102を有する。
【0004】この枠体102の光伝送路である貫通孔1
02bの外側周辺部には、枠体102の熱膨張係数に近
似するFe−Ni−Co合金,Fe−Ni合金等の金属
材料から成り、戻り光防止用の光アイソレータ111と
光ファイバ113とが樹脂接着剤で接着された金属ホル
ダー112と、非晶質ガラス等から成り集光レンズとし
て機能するとともに光半導体パッケージ内部を塞ぐ機能
を有する透光性部材105とを固定する筒状の固定部材
104が銀ロウ等のロウ材で接合される。
【0005】なお、この固定部材104と金属ホルダー
112とは、各々の端面同士がYAGレーザ溶接等によ
り固定され、一方、固定部材104と透光性部材105
とは、固定部材104内周面に形成されたメッキ層と透
光性部材105外周面の一部に形成されたメッキ層と
を、金(Au)−錫(Sn)合金半田等の低融点ロウ材
でロウ付けすることにより固定される。
【0006】また、同軸コネクタ103は、Fe−Ni
−Co合金等の金属材料から成り、貫通孔102a内周
面にAu−Sn合金半田等の低融点ロウ材によりロウ付
けされる筒状の外周導体(ホルダー)103aと、この
外周導体103a内部に充填されたホウケイ酸ガラス等
から成る絶縁体103bと、この外周導体103aの中
心軸部分に装着され光半導体パッケージ内外を電気的に
導通させる中心導体(金属端子)103cとから成る。
そして、同軸コネクタ103は、外部電気回路と光半導
体素子107とを電気的に接続する機能を有するととも
に光半導体パッケージ内部を塞ぐ機能を有する。
【0007】また、この同軸コネクタ103は、高周波
信号が伝送される中心導体103cと、その外周部、即
ち金属材料から成る外周導体103a、および貫通孔1
02a内周部とが、高周波信号伝送時のインピーダンス
の整合が可能な同軸構造を成している。
【0008】なお、この同軸コネクタ103と光半導体
素子107との電気的接続は、中心導体103cの枠体
102内側に突出した一端と、回路基板109上面に形
成され、中心導体103cの貫通孔102a内部のイン
ピーダンスと同じになるように形成されたマイクロスト
リップ線路であるメタライズ層109aとを、錫−鉛
(Pb)半田等の低融点ロウ材を介して接合するととも
に、このメタライズ層109aと光半導体素子107と
をボンディングワイヤ110で接続することにより成さ
れる。
【0009】このような光半導体パッケージは、それに
光半導体素子107やインピーダンス整合用等の回路基
板109を搭載した載置用基台108を樹脂接着剤,ロ
ウ材等の接着剤を介して載置固定した後、同軸コネクタ
103の中心導体103cの一端を回路基板109上面
のメタライズ層109a上面に低融点ロウ材で接合する
とともに、光半導体素子107とメタライズ層109a
とをボンディングワイヤ110で電気的に接続し、その
後、光アイソレータ111,光ファイバ113が固定さ
れた金属ホルダー112を固定部材104に溶接し、枠
体102上面に蓋体106をシーム溶接やロウ付け等に
より接合することにより、製品としての光半導体装置と
なる。
【0010】このような光半導体装置は、例えば外部か
ら供給される高周波信号により光半導体素子107を光
励起させ、励起したレーザ光等の光を透光性部材105
を通して光ファイバ113に授受させ光ファイバ113
内を伝送させることにより、大容量の情報を高速に伝送
できる光電変換装置として機能し、光通信分野等に多く
用いられる。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいて、中心導体103cの枠
体102内側に突出していない部位およびメタライズ層
109aの伝搬モードは、伝搬方向に電界成分、磁界成
分を持たない所謂TEMモードおよび準TEMモードで
あるのに対し、中心導体103cの枠体102内側に突
出している部位の伝搬モードは、伝搬方向に電界成分を
持たない所謂TEモードであり、また中心導体103c
がメタライズ層109a上面に接合されている部位は、
TEMモードとTEモードが混在している。そのため、
伝送される高周波信号は伝搬モードが変化するため、伝
搬モードの変化部でインピーダンスがステップ状に変化
し反射損失が大きくなる。その結果、光半導体素子10
7の作動性が損なわれるという問題点を有していた。
【0012】また、同軸コネクタ103の中心導体10
3cの先端部を、基体101上面の中心部の載置部10
1aに載置された回路基板109上のメタライズ層10
9aに接続する構成であるため、図5に示すように中心
導体103cの枠体102内側の一端が長くなり、必然
的に半導体パッケージの横幅が大きくなり、近時の半導
体パッケージの小型軽量化の動向から外れることとな
る。
【0013】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、高周波信号の入出力時におけ
る反射損失を非常に小さいものとすることにより、光半
導体素子の作動性を良好なものし、更には半導体パッケ
ージの小型軽量化を可能とすることにある。
【0014】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子および回路基板が載置用基台を
介して載置される載置部を有する基体と、該基体上面に
前記載置部を囲繞するように取着されるとともに側部に
貫通孔が形成された金属製の枠体と、筒状の外周導体お
よびその中心軸に配置した中心導体ならびにそれらの間
に介在した絶縁体から成るとともに前記貫通孔に嵌着さ
れて前記回路基板に電気的に接続される同軸コネクタと
を具備した半導体素子収納用パッケージにおいて、前記
枠体内面のうち前記貫通孔が形成された面の前記貫通孔
の中心部から上側の面が前記枠体内側に突出しており、
かつ前記中心導体はその両端が前記絶縁体より突出する
とともに前記枠体内側の一端が前記上側の面から前記枠
体内側に突出しないように設けられていることを特徴と
する。
【0015】本発明は、このような構成により、伝送さ
れる高周波信号の伝搬モードは同軸構造によるTEMモ
ード、擬似同軸構造によるモード、マイクロストリップ
線路によるTEMモードとなり、その伝搬モードはほと
んど変化しないため、インピーダンスが変化してその不
整合により反射損失が大きくなることはない。また、載
置用基台を貫通孔が存在する枠体内面に接するように設
置できるため、回路基板の上面に形成されたマイクロス
トリップ線路用のメタライズ層が、中心導体の一端の下
部に位置するように配置できるため、半導体パッケージ
の横幅を小さくでき、小型化,軽量化が可能となる。
【0016】また本発明の半導体パッケージは、上面に
半導体素子および回路基板が載置用基台を介して載置さ
れる載置部を有する基体と、該基体上面に前記載置部を
囲繞するように取着されるとともに側部に貫通孔が形成
された金属製の枠体と、筒状の外周導体およびその中心
軸に配置した中心導体ならびにそれらの間に介在した絶
縁体から成るとともに前記貫通孔に嵌着されて前記回路
基板に電気的に接続される同軸コネクタとを具備した半
導体素子収納用パッケージにおいて、前記枠体内面のう
ち前記貫通孔が形成された面の前記貫通孔の中心部より
上方の部位から上側の面が前記枠体内側に突出してお
り、かつ前記中心導体はその両端が前記絶縁体より突出
するとともに前記枠体内側の一端が前記上側の面から前
記枠体内側に突出しないように設けられていることを特
徴とする。
【0017】本発明は、上記の構成によっても上述した
と同様の作用効果が得られる。
【0018】
【発明の実施の形態】本発明の半導体パッケージの1種
である光半導体パッケージについて、以下に詳細に説明
する。図1は、本発明の光半導体パッケージの1実施形
態を示す断面図、図2は図1の同軸コネクタ周辺部の要
部拡大断面図である。これらの図において、1は容器本
体の底面を構成する基体、2は容器本体の側壁用の枠
体、3は高周波信号の入出力端子である同軸コネクタ、
4は透光性部材5や金属ホルダー12を設置固定するた
めの筒状の固定部材、5は透光性部材、6は蓋体、7は
LD,PD等の光半導体素子である。これら基体1、枠
体2、同軸コネクタ3、固定部材4、透光性部材5およ
び蓋体6とで、内部に光半導体素子7を収容するための
容器が構成される。
【0019】また、従来技術と同様に、固定部材4の外
部側(金属ホルダー12側)の端面には、光アイソレー
タ11と光ファイバ13とが樹脂接着剤で接着された金
属ホルダー12が、YAGレーザ溶接等により固定され
る。
【0020】本発明の基体1は、光半導体素子7を支持
するための支持部材ならびに光半導体素子7から発せら
れる熱を放散するための放熱板として機能し、その上面
の略中央部に光半導体素子7が載置用基台8を介して載
置される載置部1aを有している。この載置部1aに、
載置用基台8がAu−Sn合金半田等の低融点ロウ材を
介して接着固定されるとともに、この低融点ロウ材を介
して光半導体素子7から発せられた熱が伝えられ、外部
に効率良く放散され、光半導体素子7の作動性を良好な
ものとする。
【0021】この基体1は、そのインゴットに圧延加工
や打ち抜き加工等の従来周知の金属加工法を施すことに
よって所定の形状に製作される。また、その表面に耐蝕
性に優れかつロウ材との濡れ性に優れる金属、具体的に
は厚さ0.5〜9μmのNi層と厚さ0.5〜9μmの
Au層を順次メッキ法により被着させておくと、基体1
が酸化腐食するのを有効に防止することができるととも
に、基体1上面に載置用基台8を介して光半導体素子7
を強固に接着固定させることができる。従って、所定の
形状に製作された基体1の表面に0.5〜9μmのNi
層や0.5〜9μmのAu層等の金属層をメッキ法によ
り被着させておくことが好ましい。
【0022】また、この載置用基台8はシリコン(S
i)やCu−W合金等の熱伝導性の高い金属から成り、
光半導体素子7から基体1へ熱を伝えるための媒体とし
て機能するとともに、その高さを適宜設定することによ
り透光性部材5と光半導体素子7との光軸が合うように
する機能を有する。また、載置用基台8の上面には、上
面に伝送線路としてのメタライズ層9aが形成された、
アルミナ(Al23)セラミックス等のセラミックスか
ら成るインピーダンス整合等用の回路基板9が載置接合
される。
【0023】このメタライズ層9aは、同軸コネクタ3
の中心導体3cのインピーダンスと同じになるように形
成されたマイクロストリップ線路であり、光半導体素子
7にボンディングワイヤ10を介して、また、中心導体
3cの一端を錫−鉛半田等の低融点ロウ材を介して接合
され、中心導体3cと光半導体素子7とを電気的に接続
する機能を有する。
【0024】また本発明において、図1,図2に示すよ
うに、枠体2内面のうち貫通孔2aが形成された面の貫
通孔2aの中心部から上側の面2cが枠体2内側に突出
しており、かつ中心導体3cはその両端が絶縁体3bよ
り突出するとともに枠体2内側の一端が上側の面2cか
ら枠体2内側に突出しないように設けられている。これ
により、載置用基台8を枠体2内面の下側の面2dに接
する状態で設置でき、その結果半導体パッケージの横幅
を小さくでき、半導体パッケージの小型軽量化が可能と
なる。
【0025】上側の面2cの下側の面2dからの突出長
さLは0mmを超えてλ/2(λは信号の波長)以下で
あるのがよく、0mmでは、回路基板9と中心導体3c
との接続が困難となり、λ/2を超えると、枠体2と中
心導体3cとが同軸構造とならない部分が長くなり信号
の伝送損失が大きくなる。
【0026】また、図2に示すように、中心導体3cの
枠体2内側の先端は上側の面2cから突出しないもので
あり、好ましくはその先端が上側の面2cと略面一であ
ることがよい。その場合、中心導体3cの先端部は擬似
同軸構造となり、インピーダンスの変化が小さくなり、
インピーダンス不整合による高周波信号の反射損失を抑
えることができる。また先端部がメタライズ層9aに確
実に接続されるための長さを確保するうえでも先端が上
側の面2cと略面一であることがよい。
【0027】このように、貫通孔2aの中心部から上側
の面2cが枠体2内側に突出しているが、上側の面2c
の下端は厳密に貫通孔2aの中心にある必要はなく、貫
通孔2aの略中心部にあればよい。
【0028】なお、メタライズ層9aと枠体2とは、い
ずれも金属であるため、電気的に接続されないよう、即
ち接触しないようにしてある。
【0029】また、このメタライズ層9aは、モリブデ
ン(Mo),マンガン(Mn),タングステン(W)等
の粉末に有機溶剤、溶媒を添加混合して得た金属ペース
トを、回路基板9となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布し焼結することにより形成される。あるいは、こ
のメタライズ層9aは、チタン(Ti),ニッケル(N
i),クロム(Cr)等の金属をスパッタリング法等の
薄膜形成法により成膜し、エッチング法等によりパター
ン形成してもよい。
【0030】同軸コネクタ3は、枠体2の貫通孔2a内
周面にAu−Sn合金半田等の低融点ロウ材によりロウ
付けされる外周導体3aと、この外周導体3a内部に充
填されたホウケイ酸ガラス等の絶縁体から成る絶縁体3
bと、この外周導体3aの中心軸部分に装着され光半導
体パッケージ内外を導通させるとともに、枠体2内側の
一端が上側の面2cと面一または面2cよりも貫通孔2
a内部側にある中心導体3cとから成る。即ち、中心導
体3cは、両端が絶縁体3bから突出するとともに枠体
2の面2cから内側に突出しないように設けられる。そ
して、同軸コネクタ3は、外部電気回路と光半導体素子
7とを電気的に接続する機能を有するとともに光半導体
パッケージ内部を塞ぐ機能を有する。
【0031】また、この同軸コネクタ3は、高周波信号
が伝送される中心導体3cと、その外周部、即ち金属材
料から成る外周導体3aおよび貫通孔2aの内周面と
が、高周波信号伝送時のインピーダンス整合が可能な同
軸構造を成している。このような構造であることから、
伝送される高周波信号の周波数が高くなっても中心導体
3cにインピーダンス整合が困難になる部位が出現する
ことはない。
【0032】また本発明においては、図3,図4に示す
ように、枠体2内面のうち貫通孔2aが形成された面の
貫通孔2aの中心部より上方の部位から上側の面2eが
枠体2内側に突出しており、かつ中心導体3cはその両
端が絶縁体3bより突出するとともに枠体2内側の一端
が上側の面2eから枠体2内側に突出しないように設け
られる。これは、回路基板9の組成や厚さにより、中心
導体3cのメタライズ層9a上面に接合されている先端
部の伝搬モードがTEMモードとならずにTEMモード
とTEモードが混在している場合があるため、貫通孔2
aから上方に適当な寸法でもって切欠部2a’を形成
し、より同軸構造に近似した擬似同軸構造となすためで
ある。
【0033】中心導体3cの先端部と、その先端部に接
合されるメタライズ層9aの周辺部が上記のような構造
であることから、伝送される高周波信号の周波数が高く
なっても中心導体3cにインピーダンスの整合がとれな
くなる部位が出現することはない。即ち、伝送される高
周波信号の周波数が高くなっても伝搬モードは常にTE
Mモードとなり、高周波信号の入出力時における反射損
失は非常に小さいものとなる。また、上記構造であるた
め、半導体パッケージの横幅を小さくでき、即ち半導体
パッケージの小型軽量化が可能となる。
【0034】図3,図4の構成において、上側の面2e
の下端と中心導体3cとの間隔については、回路基板9
と中心導体3cおよび枠体2上側の面2eとでインピー
ダンス整合をとっており、そのインピーダンスは回路基
板9の厚さや中心導体3cの厚さおよび面2eの下端と
中心導体3cとの間隔(切欠部2a’)によって変化す
ることから、その間隔は他の条件を考慮して適宜調整し
て設定すればよい。
【0035】このような同軸コネクタ3が嵌着される枠
体2は、載置部1aを囲繞するようにして基体1の上面
に銀ロウ等のロウ材を介して接合され、一方の側面に同
軸コネクタ3の嵌着用の貫通孔2aが、対向する側面に
光半導体素子7と光結合するための光伝送路である貫通
孔2bがそれぞれ形成される。
【0036】また、枠体2は基体1との接合における熱
歪みを小さくし接合を強固なものとするとともに、光半
導体パッケージ外部との電磁遮蔽を行うために、基体1
の熱膨張係数に近似するFe−Ni−Co合金やFe−
Ni合金等の金属材料を用いるのがよい。
【0037】また、この枠体2は、基体1と同様にその
材料のインゴットに圧延加工や打ち抜き加工等の従来周
知の金属加工法を施すことにより所定の形状に製作さ
れ、その表面に耐蝕性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ0.5〜9μmのNi層と厚
さ0.5〜9μmのAu層を順次メッキ法により被着さ
せておくと、枠体2が酸化腐食するのを有効に防止でき
るとともに、貫通孔2a、2bにそれぞれ同軸コネクタ
3、透光性部材5を強固に接合できる。従って、所定の
形状に製作された枠体2の表面に0.5〜9μmのNi
層や0.5〜9μmのAu層等の金属層をメッキ法によ
り被着させておくことが好ましい。
【0038】この枠体2外側の貫通孔2bの周辺部に
は、枠体2の熱膨張係数に近似するFe−Ni−Co合
金,Fe−Ni合金等の金属材料から成り、戻り光防止
用の光アイソレータ11と光ファイバ13とが樹脂接着
剤で接着された金属ホルダー12と、非晶質ガラス等か
ら成り集光レンズとして機能するとともに光半導体パッ
ケージ内部を塞ぐ機能を有する透光性部材5とを固定す
る筒状の固定部材4が銀ロウ等のロウ材で接合される。
【0039】この固定部材4の内周面には、集光レンズ
として機能するとともに光半導体パッケージ内部を塞ぐ
非晶質ガラス等から成る透光性部材5が、その接合部の
表面に形成されたメタライズ層を介して、200〜40
0℃の融点を有するAu−Sn合金半田等の低融点ロウ
材で接合される。
【0040】この透光性部材5は、熱膨張係数が4×1
-6〜12×10-6/℃(室温〜400℃)のサファイ
ア(単結晶アルミナ)や非晶質ガラス等から成り、球
状,半球状,凸レンズ状,ロッドレンズ状等とされ、外
部のレーザ光等の光を光ファイバ13により伝送させて
光半導体素子7に入力させる、または光半導体素子7で
出力したレーザ光等の光を光ファイバ13に入力させる
ための集光用部材として用いられる。透光性部材5が、
例えば結晶軸の存在しない非晶質ガラスの場合、SiO
2,酸化鉛(PbO)を主成分とする鉛系、またはホウ
酸やケイ砂を主成分とするホウケイ酸系のものを用い
る。
【0041】また、この透光性部材5は、その熱膨張係
数が枠体2のそれと異なっていても固定部材4が熱膨張
差による応力を吸収し緩和するので、結晶軸が応力のた
めにある方向に揃うことによって光の屈折率の変化を起
こすようなことは発生しにくい。従って、このような透
光性部材5を用いることにより光半導体素子7と光ファ
イバ13との間の光の結合効率を高くできる。
【0042】また蓋体6は、Fe−Ni−Co合金等の
金属材料やアルミナセラミックス等のセラミックスから
成るとともに、枠体2上面にAu−Sn合金半田等の低
融点ロウ材を介して接合されたり、YAGレーザ溶接等
の溶接法により接合され、光半導体素子7を光半導体パ
ッケージ内に封止する。
【0043】このように、本発明の半導体パッケージの
1種である光半導体パッケージは、上面にメタライズ層
9aが形成された回路基板9が接合された載置用基台8
を介して光半導体素子7を上面に載置する載置部1aを
有するとともに金属材料から成る基体1と、この基体1
上面に載置部1aを囲繞するようにロウ材を介して接合
され、側部に同軸コネクタ3を嵌着するための貫通孔2
aが、また対向する側部に光伝送路である貫通孔2bが
形成された金属材料から成る枠体2とを具備する。そし
て、同軸コネクタ3の中心導体3cの回路基板9に接続
される一端が枠体2内面の上側の面2c,2eと面一、
または面2c,2eよりも貫通孔2a内周面側にあり、
それに伴い、載置用基台8は、その上面の回路基板9上
面のメタライズ層9a上面に中心導体3cの先端部が電
気的に接続されるように、枠体2の下側の面2d,2f
に接触可能な構造を有している。
【0044】上記の構成により、伝送される高周波信号
の周波数が高くなってもインピーダンスの急激な変化を
抑えることが可能となる。即ち、インピーダンスの不整
合により発生する高周波信号の反射損失を非常に小さく
でき、伝送特性の向上を可能とする。また、上面にメタ
ライズ層9aが形成された回路基板9が、中心導体3c
の一端の下部に位置するため半導体パッケージの横幅を
小さくできる。
【0045】本発明の半導体パッケージは、光半導体パ
ッケージの場合には光半導体素子7を、無線通信用の半
導体パッケージの場合には高周波用の半導体素子を、そ
れぞれ収納して、外部電気回路と各種半導体素子が高周
波信号の入出力を行う半導体パッケージ等として構成さ
れるものである。光半導体パッケージの場合、光半導体
素子7や回路基板9を搭載した載置用基台8を樹脂接着
剤,ロウ材等の接着剤を介して載置固定した後、同軸コ
ネクタ3の中心導体3cの一端を回路基板9上面のメタ
ライズ層9a上面に低融点ロウ材で接合するとともに光
半導体素子7とメタライズ層9aとをボンディングワイ
ヤ10で電気的に接続し、その後、光アイソレータ1
1,光ファイバ13が固定されている金属ホルダー12
を固定部材4に溶接し、枠体2上面に蓋体6をシーム溶
接やロウ付け等により接合することにより製品としての
光半導体装置となる。
【0046】かくして、本発明は、伝送される高周波信
号の周波数が高くなってもインピーダンスの急激な変化
を抑えることが可能となる。即ち、インピーダンス不整
合により発生する反射損失を非常に小さくでき、高周波
信号の伝送特性の向上を可能とする。即ち、従来の同軸
コネクタを用いた場合に比し、伝送される高周波信号は
伝搬モードが変化しないため、インピーダンスが変化す
ることがなく反射損失を非常に小さくできる。その結
果、光半導体素子と外部電気回路との高周波伝送特性を
良好なものとでき、光半導体素子の作動性を良好なもの
とできる。
【0047】本発明において、高周波信号の周波数は1
GHz〜100GHz程度であり、特に40GHz以上
の周波数において従来インピーダンスの変化が急激であ
ったのを、本発明では緩やかなものとすることができ
る。
【0048】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば、基体1と枠体2
とが一体的に形成されたもの、例えばメタル・インジェ
クション・モールド(MIM)法によって作成されたも
のであっても良い。
【0049】
【発明の効果】本発明は、枠体内面のうち貫通孔が形成
された面の貫通孔の中心部から上側の面が枠体内側に突
出しており、かつ中心導体はその両端が絶縁体より突出
するとともに枠体内側の一端が上側の面から枠体内側に
突出しないように設けられていることにより、中心導体
の枠体内側に突出していない部位とメタライズ層との間
のインピーダンスのギャップを小さくでき、高周波信号
の入出力時における反射損失を非常に小さくできる。即
ち、伝送される高周波信号の伝搬モードは、外側より、
同軸構造によるTEMモード、擬似同軸構造によるモー
ド、マイクロストリップ線路によるTEMモードとな
り、その伝搬モードはほとんど変化しないこととなる。
その結果、インピーダンスが変化し反射損失が大きくな
ることはない。従って、半導体素子と外部電気回路との
高周波伝送特性を非常に良好なものとできる。
【0050】また本発明は、枠体内面のうち貫通孔が形
成された面の貫通孔の中心部より上方の部位から上側の
面が枠体内側に突出しており、かつ中心導体はその両端
が絶縁体より突出するとともに枠体内側の一端が上側の
面から枠体内側に突出しないように設けられていること
により、中心導体の枠体内側に突出していない部位とメ
タライズ層との間のインピーダンスのギャップを小さく
でき、高周波信号の入出力時における反射損失を非常に
小さくできる。即ち、伝送される高周波信号の伝搬モー
ドは、外側より、同軸構造によるTEMモード、より同
軸構造に近似した擬似同軸構造によるモード、マイクロ
ストリップ線路によるTEMモードとなり、その伝搬モ
ードはほとんど変化しないこととなる。その結果、イン
ピーダンスが変化し反射損失が大きくなることはない。
従って、半導体素子と外部電気回路との高周波伝送特性
を非常に良好なものとできる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す
断面図である。
【図2】図1の同軸コネクタ周辺部の要部拡大断面図で
ある。
【図3】本発明の半導体パッケージの他の実施形態を示
す断面図である。
【図4】図3の同軸コネクタ周辺部の要部拡大断面図で
ある。
【図5】従来の半導体パッケージを示す断面図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a,2b:貫通孔 2c,2e:上側の面 2d,2f:下側の面 3:同軸コネクタ 3a:外周導体 3b:絶縁体 3c:中心導体 7:光半導体素子 8:載置用基台 9:回路基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子および回路基板が載置用
    基台を介して載置される載置部を有する基体と、該基体
    上面に前記載置部を囲繞するように取着されるとともに
    側部に貫通孔が形成された金属製の枠体と、筒状の外周
    導体およびその中心軸に配置した中心導体ならびにそれ
    らの間に介在した絶縁体から成るとともに前記貫通孔に
    嵌着されて前記回路基板に電気的に接続される同軸コネ
    クタとを具備した半導体素子収納用パッケージにおい
    て、前記枠体内面のうち前記貫通孔が形成された面の前
    記貫通孔の中心部から上側の面が前記枠体内側に突出し
    ており、かつ前記中心導体はその両端が前記絶縁体より
    突出するとともに前記枠体内側の一端が前記上側の面か
    ら前記枠体内側に突出しないように設けられていること
    を特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】上面に半導体素子および回路基板が載置用
    基台を介して載置される載置部を有する基体と、該基体
    上面に前記載置部を囲繞するように取着されるとともに
    側部に貫通孔が形成された金属製の枠体と、筒状の外周
    導体およびその中心軸に配置した中心導体ならびにそれ
    らの間に介在した絶縁体から成るとともに前記貫通孔に
    嵌着されて前記回路基板に電気的に接続される同軸コネ
    クタとを具備した半導体素子収納用パッケージにおい
    て、前記枠体内面のうち前記貫通孔が形成された面の前
    記貫通孔の中心部より上方の部位から上側の面が前記枠
    体内側に突出しており、かつ前記中心導体はその両端が
    前記絶縁体より突出するとともに前記枠体内側の一端が
    前記上側の面から前記枠体内側に突出しないように設け
    られていることを特徴とする半導体素子収納用パッケー
    ジ。
JP2000331546A 2000-10-30 2000-10-30 半導体素子収納用パッケージ Pending JP2002141594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000331546A JP2002141594A (ja) 2000-10-30 2000-10-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000331546A JP2002141594A (ja) 2000-10-30 2000-10-30 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002141594A true JP2002141594A (ja) 2002-05-17

Family

ID=18807873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000331546A Pending JP2002141594A (ja) 2000-10-30 2000-10-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002141594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012558A (ja) * 2011-06-29 2013-01-17 Kyocera Corp 素子収納用パッケージおよびこれを備えたモジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184302A (ja) * 1984-03-02 1985-09-19 小橋工業株式会社 ワンウエイ型デイスクロ−タにおけるリヤホイ−ルの自動調節装置
JPH02152173A (ja) * 1988-12-02 1990-06-12 Nippon Telegr & Teleph Corp <Ntt> マイクロ波共平面線路接栓
JPH02189004A (ja) * 1989-01-18 1990-07-25 Fujitsu Ltd 高周波平面回路・同軸線路接続構造
JPH03259584A (ja) * 1990-03-09 1991-11-19 Toshiba Corp 半導体レーザ装置
JPH06188655A (ja) * 1992-12-18 1994-07-08 Nec Corp マイクロ波帯増幅器
JPH0964219A (ja) * 1995-08-21 1997-03-07 Kyocera Corp 半導体素子収納用パッケージ
JPH0974152A (ja) * 1995-09-06 1997-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH09199942A (ja) * 1996-01-11 1997-07-31 Advantest Corp コムジェネレータ
JPH09199912A (ja) * 1996-01-23 1997-07-31 Nippon Telegr & Teleph Corp <Ntt> マイクロ波伝送線路変換器
JP2001177311A (ja) * 1999-12-21 2001-06-29 Oki Electric Ind Co Ltd 同軸コネクタと平面回路基板の接続構造

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184302A (ja) * 1984-03-02 1985-09-19 小橋工業株式会社 ワンウエイ型デイスクロ−タにおけるリヤホイ−ルの自動調節装置
JPH02152173A (ja) * 1988-12-02 1990-06-12 Nippon Telegr & Teleph Corp <Ntt> マイクロ波共平面線路接栓
JPH02189004A (ja) * 1989-01-18 1990-07-25 Fujitsu Ltd 高周波平面回路・同軸線路接続構造
JPH03259584A (ja) * 1990-03-09 1991-11-19 Toshiba Corp 半導体レーザ装置
JPH06188655A (ja) * 1992-12-18 1994-07-08 Nec Corp マイクロ波帯増幅器
JPH0964219A (ja) * 1995-08-21 1997-03-07 Kyocera Corp 半導体素子収納用パッケージ
JPH0974152A (ja) * 1995-09-06 1997-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH09199942A (ja) * 1996-01-11 1997-07-31 Advantest Corp コムジェネレータ
JPH09199912A (ja) * 1996-01-23 1997-07-31 Nippon Telegr & Teleph Corp <Ntt> マイクロ波伝送線路変換器
JP2001177311A (ja) * 1999-12-21 2001-06-29 Oki Electric Ind Co Ltd 同軸コネクタと平面回路基板の接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012558A (ja) * 2011-06-29 2013-01-17 Kyocera Corp 素子収納用パッケージおよびこれを備えたモジュール

Similar Documents

Publication Publication Date Title
JP2009077365A (ja) 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP2002141594A (ja) 半導体素子収納用パッケージ
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP2001160598A (ja) 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP2002246681A (ja) 半導体素子収納用パッケージ
JP2004200242A (ja) 半導体素子収納用パッケージ
JP3702200B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002319643A (ja) 半導体素子収納用パッケージ
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ
JP2004259609A (ja) 半導体素子収納用パッケージ
JP2003069126A (ja) 半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2003078065A (ja) 半導体素子搭載用基板および光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426