JPH06188655A - マイクロ波帯増幅器 - Google Patents
マイクロ波帯増幅器Info
- Publication number
- JPH06188655A JPH06188655A JP35495592A JP35495592A JPH06188655A JP H06188655 A JPH06188655 A JP H06188655A JP 35495592 A JP35495592 A JP 35495592A JP 35495592 A JP35495592 A JP 35495592A JP H06188655 A JPH06188655 A JP H06188655A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- stage circuit
- microwave band
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 入力と出力の結合による発振を防止できると
ともに、小型化を図れるようにする。 【構成】 筐体１内に収容されたプリント基板３は、中
間層の第二層５を接地層とした３層構造をなし、このプ
リント基板３の表面にはバイアス回路８ともに前段回路
７が実装され、この前段回路７にスルーホール接続され
る後段回路９がバイアス回路１０とともにプリント基板
３の裏面に実装されている。マイクロ波帯の信号は、筐
体１の一側の同軸コネクタ１４から前段回路３に入力さ
れて増幅され、さらに後段回路９に送られて増幅された
あと、筐体１の他側の同軸コネクタ１５から外部に出力
される。
ともに、小型化を図れるようにする。 【構成】 筐体１内に収容されたプリント基板３は、中
間層の第二層５を接地層とした３層構造をなし、このプ
リント基板３の表面にはバイアス回路８ともに前段回路
７が実装され、この前段回路７にスルーホール接続され
る後段回路９がバイアス回路１０とともにプリント基板
３の裏面に実装されている。マイクロ波帯の信号は、筐
体１の一側の同軸コネクタ１４から前段回路３に入力さ
れて増幅され、さらに後段回路９に送られて増幅された
あと、筐体１の他側の同軸コネクタ１５から外部に出力
される。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯の信号を
扱う増幅素子を多段に接続して構成されたマイクロ波帯
増幅器に関し、特に入力と出力の結合によって生じる発
振を防止できるようにしたものに関する。
扱う増幅素子を多段に接続して構成されたマイクロ波帯
増幅器に関し、特に入力と出力の結合によって生じる発
振を防止できるようにしたものに関する。
【０００２】
【従来の技術】従来から知られるこの種のマイクロ波帯
増幅器は、図４に示すように遮蔽用の筐体２０内に組み
込まれるプリント基板２１の一面側に、増幅素子をなす
電界効果トランジスタ（以下、ＦＥＴという）２２，２
３が一列状に多段接続されて実装されている。これらＦ
ＥＴ２２，２３には、同一面に実装されたバイアス回路
２４が接続されており、ＦＥＴ２２，２２による前段回
路２５とＦＥＴ２３，２３による後段回路２６が、多段
の増幅回路を構成している。マイクロ波帯の信号は、筐
体２０の一端側に取り付けられた同軸コネクタ２７から
入力され、前段回路２５および後段回路２６で増幅され
たあとに、筐体２０の他端側に取り付けられた同軸コネ
クタ２８から外部に出力される。
増幅器は、図４に示すように遮蔽用の筐体２０内に組み
込まれるプリント基板２１の一面側に、増幅素子をなす
電界効果トランジスタ（以下、ＦＥＴという）２２，２
３が一列状に多段接続されて実装されている。これらＦ
ＥＴ２２，２３には、同一面に実装されたバイアス回路
２４が接続されており、ＦＥＴ２２，２２による前段回
路２５とＦＥＴ２３，２３による後段回路２６が、多段
の増幅回路を構成している。マイクロ波帯の信号は、筐
体２０の一端側に取り付けられた同軸コネクタ２７から
入力され、前段回路２５および後段回路２６で増幅され
たあとに、筐体２０の他端側に取り付けられた同軸コネ
クタ２８から外部に出力される。
【０００３】
【発明が解決しようとする課題】ところで、このような
マイクロ波帯増幅器では、プリント基板２１を収容して
いる筐体２０内の上部空間２９を伝搬する導波管モード
により入力と出力が結合して発振しやすいことから、図
５および図６に示すように上部空間２９内の長手方向に
仕切り板３０を取り付けたり、筐体２０の上面部を覆う
カバー２０ａの内側に吸収体を取り付ける処置が取られ
ていた。このため、マイクロ波帯増幅器が大型化すると
いう問題点があった。
マイクロ波帯増幅器では、プリント基板２１を収容して
いる筐体２０内の上部空間２９を伝搬する導波管モード
により入力と出力が結合して発振しやすいことから、図
５および図６に示すように上部空間２９内の長手方向に
仕切り板３０を取り付けたり、筐体２０の上面部を覆う
カバー２０ａの内側に吸収体を取り付ける処置が取られ
ていた。このため、マイクロ波帯増幅器が大型化すると
いう問題点があった。
【０００４】なお、特開昭６３−１７０９８８号の公報
には、アナログ回路とディジタル回路を同一の基板に実
装するにあたって、ディジタル回路から漏れる高調波成
分がアナログ回路に与える影響を抑制するために、多層
の基板の片面にアナログ回路を実装し、他面にディジタ
ル回路を実装するとともに、中間層のアナログ回路側の
接地層とディジタル回路側の接地層とで両回路を分離し
た混成集積回路が提案されている。しかしながら、マイ
クロ波帯増幅器では、入力と出力の結合による発振の影
響をいかに抑制するかが問題になるのであって、この公
報に記載されるような混成集積回路とは技術的背景を異
にしているとともに、課題を解決しようとするための技
術的なアプローチの仕方も本質的に異なるものである。
には、アナログ回路とディジタル回路を同一の基板に実
装するにあたって、ディジタル回路から漏れる高調波成
分がアナログ回路に与える影響を抑制するために、多層
の基板の片面にアナログ回路を実装し、他面にディジタ
ル回路を実装するとともに、中間層のアナログ回路側の
接地層とディジタル回路側の接地層とで両回路を分離し
た混成集積回路が提案されている。しかしながら、マイ
クロ波帯増幅器では、入力と出力の結合による発振の影
響をいかに抑制するかが問題になるのであって、この公
報に記載されるような混成集積回路とは技術的背景を異
にしているとともに、課題を解決しようとするための技
術的なアプローチの仕方も本質的に異なるものである。
【０００５】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、入力と出
力の結合による発振を防止できるとともに、小型化を図
れるようにしたマイクロ波帯増幅器を提供することを目
的とする。
課題を解決するために提案されたものであり、入力と出
力の結合による発振を防止できるとともに、小型化を図
れるようにしたマイクロ波帯増幅器を提供することを目
的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明では、増幅素子が多段接続されて前段回路と後
段回路が構成され、これら前段回路と後段回路によって
マイクロ波帯の信号を増幅して出力するマイクロ波帯増
幅器において、中間層を接地層とした多（三）層のプリ
ント基板の表面と裏面に、上記前段回路と上記後段回路
をそれぞれ分離実装し、この前段回路の出力端をスルー
ホールによって後段回路の入力端に接続した構成として
ある。
に本発明では、増幅素子が多段接続されて前段回路と後
段回路が構成され、これら前段回路と後段回路によって
マイクロ波帯の信号を増幅して出力するマイクロ波帯増
幅器において、中間層を接地層とした多（三）層のプリ
ント基板の表面と裏面に、上記前段回路と上記後段回路
をそれぞれ分離実装し、この前段回路の出力端をスルー
ホールによって後段回路の入力端に接続した構成として
ある。
【０００７】
【作用】上述した構成によれば、前段回路と後段回路
を、プリント基板、好ましくは中間層を接地層とした多
（三）層のプリント基板の表裏にそれぞれ分離実装して
いるので、前段側の入力と後段側の出力とを切り離すこ
とができ、入力と出力の結合による発振を防止できる。
を、プリント基板、好ましくは中間層を接地層とした多
（三）層のプリント基板の表裏にそれぞれ分離実装して
いるので、前段側の入力と後段側の出力とを切り離すこ
とができ、入力と出力の結合による発振を防止できる。
【０００８】
【実施例】以下、本発明によるマイクロ波帯増幅器の具
体的な実施例を、図面にもとづき詳細に説明する。図１
に表カバー１ａを取り外したこのマイクロ波帯増幅器の
平面図を示し、図２に縦断面図を示す。これら図におい
て、金属製の筐体１内にビス２によって固定されるプリ
ント基板３は、基板表面から第一層４、第二層５および
第三層６の導体層を有する三層のプリント基板として構
成されている。中間の第二層５は、第一層４および第三
層６の共通接地層をなしており、基板１の周囲に設けら
れた複数の接地用スルーホール７によって筐体１に接地
されている。
体的な実施例を、図面にもとづき詳細に説明する。図１
に表カバー１ａを取り外したこのマイクロ波帯増幅器の
平面図を示し、図２に縦断面図を示す。これら図におい
て、金属製の筐体１内にビス２によって固定されるプリ
ント基板３は、基板表面から第一層４、第二層５および
第三層６の導体層を有する三層のプリント基板として構
成されている。中間の第二層５は、第一層４および第三
層６の共通接地層をなしており、基板１の周囲に設けら
れた複数の接地用スルーホール７によって筐体１に接地
されている。
【０００９】プリント基板３の表面である第一層４の面
部には、前段回路７とこの前段回路７のバイアス回路８
が基板３の長手方向に実装され、プリント基板３の裏面
である第三層６の面部には、裏カバー１ｂを取り外した
底面図を図３に示すようにバイアス回路８の反対面に後
段回路９が実装されているとともに、前段回路７の反体
面にこの後段回路９のバイアス回路１０が実装されてい
る。
部には、前段回路７とこの前段回路７のバイアス回路８
が基板３の長手方向に実装され、プリント基板３の裏面
である第三層６の面部には、裏カバー１ｂを取り外した
底面図を図３に示すようにバイアス回路８の反対面に後
段回路９が実装されているとともに、前段回路７の反体
面にこの後段回路９のバイアス回路１０が実装されてい
る。
【００１０】前段回路７は、面実装型の増幅素子である
ＦＥＴ１１を二段に接続した構成からなり、後段回路１
０も面実装型のＦＥＴ１２を二段に接続した構成からな
る。前段回路７の出力端と後段回路１０の入力端とは、
基板３を貫通するスルーホール１３によって接続されて
いる。
ＦＥＴ１１を二段に接続した構成からなり、後段回路１
０も面実装型のＦＥＴ１２を二段に接続した構成からな
る。前段回路７の出力端と後段回路１０の入力端とは、
基板３を貫通するスルーホール１３によって接続されて
いる。
【００１１】筐体１の一端面に取り付けられた同軸コネ
クタ１４は、前段回路７の入力端に接続され、後段回路
１０の出力端が、筐体１の他端面に取り付けられた同軸
コネクタ１５に接続されている。
クタ１４は、前段回路７の入力端に接続され、後段回路
１０の出力端が、筐体１の他端面に取り付けられた同軸
コネクタ１５に接続されている。
【００１２】このような構成からなるマイクロ波帯増幅
器では、同軸コネクタ１４から入力されたマイクロ波帯
の信号がプリント基板表側の前段回路７で増幅されたあ
と、スルーホール１３を介して基板裏側の後段回路９に
供給されてさらに増幅され、同軸コネクタ１５から増幅
出力を外部に取り出すことができる。
器では、同軸コネクタ１４から入力されたマイクロ波帯
の信号がプリント基板表側の前段回路７で増幅されたあ
と、スルーホール１３を介して基板裏側の後段回路９に
供給されてさらに増幅され、同軸コネクタ１５から増幅
出力を外部に取り出すことができる。
【００１３】このマイクロ波帯増幅器では、プリント基
板３の中間層（第二層５）を筐体１に共通接地とした接
地層としているとともに、プリント基板３の表裏に前段
回路７と後段回路９をそれぞれ分離実装しているので、
入力と出力の結合による発振を生じるおそれはない。
板３の中間層（第二層５）を筐体１に共通接地とした接
地層としているとともに、プリント基板３の表裏に前段
回路７と後段回路９をそれぞれ分離実装しているので、
入力と出力の結合による発振を生じるおそれはない。
【００１４】また、従来のように仕切り板や吸収体を配
する必要がないことや、前段回路７のバイアス回路８を
後段回路９の反対面に形成し、後段回路９のバイアス回
路１０を前段回路７の反対面に形成しているので、プリ
ント基板３の占有面積を小さくでき、増幅器全体を小形
化できる。
する必要がないことや、前段回路７のバイアス回路８を
後段回路９の反対面に形成し、後段回路９のバイアス回
路１０を前段回路７の反対面に形成しているので、プリ
ント基板３の占有面積を小さくでき、増幅器全体を小形
化できる。
【００１５】なお、上述した実施例では、前段回路７と
後段回路９とで４段の増幅器を構成しているが、接続段
数は４段に限定されるものではない。また、プリント基
板３は、三層以上の多層としてもよく、逆に接地層であ
る第二層５を設けていない通常の基板であってもよい。
後段回路９とで４段の増幅器を構成しているが、接続段
数は４段に限定されるものではない。また、プリント基
板３は、三層以上の多層としてもよく、逆に接地層であ
る第二層５を設けていない通常の基板であってもよい。
【００１６】
【発明の効果】以上説明したように本発明によれば、プ
リント基板の表裏に、バイアス回路とともに前段回路と
後段回路をそれぞれ分離実装し、これら前段回路と後段
回路をスルーホールによって接続したので、入力と出力
の結合に起因した発振を防止できるとともに、プリント
基板の所要面積が小さくなることで、小さな筐体内に組
み込むことができ、増幅器全体を小形化できるという利
点がある。また、プリント基板を三層等の多層として中
間層に接地層を配した構成としてあるので、入力と出力
の結合に起因した発振を完全に防止でき遮蔽効果を高め
ることができる。
リント基板の表裏に、バイアス回路とともに前段回路と
後段回路をそれぞれ分離実装し、これら前段回路と後段
回路をスルーホールによって接続したので、入力と出力
の結合に起因した発振を防止できるとともに、プリント
基板の所要面積が小さくなることで、小さな筐体内に組
み込むことができ、増幅器全体を小形化できるという利
点がある。また、プリント基板を三層等の多層として中
間層に接地層を配した構成としてあるので、入力と出力
の結合に起因した発振を完全に防止でき遮蔽効果を高め
ることができる。
【図１】本発明によるマイクロ波帯増幅器を筐体表カバ
ーを取り外して示した平面図である。
ーを取り外して示した平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】上記マイクロ波帯増幅器を筐体裏カバーを取り
外して示した底面図である。
外して示した底面図である。
【図４】従来のマイクロ波帯増幅器を筐体表カバーを取
り外して示した平面図である。
り外して示した平面図である。
【図５】図４のＢ−Ｂ線断面図である。
【図６】図４のＣ−Ｃ線断面図である。
１ 筐体 １ａ 表カバー １ｂ 裏カバー ３ プリント基板 ４ 第一層 ５ 第二層（接地層） ６ 第三層 ７ 前段回路 ８ バイアス回路 ９ 後段回路 １０ バイアス回路 １１，１２ ＦＥＴ １３ スルーホール １４，１５ 同軸コネクタ
Claims (1)
- 【請求項１】 増幅素子が多段接続されて前段回路と後
段回路が構成され、これら前段回路と後段回路によって
マイクロ波帯の信号を増幅して出力するマイクロ波帯増
幅器において、 中間層を接地層とした多層のプリント基板の表面と裏面
に、上記前段回路と上記後段回路をそれぞれ分離実装
し、この前段回路の出力端をスルーホールによって後段
回路の入力端に接続したことを特徴とするマイクロ波帯
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35495592A JPH06188655A (ja) | 1992-12-18 | 1992-12-18 | マイクロ波帯増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35495592A JPH06188655A (ja) | 1992-12-18 | 1992-12-18 | マイクロ波帯増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188655A true JPH06188655A (ja) | 1994-07-08 |
Family
ID=18441019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35495592A Pending JPH06188655A (ja) | 1992-12-18 | 1992-12-18 | マイクロ波帯増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2010273117A (ja) * | 2009-05-21 | 2010-12-02 | Nec Corp | 増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159904A (ja) * | 1986-01-08 | 1987-07-15 | Mitsubishi Electric Corp | 高周波増幅回路装置 |
| JPH02177702A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | マイクロストリップライン回路の構成方法 |
-
1992
- 1992-12-18 JP JP35495592A patent/JPH06188655A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159904A (ja) * | 1986-01-08 | 1987-07-15 | Mitsubishi Electric Corp | 高周波増幅回路装置 |
| JPH02177702A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | マイクロストリップライン回路の構成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2010273117A (ja) * | 2009-05-21 | 2010-12-02 | Nec Corp | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980007594A (ko) | 튜너의 구조체 및 이를 사용한 케이블 모뎀 튜너 | |
| US5451917A (en) | High-frequency choke circuit | |
| JPH06188655A (ja) | マイクロ波帯増幅器 | |
| EP0654842B1 (en) | Dielectric filter device | |
| JPH1187880A (ja) | プリント配線板 | |
| JPH04323901A (ja) | 高周波処理装置 | |
| JPH03278701A (ja) | 高周波増幅器 | |
| JPH06283908A (ja) | 多層化印刷配線基板 | |
| JP2664589B2 (ja) | 多層配線基板 | |
| JP4380553B2 (ja) | 高出力増幅回路 | |
| WO2023126994A1 (ja) | 高周波回路 | |
| JPH04261205A (ja) | 高周波アンプモジュール | |
| JPH06140871A (ja) | 積層型多段縦続接続多重モ−ド圧電フィルタ | |
| JPH10290174A (ja) | 双方向通信モジュール | |
| JPH05243782A (ja) | 多層プリント基板 | |
| JP7085871B2 (ja) | 高周波モジュール | |
| JPH01314408A (ja) | マイクロ波増幅器 | |
| JPH0537253A (ja) | 高周波増幅器 | |
| JPH06120711A (ja) | マイクロストリップライン型プリント基板 | |
| JP3752290B2 (ja) | 高周波パッケージ | |
| JPH0766519A (ja) | フレキシブル基板 | |
| JPH0786803A (ja) | ロ−パスフィルタ | |
| JPH09238033A (ja) | 多段増幅器 | |
| JPS6390892A (ja) | 高周波用多層基板回路 | |
| JPH05235679A (ja) | 回路基板 |