JPH09238033A - 多段増幅器 - Google Patents

多段増幅器

Info

Publication number
JPH09238033A
JPH09238033A JP4448096A JP4448096A JPH09238033A JP H09238033 A JPH09238033 A JP H09238033A JP 4448096 A JP4448096 A JP 4448096A JP 4448096 A JP4448096 A JP 4448096A JP H09238033 A JPH09238033 A JP H09238033A
Authority
JP
Japan
Prior art keywords
layer
amplifiers
amplifier
surface layer
frequency amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4448096A
Other languages
English (en)
Inventor
Takanobu Gidou
孝信 儀同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4448096A priority Critical patent/JPH09238033A/ja
Publication of JPH09238033A publication Critical patent/JPH09238033A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 マイクロ波帯の多段アンプにおいて、各アン
プ段からの輻射による相互干渉を軽減すること。 【解決手段】 3層からなる多層PWB1を用い、多段
アンプ2,2′,2″の各々を表裏層11,13交互に
配設し、信号は表裏層11,13間を結ぶスルーホール
5にて接続する。このときPWBの内層12に不連続の
ないベタアース面を設定し、表裏面に配設した各々のア
ンプに共通なアース面とする。これにより、従来2層P
WBで構成するうえでは避けられなかった、アース面の
段間での不連続がなくなり、より完全なアンプ間のシー
ルドと、安定したアース面による多段アンプの特性の向
上をはかることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波帯の多
段増幅器に関し、特に、各増幅器(以下アンプと記す)
間の輻射電波による相互干渉による特性劣化の軽減を図
った多段増幅器に関する。
【0002】
【従来の技術】マイクロ波帯の多段アンプの各アンプ間
の輻射電波による相互干渉を防ぐには、一般に段間を干
渉が問題とならない程度まで遠ざけたり、または、金属
の仕切壁等を設け、電磁シールドすることが考えられ
る。
【0003】距離を遠ざける方法については、多段アン
プの段間の距離は、整合回路の最適化のために、任意に
広げることはできないため制限がある。また、シールド
壁については、一番安易な方法ではあるが、マイクロ波
帯信号における確実なシールド構造とするためには、厳
重な気密性と構造上の精度の完全性が求められる。
【0004】そのため、従来より特開昭62−5350
9号公報に記載されるように、上記いずれとも異なるシ
ールド構造が知られている。本公報によると2層のプリ
ント基板(PWB)を用い、ストリップラインを形成す
る基板の各増幅段の境界部にスルーホールを形成し、こ
のスルーホールを介して、各増幅段のストリップライン
とアースパターンを交互に配設して、各増幅段の輻射に
よる相互干渉をある程度軽減する発明が開示されてい
る。
【0005】上記公報のシールド構造を図面を用いてよ
り詳細に説明する。
【0006】図5は、該シールド構造の平面図であり、
図6はその断面図を示している。図5において、プリン
ト基板10は2層PWBである。表面にはアンプ2,
2″が、裏面にはアンプ2′が実装され、各アンプ2と
2′,2′と2″間はスルーホール5によって接続され
ている。
【0007】また、プリント基板10のアンプ2と2″
を搭載された面では、各アンプ間にアースパターン6を
設けており、また反対面にはアースパターン6′を設け
ている。そして、アースパターン6と6′間は、複数の
スルーホール5′を用いて接続されて等電位としてい
る。
【0008】
【発明が解決しようとする課題】前述した公報に記載さ
れたシールド構造では、以下の問題を有している。すな
わち、第1の問題点は、表裏のアースパターンの接続は
スルーホールによるものだけであり、表裏層間のシール
ドが不完全である。その理由は、該スルーホールの間げ
きからのとびこみが生ずることによりシールドが不完全
となるおそれがあるからである。
【0009】また、第2の問題点は、アースパターンを
表裏交互に配設するが、その接続がスルーホールによる
ものであり、表裏のアースパターンのインピーダンスに
は、スルーホールのインダクタンス分に相当する差が生
じる。その結果、アースパターンのインピーダンスの不
連続は、そこを通過するマイクロストリップラインのイ
ンピーダンスにも不連続を与え、周波数特性に劣化を生
じさせる問題を有している。
【0010】第3の問題点は、同一面上のアンプ間の輻
射による相互干渉は防げないことである。その理由は、
PWBが2層構造なため、同一面上のアンプ間を仕切る
には、PWBを段間で分割して、金属のシールド壁を間
に設けることで防ぐことも可能であるが、この場合は、
本来の1枚PWBによるメリットは失われてしまうこと
になる。
【0011】本発明においては、従来技術の問題点を解
決し、表裏面に構成されたアンプ間の輻射による相互干
渉を理論上なくし、また、アースパターンの不連続によ
る周波数特性等の特性劣化を最小限にすることを目的と
する。
【0012】また、同一面のアンプ間の相互干渉をなく
すための簡便なシールド構造を可能とすることを目的と
する。
【0013】
【課題を解決するための手段】本発明は、表面層と裏面
層と少なくとも1つの内層とを有する多層プリント基板
に複数段の高周波増幅器を縦続接続した多段増幅器にお
いて、前記複数段の高周波増幅器の奇数段の高周波増幅
器と偶数段の高周波増幅器をそれぞれ前記表面層と前記
裏面層に分離し、前記奇数段の高周波増幅器と前記偶数
段の高周波増幅器との信号接続を前記表面層と前記裏面
層間の第1のスルーホールを用い、前記内層をベタアー
スとすることを特徴とする。
【0014】その結果、内層のベタアース面は表裏層に
構成されたアンプ間の輻射による相互干渉を理論的に完
全に遮断できる。
【0015】また断続のないベタアース面が表裏両面の
マイクロストリップラインのアース面のため、信号が表
裏面を往復しても、アース面は常に一定にできる。
【0016】多層PWBの内層に構成されたベタアース
面は、表面を伝わるマイクロストリップラインと裏面を
伝わるマイクロストリップラインの電界を完全に遮断す
る。従ってPWBを通して表裏層間に相互干渉を生じさ
せない作用を有している。
【0017】また、このベタアース面は、表面のマイク
ロストリップラインと裏面のマイクロストリップライン
に全く共通(コモン)な電位をもつアース面であり、マ
イクロストリップラインが表裏層間を往復しても往復に
よるグランド面の不連続を生じさせない作用も奏してい
る。
【0018】
【発明の実施の形態】次に本発明の実施の形態につき、
図面を参照して説明する。図1は、本発明の最良の実施
の形態を示した図である。本図において、多層PWB1
は、3層構造をしており、第1層面11は部品実装とし
て用いられ、第2層面12はベタアース面とし、第3層
面13は、部品実装として使用される。そして第1層面
11と第3層面13に交互にアンプ2,2′,2″を実
装し、表裏間の信号伝送はスルーホール5,5′にて行
なうものである。
【0019】また、図2(a)は、図1のA−A′断面
図を示した図である。本図において、第1層面11と第
3層面13との間には、ベタアースの第2層面12が設
けられている。
【0020】図2(b)は、図1のB−B′断面図を示
した図である。本図において、アンプ2と2′間、アン
プ2′と2″間は、共に第1層面11と第3層面13と
を接続するスルーホール5を用いて接続されている。
【0021】次に本発明の実施の形態の動作について、
図1を参照して説明する。増幅する信号は第1層面11
上のストリップライン3より入り、アンプ2にて増幅さ
れ5のスルーホールにて第3層面13へと誘導される。
また、第2層面12は、スルーホール5を除いて全面ア
ース面、すなわち、ベタアース面となっている。さらに
2′のアンプにて増幅された信号は、5′のスルーホー
ルを経由して再び第1層面11へ誘導され2″のアンプ
にてさらに増幅される。
【0022】上記構成では、3段のアンプを縦続接続し
た構成であるが、さらに多段アンプを縦続接続した場合
もアンプを1段づつ第1層面と第3層面を交互に配置し
各々の信号をスルーホールで接続すれば良い。再び、本
図において、アンプ2と2′,2′と2″は第2層面1
2のベタアース面により、完全にシールドされているた
め、輻射による相互干渉はない。また一連の信号の流れ
において、アース面は常にベタアース面12であり、ア
ース面の不連続も生じない。
【0023】他の実施の形態についてその分解斜視図を
図3に、また図3のC−C′断面図を図4に示してい
る。本図において、3層PWB1の構造は、図1に示し
た通りである。本図で図1と大きく相違するのは、3層
PWB、1がアンプ間に仕切壁8をもつシールドケース
7,7′により両面からおおわれている点である。また
3層PWB1の側面は、内層のベタアース面12に接触
して半田めっきされて、ケース7,7′の縁の壁と接触
している。アンプ2と2″は、仕切壁8とスルーホール
9さらにケース7とベタアース面12によりシールドさ
れる。これにより、アンプ2と2′,アンプ2′と2″
のシールドばかりでなく、アンプ2と2″間のシールド
も確実に行うことができる。その結果、アンプ2と2″
間の輻射による相互干渉も防ぐことができる効果を有し
ている。
【0024】
【発明の効果】本発明の第1の効果は、多段アンプの、
各増幅段からの輻射による相互干渉をより軽減すること
ができる。
【0025】その理由は、多層PWB内層に連続したベ
タアース面をもち、表裏層に構成された各々のアンプを
これにより完全にシールドできるからである。
【0026】第2の効果は、第1の効果のように、相互
干渉を軽減する構成としても、各アンプのアースの電位
を共通に保ち、多段アンプ本来の特性をひきだすことが
容易になる。
【0027】その理由は、表裏層に構成された各アンプ
は、多層PWBの内層に設けられた連続したベタアース
面を共通に利用しているからである。
【0028】第3の効果は、同一表面上のアンプ間のシ
ールド効果、つまり相互干渉の軽減が容易なことであ
る。
【0029】その理由は、同一面のアンプ間に内層のア
ース面まで貫通したスルーホールと、仕切壁をもつ金属
ケースのみの追加で実現できるからである。
【図面の簡単な説明】
【図1】本発明の多段アンプの第一の実施の形態を示す
分解斜視図である。
【図2】図1のA−A′,B−B′断面図である。
【図3】本発明の多段アンプの他の実施の形態を示す分
解斜視図である。
【図4】図3のC−C′断面図である。
【図5】従来の多段アンプの従来例を示す平面図であ
る。
【図6】従来の多段アンプの従来例を示す断面図であ
る。
【符号の説明】
1 3層PWB 2 アンプ 3 アンプへの信号入力端 4 アンプからの信号出力端 5,5′ 表裏層間の信号ラインを接続するスルーホ
ール 6,6′ ベタアースパターン 7 金属ケース 8 金属ケースの仕切壁 9 3層PWBの側面めっき 10 2層PWB 15 表裏のアースパターンを接続するスルーホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面層と裏面層と少なくとも1つの内層
    とを有する多層プリント基板に複数段の高周波増幅器を
    縦続接続した多段増幅器において、 前記複数段の高周波増幅器の奇数段の高周波増幅器と偶
    数段の高周波増幅器をそれぞれ前記表面層と前記裏面層
    に分離し、前記奇数段の高周波増幅器と前記偶数段の高
    周波増幅器との信号接続を前記表面層と前記裏面層間の
    第1のスルーホールを用い、前記内層をベタアースとす
    ることを特徴とする多段増幅器。
  2. 【請求項2】 前記複数段の高周波増幅器についてそれ
    ぞれ独立に金属仕切壁を有するケースを前記多層プリン
    ト基板の表面層と裏面層に設けたことを特徴とする請求
    項1記載の多段増幅器。
  3. 【請求項3】 前記ケースは、前記プリント基板上の前
    記奇数段もしくは偶数段の高周波増幅器の段間に設けた
    第2のスルーホールおよび前記プリント基板の側面と接
    触することを特徴とする請求項2記載の多段増幅器。
  4. 【請求項4】 前記第2のスルーホールは、前記内層の
    ベタアースされた面と接続されることを特徴とする請求
    項3記載の多段増幅器。
  5. 【請求項5】 前記プリント基板の側面は、前記内層の
    ベタアース面に接触して半田めっきされていることを特
    徴とする請求項3記載の多段増幅器。
JP4448096A 1996-03-01 1996-03-01 多段増幅器 Pending JPH09238033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4448096A JPH09238033A (ja) 1996-03-01 1996-03-01 多段増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4448096A JPH09238033A (ja) 1996-03-01 1996-03-01 多段増幅器

Publications (1)

Publication Number Publication Date
JPH09238033A true JPH09238033A (ja) 1997-09-09

Family

ID=12692709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4448096A Pending JPH09238033A (ja) 1996-03-01 1996-03-01 多段増幅器

Country Status (1)

Country Link
JP (1) JPH09238033A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154837A (ja) * 1997-09-18 1999-06-08 Sanyo Electric Co Ltd 半導体装置、半導体集積回路および高周波処理回路
US7149496B2 (en) 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
JP2010093649A (ja) * 2008-10-09 2010-04-22 Alps Electric Co Ltd 高周波回路モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154837A (ja) * 1997-09-18 1999-06-08 Sanyo Electric Co Ltd 半導体装置、半導体集積回路および高周波処理回路
US7149496B2 (en) 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
JP2010093649A (ja) * 2008-10-09 2010-04-22 Alps Electric Co Ltd 高周波回路モジュール

Similar Documents

Publication Publication Date Title
US5023866A (en) Duplexer filter having harmonic rejection to control flyback
US7400214B2 (en) Low loss, high power air dielectric stripline edge coupling structure
US20010001548A1 (en) Power splitter/combiner circuit, high power amplifier and balun circuit
JPS6228603B2 (ja)
US20060267713A1 (en) Low cost highly isolated RF coupler
US11509345B2 (en) Wireless communication module
JPH09238033A (ja) 多段増幅器
JP3610715B2 (ja) 多層実装mmic回路
JPS61239701A (ja) トリプレ−ト線路形t分岐
JPH04802A (ja) トリプレート線路形基板間接続素子
JP3277979B2 (ja) 電磁気的結合の遮蔽構造
US5432485A (en) Circuit for crossing strip lines
JPH10200306A (ja) 分波・合成器
JP3527164B2 (ja) 高周波回路基板
US7106151B1 (en) RF/microwave stripline structures and method for fabricating same
WO2023126994A1 (ja) 高周波回路
JP4360045B2 (ja) 積層型方向性結合器
JP2737678B2 (ja) スロットライン型シングルバランスミキサ
JPH03127521A (ja) 無線受信機
US20240136720A1 (en) Very efficient 5g/6g antenna array system (aas) feed
JPH04321302A (ja) マイクロストリップ回路
US20060139129A1 (en) Waveguide filter
WO2023127304A1 (en) High-frequency circuit
JPS62291201A (ja) マイクロ波集積回路
JP2003115706A (ja) 高周波回路基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990209